KR920004957B1 - 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 - Google Patents
산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 Download PDFInfo
- Publication number
- KR920004957B1 KR920004957B1 KR1019880014865A KR880014865A KR920004957B1 KR 920004957 B1 KR920004957 B1 KR 920004957B1 KR 1019880014865 A KR1019880014865 A KR 1019880014865A KR 880014865 A KR880014865 A KR 880014865A KR 920004957 B1 KR920004957 B1 KR 920004957B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- layer
- oxide
- high resistance
- spacer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 71
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제 1 도는 실리콘 기판 상부에 제 1 산화물층을 형성한 상태의 단면도.
제 2 도는 제 1 산화물층 상부에 제 1 폴리실리콘 패드를 형성하고, 제 1 폴리실리콘패드와 제 1 산화물층 일정상부에 제 2 산화물층을 형성한 상태의 단면도.
제 3 도는 제 2 도에 도시된 전체구조 상부에 제 2 폴리실리콘층을 증착한 상태의 단면도.
제 4 도는 상기 제 2 폴리실리콘층을 식각하여 제 2 폴리실리콘 스페이서를 형성한 상태의 단면도.
제 5 도는 제 2 폴리실리콘 스페이서의 불필요한 부분을 제거한 상태의 단면도.
제 6 도는 본 발명의 실시예에 따라 고저항 부하를 형성한 평면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 제 1 산화물층
3 : 제 1 폴리실리콘층 3A : 제 1 폴리실리콘 패드
4 : 제 2 산화물층 4A : 제 2 산화물 패턴
5 : 제 2 폴리실리콘층 5' 및 5″ : 제 2 폴리실리콘 스페이서
본 발명은 고집적 반도체 기억소자의 고저항 부하 제조방법에 관한 것으로, 특히 작은 면적으로도 정적메모리 소자에 사용될 수 있도록 산화물 측면벽의 폴리 실리콘 스페이서(Spacer)를 이용한 고저항 부하 제조방법에 관한 것이다.
메가 비트급 이상의 SRAM(Static Random Access Memory)소자에서 4개의 트랜지스터와 2개의 부하저항으로 구성된 셀을 갖는 경우, 예비전류(Stand by Current)를 줄이기 위해 매우 높은 부하저항이 요구된다. 그리고 메카 비트급 이상의 소자에서 셀사이즈가 작아지기 때문에 높은 저항의 부하 저항을 만들기 위해 낮게 도프된 폴리 실리콘을 사용하는 경우 그 길이의 제약을 받아 매우 높은 저항을 얻기가 어려웠다.
또한, 종래에는 SRAM의 집적도가 증가함에 따라서 패캐징(Packaging)을 고려하여, 칩 사이즈가 감소되어야 하기 때문에 상대적으로 단위셀 사이즈도 감소해야 하였다. 이와같이 작은 셀 사이즈의 제약 때문에 고집적 소자로 갈수록 정적 저항셀은 6개의 트랜지스터 보다는 4개의 트랜지스터와 2개의 부하 저항을 사용하는 경향이 있다. 또한 부하저항은 낮은 예비전류를 얻기 위해서 매우 높은 저항 값을 가질 수 있도록 낮게 도프된 폴리 실리콘이 사용되어 왔다. 여기서 낮게 도프된 폴리 실리콘의 저항값은 폴리 실리콘의 두께, 도핑정도 및 표면상 길이에 의존하는데, 이러한 종래의 방법들은 이 3가지 조건을 최적화 함으로써 수백G오옴(Ω)의 크기를 갖는 저항을 얻도록 하는 것이었다.
그러나, 소자의 집적도가 메가 비트급 이상으로 갈수록 표면상 폴리 실리콘 저항이 가질 수 있는 길이는 극히 한정되어 있어, 저항값은 길이에 비례한다는 일반적인 법칙을 생각하면, Tera 오옴(Ω)레벨로 끌어올리는 것은 매우 어려운 과제였다. 물론, 다층 폴리 실리콘을 사용하여 폴리실리콘 저항이 가질 수 있는 길이를 증가시키고 폴리실리콘의 두께를 예를들어 수 1000Å 정도로 낮춤으로써, 저항값을 증가시키는 방법도 있겠으나, 역시 후속공정과 관련하여 여러 문제점을 가지고 있다.
따라서, 본 발명은 상기 문제점을 해소하기 위하여 절연층 패턴의 측벽을 따라 고저항체용 폴리실리콘 스페이서를 형성시킴으로써 매우 높은 저항(1Trea Ω이상)을 얻을 수 있는 고저항 부하 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의하면, 한정된 길이에서 단위 면적을 줄임으로서 저항값을 높이는 것과, 다층 폴리 실리콘을 형성할시에 발생하는 문제점을 해소하는 것과, 예비전류를 낮게 할수 있는 Trea 오옴(Ω)레벨의 폴리 실리콘 저항을 얻을 수 있도록, 고농도로 도핑된 제 1 폴리 실리콘 패드와 그 상부에 저농도로 도핑된 고저항채용 제 2 폴리 실리콘 스페이서를 오믹 콘택(Ohmic Contact)시킨다.
또한, 상기의 제조방법은 고집적화된 반도체 소자의 제조공저시 설계적 제한에 관계없이 고저항의 부하를 형성할 수 있는 장점이 있다.
이하, 도면을 참조하여 상세히 설명하면 다음과 같다.
제 1 도 내지 제 5 도는 제 6 도의 X-X'단면을 도시한 것이다.
제 1 도 실리콘 기판(1) 상부에 절연용 제 1 산화물층(2)을 형성한 단면도로서, 여기서 상기 제 1 절연용산화물층(2)은 실리콘 기판(1)과 후에 형성될 제 1 폴리 실리콘 패드 사이를 절연시켜 주는 역할을 한다.
제 2 도는 제 1 산화물층(2) 상부에 제 1 폴리실리콘층(3)을 증착하고, 상기 제 1 폴리실리콘층(3)을 도전층으로 만들기 위하여 도핑소스로서 고체원 또는 가스원을 주입하여 매우 높게 (수×1020/㎤) 도핑한 다음, 마스크 패턴 공정으로 1 폴리 실리콘층(3)의 일정부분을 제거하여 제 1 폴리실리콘 패드(3A)를 형성하고, 전체구조 상부에 제 2 산화물층(4)을 예정된 두께로 형성하고, 마스크 패턴 공정으로 제 2 산화물 패턴(4A)을 형성한 상태의 단면도이다. 상기 제 1 폴리실리콘 패드(3A)와 예정된 간격이 이격된 곳에 또다른 제 1 폴리실리콘 패드(제 6 도의 3B)가 형성되고, 상기 제 2 산화물 패턴(4A)은 상기 제 1 폴리실리콘 패드(3A 및 3B)를 연결하는 섬형태로 형성되어 (제 6 도 참조)후 공정에서 제 2 산화물 패턴(4A)의 측벽에 제 2 폴리실리콘 스페이서를 형성하기 위해 형성된 것이다.
또한, 상기 제 2 산화물 패턴(4A)의 측벽두께는 예를들어 3000Å 정도로 형성하는데, 이것은 후공정으로 형성되는 제 2 폴리 실리콘 스페이서(5' 및 5″)의 폭을 결정하는데 중요한 역할을 하므로 제 2 폴리실리콘 스페이서(5' 및 5″)의 선폭에 따라 그 두께를 정할 수 있다.
제 3 도는 제 2 도의 구조상부에 제 2 폴리실리콘층(5)을 증착하되 고체 또는 가스등의 도핑소스를 이용하여 제 2 폴리실리콘층(5)에 저농도(약 3×1018/㎤정도)로 주입하여 저항율을 최대로한 상태의 단면도이다.
제 4 도는 상기 제 2 폴리 실리콘층(5)을 식각하여 제 2 산화물패턴(4A) 측면벽을 따라 폴리실리콘 스페이서(5' 및 5″)를 형성한 상태의 단면도를 도시하고 있다.
제 5 도는 상기의 제 2 산화물 패턴(4A)의 일측벽(4C)에 형성된 스페이서(5″)는 제거하고, 다른 일측벽(4B)에 형성된 제 2 폴리실리콘 스페이서(5')는 그대로 남겨두어서 상기 제 1 폴리실리콘 패드(3A)상부에 선폭이 최소화된 제 2 폴리실리콘 스페이서(5')가 오믹콘택되어 있는 상태를 도시한 단면도이다.
제 6 도는 본 발명의 평면도로서, 두 개의 제 1 폴리실리콘 패드(3A 및 3B)가 예정된 간격이 이격되어 형성되고, 제 2 산화물 패턴(4)의 예정된 측벽에 제 2 폴리실리콘 스페이서(5')가 형성되어 상기 제 1 폴리실리콘 패드(3A 및 3B)를 상호 접속시켜서 제 2 폴리실리콘 스페이서(5')가 하나의 저항체로 사용됨을 도시한다.
상기한 본 발명에 의하면, 제 2 산화물 패턴 측벽을 따라 형성되는 제 2 폴리실리콘 스페이서를 반도체 소자의 저항체로 사용하므로써 동일한 길이의 다른 저항체보다 저항체의 저항을 크게할 수 있으므로 셀의 면적을 감소시킬 수 있다.
Claims (5)
- 반도체 소자의 고저항 제조방법에 있어서, 실리콘 기판 상부에 제 1 산화물층을 형성하는 단계와, 상기 제 1 산화물층 상부에 제 1 폴리실리콘층을 증착하고, 마스크 패턴 공정에 의해 서로 예정된 간격 이격된 각각의 제 1 폴리실리콘 패드를 형성하는 단계와, 상기의 제 1 폴리실리콘 패드와 제 1 산화물층 상부에 제 2 산화물층을 형성하고, 마스크 패턴 공정으로 상기 제 1 폴리실리콘 패드 간을 연결하는 섬형태의 제 2 산화물 패턴을 형성하는 단계와, 상기 공정후 전체적으로 제 2 폴리실리콘층을 증착하고, 식각 공정에 의해 제 2 산화물 패턴측벽을 따라 제 2 폴리실리콘 스페이서를 형성하는 단계와, 상기 제 2 폴리실리콘 스페이서의 일정부분을 식각공정에 의해 제거하여, 상기 예정된 간격 이격된 각각의 제 1 폴리실리콘 패드가 폴리 실리콘 스페이서에 의해 상호 접속되도록하는 것을 특징으로 하는 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법.
- 제 1 항에 있어서, 상기 제 1 폴리실리콘 패드를 도전층으로 형성하기 위하여, 제 1 폴리 실리콘층을 증착한다음, 도핑소스를 사용하여 고농도로 도핑하는 것을 특징으로 하는 산화막 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법.
- 제 1 항에 있어서, 상기 제 2 폴리실리콘 스페이서를 고저항체로 형성하기 위하여 제 2 폴리 실리콘층을 증착한 다음 도핑소스를 사용하여 제 2 폴리실리콘층이 고저항율을 갖는 저농도로 도핑하는 것을 특징으로 하는 산화막 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하제조방법.
- 제 1 항에 있어서, 제 2 산화물층 패턴의 두께는 후공정에 의해 형성되는 제 2 폴리 실리콘 스페이서의 폭을 고려하여 제 2 산화물 패턴의 두께를 결정하는 것을 특징으로 하는 산화막 측면벽을 폴리 실리콘 스페이서를 이용한 고저항 부하제조방법.
- 제 1 항에 있어서, 상기 제 1 폴리 실리콘 패드에 콘택되는 제 2 폴리 실리콘 스페이서는 오믹 콘택되도록 형성하는 것을 특징으로 하는 산화막 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880014865A KR920004957B1 (ko) | 1988-11-12 | 1988-11-12 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
| JP1293770A JPH0652776B2 (ja) | 1988-11-12 | 1989-11-10 | 酸化物の側面壁のポリシリコンスペーサを利用した高抵抗負荷の製造方法 |
| US07/434,241 US4950619A (en) | 1988-11-12 | 1989-11-13 | Method for the fabrication of a high resistance load resistor utilizing side wall polysilicon spacers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880014865A KR920004957B1 (ko) | 1988-11-12 | 1988-11-12 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900008610A KR900008610A (ko) | 1990-06-03 |
| KR920004957B1 true KR920004957B1 (ko) | 1992-06-22 |
Family
ID=19279196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880014865A KR920004957B1 (ko) | 1988-11-12 | 1988-11-12 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4950619A (ko) |
| JP (1) | JPH0652776B2 (ko) |
| KR (1) | KR920004957B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298782A (en) * | 1991-06-03 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Stacked CMOS SRAM cell with polysilicon transistor load |
| JP4162515B2 (ja) * | 2002-03-25 | 2008-10-08 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| US7977201B2 (en) * | 2008-08-14 | 2011-07-12 | International Business Machines Corporation | Methods for forming back-end-of-line resistive semiconductor structures |
| US7939911B2 (en) * | 2008-08-14 | 2011-05-10 | International Business Machines Corporation | Back-end-of-line resistive semiconductor structures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1094517B (it) * | 1978-04-28 | 1985-08-02 | Componenti Elettronici Sgs Ate | Procedimento per la fabbricazione di un elemento resistivo filiforme per circuito integrato |
| US4464212A (en) * | 1982-12-13 | 1984-08-07 | International Business Machines Corporation | Method for making high sheet resistivity resistors |
| US4835589A (en) * | 1987-09-28 | 1989-05-30 | Motorola, Inc. | Ram cell having trench sidewall load |
-
1988
- 1988-11-12 KR KR1019880014865A patent/KR920004957B1/ko not_active IP Right Cessation
-
1989
- 1989-11-10 JP JP1293770A patent/JPH0652776B2/ja not_active Expired - Fee Related
- 1989-11-13 US US07/434,241 patent/US4950619A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237145A (ja) | 1990-09-19 |
| US4950619A (en) | 1990-08-21 |
| JPH0652776B2 (ja) | 1994-07-06 |
| KR900008610A (ko) | 1990-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4001869A (en) | Mos-capacitor for integrated circuits | |
| US3961355A (en) | Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming | |
| US5670820A (en) | Semiconductor element incorporating a resistive device | |
| JPH0546984B2 (ko) | ||
| US5412237A (en) | Semiconductor device with improved element isolation and operation rate | |
| EP0058124B1 (en) | Polycrystalline silicon schottky diode array and method of manufacturing | |
| US4673969A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| KR100500261B1 (ko) | Dram-셀장치및그제조방법 | |
| US4242736A (en) | Capacitor memory and methods for reading, writing, and fabricating capacitor memories | |
| KR900000635B1 (ko) | 반도체 기억장치 | |
| US3617822A (en) | Semiconductor integrated circuit | |
| KR920004957B1 (ko) | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 | |
| JPH09289285A (ja) | 半導体装置およびその製造方法 | |
| JPS6156627B2 (ko) | ||
| GB1595908A (en) | Capacitor memory and method for reading writing and fabricating capacitor memories | |
| US4384299A (en) | Capacitor memory and methods for reading, writing, and fabricating capacitor memories | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| US4191964A (en) | Headless resistor | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| US6211031B1 (en) | Method to produce dual polysilicon resistance in an integrated circuit | |
| JPH02100358A (ja) | 半導体記憶装置およびその製造方法 | |
| US4609414A (en) | Emitter finger structure in a switching transistor | |
| EP0024923B1 (en) | Transistor structure | |
| US4332070A (en) | Method for forming a headless resistor utilizing selective diffusion and special contact formation | |
| KR0129127B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |