CN108447785B - 基于sog圆片的深硅刻蚀方法 - Google Patents

基于sog圆片的深硅刻蚀方法 Download PDF

Info

Publication number
CN108447785B
CN108447785B CN201810159571.8A CN201810159571A CN108447785B CN 108447785 B CN108447785 B CN 108447785B CN 201810159571 A CN201810159571 A CN 201810159571A CN 108447785 B CN108447785 B CN 108447785B
Authority
CN
China
Prior art keywords
etch
sog
disk
etching
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810159571.8A
Other languages
English (en)
Other versions
CN108447785A (zh
Inventor
阮勇
尤政
刘琛琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810159571.8A priority Critical patent/CN108447785B/zh
Publication of CN108447785A publication Critical patent/CN108447785A/zh
Application granted granted Critical
Publication of CN108447785B publication Critical patent/CN108447785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及基于SOG圆片的深硅刻蚀方法，包括：提供一SOG圆片，SOG圆片置于一平板上；在SOG圆片的硅结构层上形成一硬掩膜层；在硬掩膜层上形成一光刻胶层并曝光、显影以曝露部分硬掩膜层；对曝露的部分硬掩膜层进行刻蚀以曝露部分硅结构层；对曝露的部分硅结构层在一腔室内进行深感应耦合等离子体干法刻蚀，深感应耦合等离子体干法刻蚀包括第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，其中，第一刻蚀步骤及第二刻蚀步骤中的压力均为30mTorr～40mTorr、刻蚀时间和平板处的射频功率均随循环的周期的增加而逐渐增大。

Description

基于SOG圆片的深硅刻蚀方法
技术领域
本发明涉及MEMS制造工艺技术领域，特别是涉及基于SOG圆片的深硅刻蚀方法。
背景技术
微机电系统传感器越来越广泛地应用于汽车、手机和智能穿戴设备等领域，以体硅工艺为核心的MEMS技术发展尤为迅速。高深宽比硅刻蚀技术的发展，使得微型传感器、执行器的灵敏度大幅提高，同表面硅工艺相比，以深硅刻蚀工艺为核心的体硅工艺，可以获得更大的检测电容、更灵敏的质量块结构，提高了MEMS传感器的分辨率和灵敏度。
基于SOG圆片(全称为硅结构层-玻璃衬底键合片)的体硅工艺作为MEMS传感器加工中的关键工艺，目前均采用Bosch工艺来实现。但是，工艺中存在刻蚀速率随着沟槽宽度变窄而降低的问题，这种现象也称为lag效应，甚至有时在窄沟槽中的刻蚀速率为零，因此，难以控制刻蚀侧壁垂直度和刻蚀深度。这些问题严重影响了高深宽比刻蚀技术的使用，很多体硅结构因此而无法实现。
发明内容
基于此，有必要针对上述问题，提供一种基于SOG圆片的深硅刻蚀方法，该方法在提高刻蚀深度的同时，保证良好的刻蚀侧壁垂直度，并降低了刻蚀过程对圆片应力的影响。
一种基于SOG圆片的深硅刻蚀方法，所述深硅刻蚀方法包括以下步骤：
提供一SOG圆片，所述SOG圆片置于一平板上；
在所述SOG圆片的硅结构层上形成一硬掩膜层；
在所述硬掩膜层上形成一光刻胶层并曝光、显影以曝露部分硬掩膜层；
对曝露的所述部分硬掩膜层进行刻蚀以曝露部分硅结构层；
对曝露的所述部分硅结构层在一腔室内进行深感应耦合等离子体干法刻蚀，所述深感应耦合等离子体干法刻蚀包括第一刻蚀阶段和第二刻蚀阶段，所述第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，所述第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤及所述第二刻蚀步骤中的压力均为30mTorr～40mTorr，所述第一刻蚀步骤及所述第二刻蚀步骤的刻蚀时间均随循环的周期的增加而逐渐增大，所述第一刻蚀步骤及所述第二刻蚀步骤中的平板处的射频功率均随循环的周期的增加而逐渐增大。
上述基于SOG圆片的深硅刻蚀方法具有以下优点：第一，将深感应耦合等离子体干法刻蚀分成第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，减少了等离子体连续轰击SOG圆片表面的时间。第二，第一刻蚀步骤和第二刻蚀步骤的压力均较低，减少了离子之间的碰撞，使得反应离子更容易进入窄沟槽底部，进行反应。第三，随循环周期的增加，沟槽逐渐变深，此时逐渐增加平板处的射频功率，为反应副产物提供逃出沟槽底部的能量，增加反应离子垂直方向上的方向性。第四，随循环周期的增加，逐渐延长沟槽刻蚀的持续时间，减少连续刻蚀在圆片表面积累的大量热量。因此，上述深硅刻蚀方法在提高刻蚀深度的同时，能够保证良好的刻蚀侧壁垂直度，并降低刻蚀过程对圆片应力的影响。
附图说明
图1为本发明基于SOG圆片的深硅刻蚀方法的工艺流程示意图；
图2为本发明实施例1的深硅刻蚀的结果照片；
图3为本发明对比例1的深硅刻蚀的结果照片；
图中：1、硅结构层；2、玻璃衬底层；3、硬掩膜层；4、光刻胶层。
具体实施方式
以下将对本发明提供的基于SOG圆片的深硅刻蚀方法作进一步说明。
本发明提供一种基于SOG圆片的深硅刻蚀方法，所述深硅刻蚀方法包括以下步骤：
S1、提供一SOG圆片，所述SOG圆片置于一平板上；
S2、在所述SOG圆片的硅结构层上形成一硬掩膜层；
S3、在所述硬掩膜层上形成一光刻胶层并曝光、显影以曝露部分硬掩膜层；
S4、对曝露的所述部分硬掩膜层进行刻蚀以曝露部分硅结构层；
S5、对曝露的所述部分硅结构层在一腔室内进行深感应耦合等离子体干法刻蚀，所述深感应耦合等离子体干法刻蚀包括第一刻蚀阶段和第二刻蚀阶段，所述第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，所述第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤及所述第二刻蚀步骤中的压力均为30mTorr～40mTorr，所述第一刻蚀步骤及所述第二刻蚀步骤的刻蚀时间均随循环的周期的增加而逐渐增大，所述第一刻蚀步骤及所述第二刻蚀步骤中的平板处的射频功率均随循环的周期的增加而逐渐增大。
步骤S1中所述SOG圆片包括硅结构层和玻璃衬底，所述硅结构层的厚度可根据需要进行减薄。
步骤S2中所述硬掩膜层的厚度为所述硅结构层厚度的2.5％～3.5％。在刻蚀过程中，硬掩膜层作为硅结构层的保护层，保护被遮挡位置的硅结构层不被刻蚀。因此，要求硬掩膜层在刻蚀过程中厚度不能小于2μm，同时，刻蚀完成后，硅结构层上硬掩膜层残留的厚度不能大于1μm。考虑到在刻蚀过程中对硬掩膜层产生刻蚀消耗速率较低，且本发明使用的是SOG圆片，SOG圆片中的玻璃衬底导热性较差，对硬掩膜的选择比会随着热量的集聚而产生较大差异，约为50：1，即刻蚀50μm的硅结构层会消耗掉1μm的硬掩膜层。可以理解的是，该选择比在实际情况中会受温度影响而略有增大或减小。
所述的硬掩膜层包括但不限于TiN硬掩膜层、SiN硬掩膜层、SiO2硬掩膜层。考虑到材料对硅刻蚀选择比和工艺成本等因素，优选为SiO2硬掩膜层。
步骤S3中所述光刻胶层的厚度≥2.8μm，与硬掩膜层的厚度的比为(1～1.3)：1，且刻蚀后光刻胶会有一定残留。
步骤S3中将光刻版上的图案转移到光刻胶层上以曝露部分硬掩膜层，再通过步骤S4将曝露的部分硬掩膜层刻蚀去除，实现光刻胶层的图案转移到硬掩膜层上。
进一步的，在步骤S5对曝露的所述部分硅结构层进行深感应耦合等离子体干法刻蚀之前，对所述SOG圆片进行半透划片，便于所述SOG圆片深感应耦合等离子体干法刻蚀完成后取出与封装，同时保证SOG圆片刻蚀步骤的完整性。所述半透划片采用划片机完成，所述划片机的划片刀的底边高度在硅结构层的背面之上，留有一定的剩余厚度。其中，划片厚度+剩余厚度＝SOG圆片厚度。
在步骤S5中，所述第一刻蚀步骤的刻蚀时间为0.8s～1.8s，所述第二刻蚀步骤的刻蚀时间为1.8s～2.7s，均随循环的周期的增加而逐渐增大，从而可以减少连续刻蚀在圆片表面积累的大量热量，降低刻蚀过程对圆片应力的影响。
在步骤S5中，所述第一刻蚀步骤中的平板处的射频功率为50W～60W，所述第二刻蚀步骤中的平板处的射频功率为60W～70W，均随循环的周期的增加而逐渐增大。随循环周期的增加，沟槽逐渐变深，此时逐渐增加平板处的射频功率，能够为反应副产物提供逃出沟槽底部的能量，从而可以增加反应离子垂直方向上的方向性，能够在提高刻蚀深度的同时保证良好的刻蚀侧壁垂直度。
在步骤S5中，所述腔室分为第一腔室及第二腔室，所述第一腔室内施加第一腔室射频功率，所述第二腔室内施加第二腔室射频功率。可以理解的是，所述第一腔室位于所述第二腔室上方，所述平板位于产生第二腔室射频功率处的下方。但是，所述第一腔室、所述第二腔室以及所述平板仍然处于一个整体的腔室中。
在步骤S5中，所述第一刻蚀步骤及所述第二刻蚀步骤中的第一腔室射频功率均为2000W～3000W，第一腔室的SF6的进气量均为250sccm～350sccm；所述第一刻蚀步骤及第二刻蚀步骤中的第二腔室的射频功率均为500W～800W，第二腔室的SF6的进气量均为50sccm～150sccm。
在步骤S5中，所述第一钝化步骤及所述第二钝化步骤中的钝化时间均为2s～2.5s，压力均为30mTorr～40mTorr，所述第一腔室射频功率均为2000W～3000W，所述第一腔室的C4F8的进气量均为300sccm～350sccm，所述第二腔室射频功率均为500W～800W，所述第二腔室的C4F8的进气量均为100sccm～120sccm。
在步骤S5中，所述第一预刻蚀步骤及所述第二预刻蚀步骤的预刻蚀时间均为1s～1.3s，压力均为20mTorr～30mTorr，所述第一腔室射频功率均为2000W～3000W，所述第一腔室的SF6的进气量均为250sccm～350sccm，所述第二腔室射频功率均为500W～800W，平板处的射频功率均为100W～150W。
所述第一腔室射频功率为第一腔室中的气体分子提供能量，以产生高浓度的等离子体；所述第二腔室射频功率为第二腔室中的气体分子提供能量，以产生一定量的等离子体，混合第一腔室中的等离子体，使得等离子体均匀分布在第二腔室中；所述平板处的射频功率将产生的等离子体在垂直方向上加速，轰击圆片表面。
在步骤S5中，所述第一刻蚀阶段与第二刻蚀阶段的循环周期数均为200周期～250周期。
在步骤S5中，在所述深感应耦合等离子体干法刻蚀中所述平板的温度≤3℃，向所述平板与所述SOG圆片之间通入惰性气体，惰性气体的压力为5～10Torr。所述平板用于降低SOG圆片的温度，所述惰性气体作为真空环境下SOG圆片热量向平板传递的媒介，所述惰性气体优选为He。可以理解的是，所述SOG圆片放置于平板之上，SOG圆片由平板上的静电来吸附固定，但仍存有微小的空隙，而平板上设有若干通孔，惰性气体从所述通孔通入圆片与平板之间作为热量传递的媒介。
在步骤S5中，向所述平板与所述SOG圆片之间通入惰性气体5s～15s后进行所述第一刻蚀阶段的刻蚀，向所述平板与所述SOG圆片之间上通入惰性气体50s～70s后进行所述第二刻蚀阶段的刻蚀。将深感应耦合等离子体干法刻蚀分成第一刻蚀阶段和第二刻蚀阶段，并在第一刻蚀阶段和第二刻蚀阶段开始前就向平板和SOG圆片之间通入惰性气体，相对于第一刻蚀阶段，延长第二刻蚀阶段开始前的惰性气体通入时间，可使第一刻蚀阶段产生的多余热量有足够的时间传递至SOG圆片底部的平板上，可以有效保证SOG圆片温度不会太高，解决了SOG圆片应力导致SOG圆片碎裂的问题。
上述基于SOG圆片的深硅刻蚀方法具有以下优点：第一，将深感应耦合等离子体干法刻蚀分成第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，减少了等离子体连续轰击SOG圆片表面的时间。第二，第一刻蚀步骤和第二刻蚀步骤的压力均较低，减少了离子之间的碰撞，使得反应离子更容易进入窄沟槽底部，进行反应。第三，随循环周期的增加，沟槽逐渐变深，此时逐渐增加平板处的射频功率，为反应副产物提供逃出沟槽底部的能量，增加反应离子垂直方向上的方向性。第四，随循环周期的增加，逐渐延长沟槽刻蚀的持续时间，减少连续刻蚀在圆片表面积累的大量热量。因此，上述深硅刻蚀方法在提高刻蚀深度的同时，能够保证良好的刻蚀侧壁垂直度，并降低刻蚀过程对圆片应力的影响。
以下，将通过以下具体实施例对所述二氧化硅薄膜的等离子体增强化学气相沉积方法做进一步的说明。
实施例1：
工艺流程如图1所示。
a、硅结构层-玻璃衬底键合：
将带有锚点的硅结构层1与带有导电引线的玻璃衬底2完成硅结构层-玻璃衬底键合工艺，形成直径为6英寸的SOG圆片。键合工艺的参数为：工艺腔室的温度为350℃，工艺腔室的压力为5×10-4mbar，键合的压力为600N，键合的电压为800V，键合的时间为90s。
b、减薄硅结构层：
使用温度为80℃，浓度为30％的KOH溶液，浸泡硅结构层1200min，将SOG圆片的硅结构层1减薄至所需的80μm厚度。浸泡完成后水淋冲洗5次，然后使用甩干机甩干，转速2000rpm，甩干时间5min，甩干机中充入50℃、20LPM的热氮气。
c、沉积SiO2硬掩膜层：
使用SPTS PECVD设备在SOG圆片的硅结构层1上沉积约2.5μm SiO2作为硬掩膜层3。沉积的工艺参数为：工艺温度300℃，工艺压力1400mTorr，RF功率300W，SiH4流量1800sccm，N2O流量1700sccm，工艺时间600s。
d、沉积光刻胶层并曝光、显影以图形化：
在SiO2硬掩膜层3上旋涂约2.8μm AZ5214光刻胶层4，旋涂时转速为1200rpm。然后使用光刻机完成光刻胶层4的图形化以曝露部分SiO2硬掩膜层3，其中，图形化过程中的曝光采用的紫外线光强为6.5mW/cm2，曝光时间为4.5s。
e、刻蚀SiO2硬掩膜层：
使用SPTS LPX ICP-SR刻蚀机对曝露的SiO2硬掩膜层3进行感应耦合等离子体干法刻蚀，去除曝露的SiO2硬掩膜层3，以曝露部分硅结构层1。刻蚀的工艺参数为：CF4流量5sccm，C4F8流量11sccm，He流量24sccm，工艺压力3mTorr，RF功率1000W，偏压功率130W，平板温度35℃，工艺时间22min。
f、半透划片：
使用划片机对SOG圆片进行半透划片，划片厚玻璃衬底2的剩余厚度约200μm。半透划片的工艺参数为：树脂划片刀，刀片厚度150μm，刀片转速20000rpm，刀片高度280μm，刀片进给量5mm/min。
g、刻蚀硅结构层：
采用英国SPTS公司制造的SPTS LPX Rapier高密度等离子体深硅刻蚀系统对SOG圆片的曝露的硅结构层1进行深感应耦合等离子体干法刻蚀，完成SOG圆片表面硅结构层3μm开口窄沟槽的深刻蚀，刻蚀深度为80μm。刻蚀包括第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，具体工艺参数如表1和表2所示。
表1：第一刻蚀阶段的工艺参数
表2：第二刻蚀阶段的工艺参数
图2为所得到的SOG圆片的深硅刻蚀的结果照片，从图2可以看出，沟槽的刻蚀深度约为80μm，且侧壁垂直，刻蚀干净。
实施例2：
工艺流程如图1所示。
a、硅结构层-玻璃衬底键合：
将带有锚点的硅结构层1与带有导电引线的玻璃衬底2完成硅结构层-玻璃衬底键合工艺，形成直径为6英寸的SOG圆片。键合工艺的参数为：工艺腔室的温度为350℃，工艺腔室的压力为5×10-4mbar，键合的压力为600N，键合的电压为800V，键合的时间为90s。
b、减薄硅结构层：
使用温度为80℃，浓度为30％的KOH溶液，浸泡硅结构层1200min，将SOG圆片的硅结构层1减薄至所需的80μm厚度。浸泡完成后水淋冲洗5次，然后使用甩干机甩干，转速2000rpm，甩干时间5min，甩干机中充入50℃、20LPM的热氮气。
c、沉积SiO2硬掩膜层：
使用SPTS PECVD设备在SOG圆片的硅结构层1上沉积约2.2μm SiO2作为硬掩膜层3。沉积的工艺参数为：工艺温度300℃，工艺压力1400mTorr，RF功率300W，SiH4流量1800sccm，N2O流量1700sccm，工艺时间600s。
d、沉积光刻胶层并曝光、显影以图形化：
在SiO2硬掩膜层3上旋涂约2.8μm AZ5214光刻胶层4，旋涂时转速为1200rpm。然后使用光刻机完成光刻胶层4的图形化以曝露部分SiO2硬掩膜层3，其中，图形化过程中的曝光采用的紫外线光强为6.5mW/cm2，曝光时间为4.5s。
e、刻蚀SiO2硬掩膜层：
使用SPTS LPX ICP-SR刻蚀机对曝露的SiO2硬掩膜层3进行感应耦合等离子体干法刻蚀，去除曝露的SiO2硬掩膜层3，以曝露部分硅结构层1。刻蚀的工艺参数为：CF4流量5sccm，C4F8流量11sccm，He流量24sccm，工艺压力3mTorr，RF功率1000W，偏压功率130W，平板温度35℃，工艺时间22min。
f、半透划片：
使用划片机对SOG圆片进行半透划片，划片厚玻璃衬底2的剩余厚度约200μm。半透划片的工艺参数为：树脂划片刀，刀片厚度150μm，刀片转速20000rpm，刀片高度280μm，刀片进给量5mm/min。
g、刻蚀硅结构层：
采用英国SPTS公司制造的SPTS LPX Rapier高密度等离子体深硅刻蚀系统对SOG圆片的曝露的硅结构层1进行深感应耦合等离子体干法刻蚀，完成SOG圆片表面硅结构层3μm开口窄沟槽的深刻蚀，刻蚀深度为80μm。刻蚀包括第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，具体工艺参数如表3和表4所示。
表3：第一刻蚀阶段的工艺参数
表4：第二刻蚀阶段的工艺参数
所得到的SOG圆片的沟槽的刻蚀深度约为80μm，且侧壁垂直，刻蚀干净。
实施例3：
工艺流程如图1所示。
a、硅结构层-玻璃衬底键合：
将带有锚点的硅结构层1与带有导电引线的玻璃衬底2完成硅结构层-玻璃衬底键合工艺，形成直径为6英寸的SOG圆片。键合工艺的参数为：工艺腔室的温度为350℃，工艺腔室的压力为5×10-4mbar，键合的压力为600N，键合的电压为800V，键合的时间为90s。
b、减薄硅结构层：
使用温度为80℃，浓度为30％的KOH溶液，浸泡硅结构层1200min，将SOG圆片的硅结构层1减薄至所需的80μm厚度。浸泡完成后水淋冲洗5次，然后使用甩干机甩干，转速2000rpm，甩干时间5min，甩干机中充入50℃、20LPM的热氮气。
c、沉积SiO2硬掩膜层：
使用SPTS PECVD设备在SOG圆片的硅结构层1上沉积约2.6μm SiO2作为硬掩膜层3。沉积的工艺参数为：工艺温度300℃，工艺压力1400mTorr，RF功率300W，SiH4流量1800sccm，N2O流量1700sccm，工艺时间600s。
d、沉积光刻胶层并曝光、显影以图形化：
在SiO2硬掩膜层3上旋涂约2.8μm AZ5214光刻胶层4，旋涂时转速为1200rpm。然后使用光刻机完成光刻胶层4的图形化以曝露部分SiO2硬掩膜层3，其中，图形化过程中的曝光采用的紫外线光强为6.5mW/cm2，曝光时间为4.5s。
e、刻蚀SiO2硬掩膜层：
使用SPTS LPX ICP-SR刻蚀机对曝露的SiO2硬掩膜层3进行感应耦合等离子体干法刻蚀，去除曝露的SiO2硬掩膜层3，以曝露部分硅结构层1。刻蚀的工艺参数为：CF4流量5sccm，C4F8流量11sccm，He流量24sccm，工艺压力3mTorr，RF功率1000W，偏压功率130W，平板温度35℃，工艺时间22min。
f、半透划片：
使用划片机对SOG圆片进行半透划片，划片厚玻璃衬底2的剩余厚度约200μm。半透划片的工艺参数为：树脂划片刀，刀片厚度150μm，刀片转速20000rpm，刀片高度280μm，刀片进给量5mm/min。
g、刻蚀硅结构层：
采用英国SPTS公司制造的SPTS LPX Rapier高密度等离子体深硅刻蚀系统对SOG圆片的曝露的硅结构层1进行深感应耦合等离子体干法刻蚀，完成SOG圆片表面硅结构层3μm开口窄沟槽的深刻蚀，刻蚀深度为80μm。刻蚀包括第一刻蚀阶段和第二刻蚀阶段，第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，具体工艺参数如表5和表6所示。
表5：第一刻蚀阶段的工艺参数
表6：第二刻蚀阶段的工艺参数
所得到的SOG圆片的沟槽的刻蚀深度约为80μm，且侧壁垂直，刻蚀干净。
对比例1：
对比例1与实施例1的区别仅在于，对比例1采用英国SPTS公司制造的SPTS LPXRapier高密度等离子体深硅刻蚀系统对SOG圆片的曝露出的硅结构层1进行深感应耦合等离子体干法刻蚀，使用常规的深硅刻蚀工艺完成SOG圆片表面硅结构层3μm开口窄沟槽的深刻蚀，刻蚀深度为80μm。常规的深硅刻蚀工艺参数如表7所示。
表7
从表7可知，常规的深硅刻蚀工艺中，刻蚀过程一次完成，没有分成两个阶段，而且刻蚀过程中刻蚀步骤的刻蚀时间为固定值。图3为所得到的SOG圆片的深硅刻蚀的结果照片，从图3可以看出，沟槽的侧壁上仍然有3.79μm的硅没有刻蚀干净。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于SOG圆片的深硅刻蚀方法，其特征在于，所述深硅刻蚀方法包括以下步骤：
提供一SOG圆片，所述SOG圆片置于一平板上；
在所述SOG圆片的硅结构层上形成一硬掩膜层；
在所述硬掩膜层上形成一光刻胶层并曝光、显影以曝露部分硬掩膜层；
对曝露的所述部分硬掩膜层进行刻蚀以曝露部分硅结构层；
对曝露的所述部分硅结构层在一腔室内进行深感应耦合等离子体干法刻蚀，所述深感应耦合等离子体干法刻蚀包括第一刻蚀阶段和第二刻蚀阶段，所述第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤，所述第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤及所述第二刻蚀步骤中的压力均为30mTorr～40mTorr，所述第一刻蚀步骤及所述第二刻蚀步骤的刻蚀时间均随循环的周期的增加而逐渐增大，所述第一刻蚀步骤及所述第二刻蚀步骤中的平板处的射频功率均随循环的周期的增加而逐渐增大。
2.根据权利要求1所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一刻蚀步骤的刻蚀时间为0.8s～1.8s，所述第二刻蚀步骤的刻蚀时间为1.8s～2.7s，均随循环的周期的增加而逐渐增大。
3.根据权利要求1所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一刻蚀步骤中的平板处的射频功率为50W～60W，所述第二刻蚀步骤中的平板处的射频功率为60W～70W，均随循环的周期的增加而逐渐增大。
4.根据权利要求1所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述腔室分为第一腔室及第二腔室，所述第一腔室内施加第一腔室射频功率，所述第二腔室内施加第二腔室射频功率。
5.根据权利要求4所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一刻蚀步骤及所述第二刻蚀步骤中的第一腔室射频功率均为2000W～3000W，第一腔室的SF6的进气量均为250sccm～350sccm；所述第一刻蚀步骤及第二刻蚀步骤中的第二腔室的射频功率均为500W～800W，第二腔室的SF6的进气量均为50sccm～150sccm。
6.根据权利要求4所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一钝化步骤及所述第二钝化步骤中的钝化时间均为2s～2.5s，压力均为30mTorr～40mTorr，所述第一腔室射频功率均为2000W～3000W，所述第一腔室的C4F8的进气量均为300sccm～350sccm，所述第二腔室射频功率均为500W～800W，所述第二腔室的C4F8的进气量均为100sccm～120sccm。
7.根据权利要求4所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一预刻蚀步骤及所述第二预刻蚀步骤的预刻蚀时间均为1s～1.3s，压力均为20mTorr～30mTorr，所述第一腔室射频功率均为2000W～3000W，所述第一腔室的SF6的进气量均为250sccm～350sccm，所述第二腔室射频功率均为500W～800W，平板处的射频功率均为100W～150W。
8.根据权利要求1所述的基于SOG圆片的深硅刻蚀方法，其特征在于，所述第一刻蚀阶段与第二刻蚀阶段的循环周期数均为200周期～250周期。
9.根据权利要求1所述的基于SOG圆片的深硅刻蚀方法，其特征在于，在所述深感应耦合等离子体干法刻蚀中所述平板的温度≤3℃，向所述平板与所述SOG圆片之间通入惰性气体，惰性气体的压力为5～10Torr。
10.根据权利要求9所述的基于SOG圆片的深硅刻蚀方法，其特征在于，向所述平板与所述SOG圆片之间通入惰性气体5s～15s后进行所述第一刻蚀阶段的刻蚀，向所述平板与所述SOG圆片之间上通入惰性气体50s～70s后进行所述第二刻蚀阶段的刻蚀。
CN201810159571.8A 2018-02-26 2018-02-26 基于sog圆片的深硅刻蚀方法 Active CN108447785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810159571.8A CN108447785B (zh) 2018-02-26 2018-02-26 基于sog圆片的深硅刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810159571.8A CN108447785B (zh) 2018-02-26 2018-02-26 基于sog圆片的深硅刻蚀方法

Publications (2)

Publication Number Publication Date
CN108447785A CN108447785A (zh) 2018-08-24
CN108447785B true CN108447785B (zh) 2019-04-30

Family

ID=63192928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810159571.8A Active CN108447785B (zh) 2018-02-26 2018-02-26 基于sog圆片的深硅刻蚀方法

Country Status (1)

Country Link
CN (1) CN108447785B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534426B (zh) * 2018-09-18 2023-10-13 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN112600530A (zh) * 2020-11-23 2021-04-02 景苏鹏 一种厚膜声表面波滤波器干法刻蚀工艺方法
CN113800466B (zh) * 2021-09-23 2023-08-29 华东光电集成器件研究所 一种mems悬浮结构的深硅刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN103887375A (zh) * 2012-12-21 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种pss图形化衬底刻蚀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726838B2 (en) * 2010-03-31 2014-05-20 Intermolecular, Inc. Combinatorial plasma enhanced deposition and etch techniques
CN103824767B (zh) * 2012-11-16 2017-05-17 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN104637867B (zh) * 2013-11-15 2017-11-10 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103896206B (zh) * 2014-04-09 2015-12-02 华中科技大学 基于硅片刻穿的体硅加工工艺
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN106504982B (zh) * 2015-09-07 2020-07-17 北京北方华创微电子装备有限公司 一种基片的刻蚀方法
CN106564855B (zh) * 2015-10-08 2019-05-31 北京北方华创微电子装备有限公司 一种深硅刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN103887375A (zh) * 2012-12-21 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种pss图形化衬底刻蚀方法

Also Published As

Publication number Publication date
CN108447785A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
CN108447785B (zh) 基于sog圆片的深硅刻蚀方法
US20180068852A1 (en) Method of Quasi Atomic Layer Etching
TW200818306A (en) Etch method in the manufacture of an integrated circuit
Kim et al. Study on the etching characteristics of amorphous carbon layer in oxygen plasma with carbonyl sulfide
JPH06349784A (ja) 基板を異方性プラズマエッチングする方法および装置、および電子部品またはセンサー素子
TW200818313A (en) Method for plasma etching performance enhancement
KR20010065909A (ko) 식각 폴리머를 이용한 반도체 소자의 제조방법
CN104658964B (zh) 通孔的形成方法
CN104658962B (zh) 通孔的形成方法
CN108364867B (zh) 深硅刻蚀方法
CN103578973B (zh) 氮化硅高深宽比孔的循环刻蚀方法
US7029992B2 (en) Low oxygen content photoresist stripping process for low dielectric constant materials
CN105668546B (zh) 一种制备纳米尺度的石墨烯结构的方法
Dekker et al. Inductively coupled plasma etching of amorphous Al2O3 and TiO2 mask layers grown by atomic layer deposition
US9308676B2 (en) Method for producing molds
CN106348246B (zh) 一种改善波导侧壁的icp刻蚀方法
CN105702569A (zh) 刻蚀方法
CN103531464A (zh) 氮化硅高深宽比孔的刻蚀方法
Kim et al. Effect of high-frequency variation on the etch characteristics of ArF photoresist and silicon nitride layers in dual frequency superimposed capacitively coupled plasma
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
Beheim et al. Deep reactive ion etching for bulk micromachining of silicon carbide
CN105097494B (zh) 刻蚀方法
Lee et al. Effect of different frequency combination on ArF photoresist deformation and silicon dioxide etching in the dual frequency superimposed capacitively coupled plasmas
Kim et al. Infinitely high etch selectivity during CH2F2/H2 dual-frequency capacitively coupled plasma etching of silicon nitride to chemical vapor-deposited aC
CN109671665A (zh) 沟槽的制造方法及浅沟槽隔离结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant