CN103824767B - 一种深硅通孔的刻蚀方法 - Google Patents
一种深硅通孔的刻蚀方法 Download PDFInfo
- Publication number
- CN103824767B CN103824767B CN201210464862.0A CN201210464862A CN103824767B CN 103824767 B CN103824767 B CN 103824767B CN 201210464862 A CN201210464862 A CN 201210464862A CN 103824767 B CN103824767 B CN 103824767B
- Authority
- CN
- China
- Prior art keywords
- etching
- pipeline
- group
- time
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 230000008021 deposition Effects 0.000 claims abstract description 59
- 229920000642 polymer Polymers 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 66
- 230000008859 change Effects 0.000 claims description 15
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 230000035484 reaction time Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 85
- 238000006243 chemical reaction Methods 0.000 description 35
- 230000008569 process Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 7
- 241000208340 Araliaceae Species 0.000 description 4
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 4
- 235000003140 Panax quinquefolius Nutrition 0.000 description 4
- 235000008434 ginseng Nutrition 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，沉积步骤中通过第二组管道通入聚合物气体，所述刻蚀步骤结束后，关闭第一组管道的阀门，间隔一时间段之后，打开第二组管道的阀门；或者所述沉积步骤结束后，打开第一组管道的阀门，间隔所述时间段之后，关闭第二组管道的阀门，本发明通过控制阀门开闭时间来精确控制气体反应时间，并且随孔深增加而调节相应的刻蚀参数，以此来解决深孔刻蚀中随孔深增加刻蚀速率减弱的问题。
Description
技术领域
本发明涉及深硅通孔的刻蚀方法，特别是一种随通孔深度增加而改进工艺参数的刻蚀方法。
背景技术
硅通孔技术(TSV)为第4代封装技术，硅通孔技术(TSV，Through-Silicon-Via)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
TSV制作技术中首先应该做到的是刻蚀机台对不同材料刻蚀轮廓的控制。尽管可以笼统地认为TSV应用需要制作相对高的纵宽比(Aspect Ratio)，而业界对硅的深刻蚀原理和应用并不陌生，但是，实际上TSV对刻蚀的要求还是在许多方面超过了MEMS等应用领域。比如，被刻蚀材料的复杂程度、不同的3D IC的应用中TSV通孔的分布密度、尺寸(包括深度和直径)相当宽泛的分布等等。
最佳的TSV技术必须能够满足轮廓控制(包括控制倾斜、斜差、侧壁粗糙度、底切度等)，同时又需要在工艺能力上具备灵活性，能够应对多种量级的通孔尺寸和各种多层材料，并具有高产量能力，能够处理300mm晶圆，具有工艺的重复性、实用性、可靠性，最后，还必须满足IC市场所要求的最好的性价比。
中国专利公开号CN102031525A公开了一种深硅通孔的刻蚀方法，采用反应离子刻蚀的刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行，所述刻蚀步骤采用的气体中包括用于化学反应等离子刻蚀硅的第一气体和用于与硅反应形成硅化物保护膜的第二气体。使用该方法刻蚀形成TSV时，具有刻蚀效率高、TSV通孔侧壁光滑度好的特点。
通常，在深刻蚀工艺中，采用刻蚀--沉积--刻蚀循环的工艺方法来进行深孔刻蚀。
图1示出现有技术的深硅通孔刻蚀过程的流程图。如图1所示，其中，11为掩膜层，12为衬底硅，13为聚合物层。图1中显示了在深孔刻蚀中刻蚀步骤--聚合物沉积步骤--刻蚀步骤相互交替最后刻蚀形成孔洞的过程。
图2示出现有技术的深硅通孔刻蚀过程中，反应腔室内刻蚀气体与聚合物气体变化的时序图。如图2所示，主要采用SF6气体来进行刻蚀步骤，采用C4F8气体来进行沉积步骤。由于每次的刻蚀和沉积的工艺参数都相同，但是随着孔深的增加，腔室内的其他工艺条件不变，气体要达到深孔底部的距离增加，因此刻蚀速率会降低，不能达到工艺预期。而且，工艺要求的气体反应时间通常很短，非常容易受到阀门时间误差之类的影响，无法保证气体反应时间的精确性。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种深硅通孔的刻蚀方法，克服了现有技术的困难，通过控制阀门开闭时间来精确控制气体反应时间，并且随孔深增加而调节相应的刻蚀参数，以此来解决深孔刻蚀中随孔深增加刻蚀速率减弱的问题。
根据本发明的一个方面，提供一种深硅通孔的刻蚀方法，包括以下步骤：在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，沉积步骤中通过第二组管道通入聚合物气体，
所述刻蚀步骤结束后，关闭第一组管道的阀门，间隔一时间段之后，打开第二组管道的阀门；或者
所述沉积步骤结束后，打开第一组管道的阀门，间隔所述时间段之后，关闭第二组管道的阀门；
在所述时间段内调整刻蚀步骤中的轰击粒子的能量，所述刻蚀步骤中的轰击粒子的能量随硅通孔的深度增加而增强。
优选地，所述刻蚀或者沉积步骤中的压强、射频功率以及刻蚀步骤的时间中的至少一项，随硅通孔的深度增加而改变。
优选地，所述刻蚀或者沉积步骤中的压强随硅通孔的深度增加而减小，结束刻蚀时候的压力比初始刻蚀时候的压力减少5％至20％。
优选地，所述刻蚀或者沉积的射频功率随硅通孔的深度增加而增加，结束刻蚀时候的射频功率比初始刻蚀时候的射频功率增加10％至30％。
优选地，所述刻蚀步骤的时间随硅通孔的深度增加而增加，刻蚀结束时候的刻蚀步骤的时间比初始刻蚀时候的刻蚀步骤时间增长5％至20％。
优选地，所述时间段为20毫秒至100毫秒。
优选地，所述时间段为第一组管道或者第二组管道的阀门开关时间。
优选地，所述时间段为第一组管道和第二组管道的阀门开关时间的平均值。
优选地，所述第一组管道通入的气体包括SF6、NF3中的一种以及CO2、CO、NO、N2中的一种。
优选地，所述第二组管道通入的气体包括C4F8、C4F6、CHF3、CH2F2中的一种或任意几种的组合。
与现有技术相比，本发明的深硅通孔的刻蚀方法通过控制阀门开闭时间来精确控制气体反应时间，并且随孔深增加而调节相应的刻蚀参数，以此来解决深孔刻蚀中随孔深增加刻蚀速率减弱的问题。每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1示出现有技术的深硅通孔刻蚀过程的流程图；
图2示出现有技术的深硅通孔刻蚀过程中，反应腔室内刻蚀气体与聚合物气体变化的时序图；
图3示出根据本发明的一个具体实施方式的，本发明的一种深硅通孔的刻蚀方法的流程图；以及
图4示出根据本发明的一个具体实施方式的，本发明中的一种深硅通孔的刻蚀方法过程中，反应腔室内刻蚀气体与聚合物气体变化的时序图。
附图标记
11 掩膜层
12 衬底硅
13 聚合物层
Δt 时间段
具体实施方式
本领域技术人员理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
本发明提供了一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，沉积步骤中通过第二组管道通入聚合物气体，所述刻蚀步骤结束后，关闭第一组管道的阀门，间隔一时间段之后，打开第二组管道的阀门；或者所述沉积步骤结束后，打开第一组管道的阀门，间隔所述时间段之后，关闭第二组管道的阀门。本发明通过控制阀门开闭时间来精确控制气体反应时间，以此避免阀门时间误差之类的影响，保证气体反应时间的精确性。
为了进一步解决随着孔深的增加，深孔底部的受刻蚀的情况会逐渐减弱，不能达到工艺预期的问题，本发明采用了随孔深增加而调节相应的刻蚀参数的方式，具体表现为：所述刻蚀步骤中等离子体刻蚀的强度随硅通孔的深度变化而变化。在所述时间段内调整刻蚀步骤中的轰击粒子的能量，所述刻蚀步骤中的轰击粒子的能量随硅通孔的深度增加而增强。所述刻蚀或者沉积步骤中的压强、射频功率以及刻蚀步骤的时间中的至少一项，随硅通孔的深度增加而改变。
所述刻蚀步骤中的轰击粒子的能量随硅通孔的深度增加而增强。在这个过程中，压强随硅通孔的深度增加而减小的方式可以是线性的，或是非线性的均可，根据实际刻蚀工艺的要求或是孔深变化对刻蚀速率的影响而定。
所述刻蚀或者沉积步骤中的压强随硅通孔的深度增加而减小，结束刻蚀时候的压力比初始刻蚀时候的压力减少5％至20％。在这个过程中，压强随硅通孔的深度增加而减小的方式可以是线性的，或是非线性的均可，根据实际刻蚀工艺的要求或是孔深变化对刻蚀速率的影响而定。
同样地，刻蚀或者沉积的射频功率随硅通孔的深度增加而增加，结束刻蚀时候的射频功率比初始刻蚀时候的射频功率增加10％至30％。在这个过程中，射频功率随硅通孔的深度增加而增加的方式可以是线性的，或是非线性的均可，根据实际刻蚀工艺的要求或是孔深变化对刻蚀速率的影响而定。
同样地，刻蚀步骤的时间随硅通孔的深度增加而增加，刻蚀结束时候的刻蚀步骤的时间比初始刻蚀时候的刻蚀步骤时间增长5％至20％。在这个过程中，刻蚀步骤的时间随硅通孔的深度增加而增加的方式可以是线性的，或是非线性的均可，根据实际刻蚀工艺的要求或是孔深变化对刻蚀速率的影响而定。
当然，实际使用中完全可以通过调整刻蚀压强、射频功率以及刻蚀步骤的时间中的两项或是三项的方式来实现补偿通孔深度增加对刻蚀速率的减弱。
图3示出根据本发明的一个具体实施方式的，本发明的一种深硅通孔的刻蚀方法的流程图。如图3所示，本发明实际使用中，包括以下步骤：
(1)在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，沉积步骤中通过第二组管道通入聚合物气体；
(2)刻蚀步骤开始，打开第一组管道通入刻蚀气体；
(3)刻蚀步骤结束后，关闭第一组管道的阀门；
(4)判断刻蚀是否完成，若否，则执行步骤(5)，若是，则结束刻蚀；
(5)间隔一时间段；
(6)沉积步骤开始，打开第二组管道通入聚合物气体；
(7)沉积步骤结束后，打开第一组管道通入刻蚀气体；
(8)间隔一时间段，关闭第二组管道的阀门，返回步骤(2)。
图4示出根据本发明的一个具体实施方式的，本发明中的一种深硅通孔的刻蚀方法过程中，反应腔室内刻蚀气体与聚合物气体变化的时序图。如图4所示，本发明的实际刻蚀过程中，通常将间隔的时间段Δt的范围定为20毫秒至100毫秒。具体的取值要考虑气体阀门误差、射频功率、反应腔内部的压力变化等多个工艺参数。通过改变刻蚀参数或调整开关延迟时间的精确控制，整个刻蚀过程的稳定性可显著改善。
所述时间段可以定义为以下的时间值：比如：所述时间段为第一组管道或者第二组管道的阀门开关时间。或者，所述时间段为第一组管道和第二组管道的阀门开关时间的平均值。
本发明中的反应气体与常规的刻蚀过程所用的气体相同，比如：第一组管道通过刻蚀气体，所述第一组管道通入的气体包括SF6、NF3中的一种以及CO2、CO、NO、N2中的一种。第二组管道通过聚合物气体，所述第二组管道通入的气体包括C4F8、C4F6、CHF3、CH2F2中的一种或任意几种的组合。当然，实际过程中，使用的刻蚀气体或聚合物气体不限于以上的举例。
实施例1
本实施例中根据气体阀门误差、射频功率、反应腔内部的压力变化等多个工艺参数的得到的时间段Δt为30毫秒，并且主要通过减小压力的方式来补偿通孔深度增加后的刻蚀速率减弱。
本发明提供了一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，刻蚀气体为SF6与CO2的气体组合。沉积步骤中通过第二组管道通入聚合物气体，聚合物气体为C4F8与C4F6的气体组合。
第一次刻蚀时，将SF6与CO2的气体组合通过第一组管道通入反应腔室内，反应腔室内压强为120mT、刻蚀功率为2000W，刻蚀步骤的时间为2s。
2s后，第一次刻蚀结束，关闭第一组管道。
延时30毫秒之后再开始第一次沉积。
第一次沉积时，将C4F8与C4F6的气体组合通过第二组管道通入反应腔室内。
第一次沉积结束后，打开第一组管道。
延时30毫秒之后，关闭第二组管道，再开始第二次刻蚀。
第二次刻蚀时，将SF6与CO2的气体组合通过第一组管道通入反应腔室内，保持刻蚀频率、刻蚀功率以及刻蚀步骤的时间不变，即刻蚀功率仍为2000W，刻蚀步骤的时间仍为2s，但需要将第一次的压力减小1％，第二次刻蚀时反应腔室内压强大约为119.8mT，以此修正孔深对刻蚀速率的影响。
2s后，第二次刻蚀结束，关闭第一组管道。
延时30毫秒之后再开始第二次沉积。
第二次沉积时，将C4F8与C4F6的气体组合通过第二组管道通入反应腔室内。
第二次沉积结束后，打开第一组管道。
延时30毫秒之后，关闭第二组管道，再开始第三次沉积。
循环刻蚀--沉积--刻蚀的步骤直至达到刻蚀深度要求，每次刻蚀时，保持刻蚀频率、刻蚀功率以及刻蚀步骤的时间不变，将上一次中的压力减小1％。
由于采用了减小压力的方式来补偿通孔深度增加后的刻蚀速率减弱的方法，每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
实施例2
本实施例中根据气体阀门误差、射频功率、反应腔内部的压力变化等多个工艺参数的得到的时间段Δt为70毫秒，并且主要通过提升刻蚀功率的方式来补偿通孔深度增加后的刻蚀速率减弱。
本发明提供了一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，刻蚀气体为NF3与NO的气体组合。沉积步骤中通过第二组管道通入聚合物气体，聚合物气体为C4F6、CHF3与CH2F2的气体组合。
第一次刻蚀时，将NF3与NO的气体组合通过第一组管道通入反应腔室内，反应腔室内压强为120mT、刻蚀功率为2000W，刻蚀步骤的时间为2s。
2s后，第一次刻蚀结束，关闭第一组管道。
延时70毫秒之后再开始第一次沉积。
第一次沉积时，将C4F6、CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第一次沉积结束后，打开第一组管道。
延时70毫秒之后，关闭第二组管道，再开始第二次刻蚀。
第二次刻蚀时，将NF3与NO的气体组合通过第一组管道通入反应腔室内，保持压强、刻蚀频率以及刻蚀步骤的时间不变，即反应腔室内压强仍为120mT，刻蚀步骤的时间仍为2s，但需要将第一次的刻蚀功率提升1％，第二次刻蚀时的刻蚀功率为2020W，以此修正孔深对刻蚀速率的影响。
2s后，第二次刻蚀结束，关闭第一组管道。
延时70毫秒之后再开始第二次沉积。
第二次沉积时，将C4F6、CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第二次沉积结束后，打开第一组管道。
延时70毫秒之后，关闭第二组管道，再开始第三次刻蚀。
循环刻蚀--沉积--刻蚀的步骤直至达到刻蚀深度要求，每次刻蚀时，保持压强、刻蚀频率以及刻蚀步骤的时间不变，将上一次的刻蚀功率提升1％。
由于采用了提升刻蚀功率的方式来补偿通孔深度增加后的刻蚀速率减弱的方法，每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
实施例3
本实施例中根据气体阀门误差、射频功率、反应腔内部的压力变化等多个工艺参数的得到的时间段Δt为50毫秒，并且主要通过增加刻蚀步骤的时间的方式来补偿通孔深度增加后的刻蚀速率减弱。
本发明提供了一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，刻蚀气体为NF3与N2的气体组合。沉积步骤中通过第二组管道通入聚合物气体，聚合物气体为CHF3与CH2F2的气体组合。
第一次刻蚀时，将NF3与NO的气体组合通过第一组管道通入反应腔室内，反应腔室内压强为120mT、刻蚀功率为2000W，刻蚀步骤的时间为2s。
2s后，第一次刻蚀结束，关闭第一组管道。
延时50毫秒之后再开始第一次沉积。
第一次沉积时，将CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第一次沉积结束后，打开第一组管道。
延时50毫秒之后，关闭第二组管道，再开始第二次刻蚀。
第二次刻蚀时，将NF3与N2的气体组合通过第一组管道通入反应腔室内，保持压强、刻蚀频率以及刻蚀功率不变，即反应腔室内压强仍为120mT，刻蚀功率仍为2000WHz，但需要将第一次的刻蚀步骤的时间增加5％，为2.1秒，以此修正孔深对刻蚀速率的影响。
2.1s后，第二次刻蚀结束，关闭第一组管道。
延时50毫秒之后再开始第二次沉积。
第二次沉积时，将CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第二次沉积结束后，打开第一组管道。
延时50毫秒之后，关闭第二组管道，再开始第三次沉积。
循环刻蚀--沉积--刻蚀的步骤直至达到刻蚀深度要求，每次刻蚀时，保持压强、刻蚀频率以及刻蚀功率不变，将上一次的刻蚀步骤的时间增加5％，以此修正孔深对刻蚀速率的影响。
由于采用了增加刻蚀步骤的时间的方式来补偿通孔深度增加后的刻蚀速率减弱的方法，每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
实施例4
本实施例中根据气体阀门误差、射频功率、反应腔内部的压力变化等多个工艺参数的得到的时间段Δt为90毫秒，并且主要通过同时减小压强、增加刻蚀功率、增加刻蚀步骤的时间的方式来补偿通孔深度增加后的刻蚀速率减弱。
本发明提供了一种深硅通孔的刻蚀方法，在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，刻蚀气体为SF6与CO的气体组合。沉积步骤中通过第二组管道通入聚合物气体，聚合物气体为C4F8、C4F6、CHF3与CH2F2的气体组合。
第一次刻蚀时，将SF6与CO的气体组合通过第一组管道通入反应腔室内，反应腔室内压强为120mT、刻蚀功率为2000W，刻蚀步骤的时间为2s。
2s后，第一次刻蚀结束，关闭第一组管道。
延时90毫秒之后再开始第一次沉积。
第一次沉积时，将C4F8、C4F6、CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第一次沉积结束后，打开第一组管道。
延时70毫秒之后，关闭第二组管道，再开始第二次刻蚀。
第二次刻蚀时，将SF6与CO的气体组合通过第一组管道通入反应腔室内，
将第一次的压力减小1％，，将第一次的刻蚀功率增加1％，将第一次的刻蚀步骤增加5％；即第二次刻蚀时，反应腔室内压强大约为119.8mT、刻蚀功率为2020W，刻蚀步骤的时间为2.1s，以此修正孔深对刻蚀速率的影响。
2.1s后，第二次刻蚀结束，关闭第一组管道。
延时90毫秒之后再开始第二次沉积。
第二次沉积时，将C4F8、C4F6、CHF3与CH2F2的气体组合通过第二组管道通入反应腔室内。
第二次沉积结束后，打开第一组管道。
延时90毫秒之后，关闭第二组管道，再开始第三次沉积。
循环刻蚀--沉积--刻蚀的步骤直至达到刻蚀深度要求，每次刻蚀时，将第一次的压力减小1％，，将第一次的刻蚀功率增加1％，将第一次的刻蚀步骤增加5％，以此修正孔深对刻蚀速率的影响。
由于采用了同时减小压强、增加刻蚀功率、增加刻蚀步骤的时间的方式来补偿通孔深度增加后的刻蚀速率减弱的方法，每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
综上可知，本发明的深硅通孔的刻蚀方法通过控制阀门开闭时间来精确控制气体反应时间，并且随孔深增加而调节相应的刻蚀参数，以此来解决深孔刻蚀中随孔深增加刻蚀速率减弱的问题。每次刻蚀的通孔增加的深度都相同，且达到了预期的要求，没有因为通孔深度的增加而减弱刻蚀速率，最后得到的刻蚀深孔完全满足工艺要求。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (8)
1.一种深硅通孔的刻蚀方法，包括以下步骤：在硅衬底上形成掩膜层，采用交替进行的刻蚀步骤和聚合物沉积步骤刻蚀深硅通孔，其中，刻蚀步骤中通过第一组管道通入刻蚀气体，沉积步骤中通过第二组管道通入聚合物气体，其特征在于：
所述刻蚀步骤结束后，关闭第一组管道的阀门，间隔一时间段之后，打开第二组管道的阀门；或者
所述沉积步骤结束后，打开第一组管道的阀门，间隔所述时间段之后，关闭第二组管道的阀门；
在所述时间段内调整刻蚀步骤中的轰击粒子的能量，所述刻蚀步骤中的轰击粒子的能量随硅通孔的深度增加而增强；所述刻蚀或者沉积步骤中的压强、射频功率以及刻蚀步骤的时间中的至少一项，随硅通孔的深度增加而改变；所述刻蚀或者沉积步骤中的压强随硅通孔的深度增加而减小，结束刻蚀时候的压力比初始刻蚀时候的压力减少5％至20％。
2.如权利要求1所述的深硅通孔的刻蚀方法，其特征在于：所述刻蚀或者沉积的射频功率随硅通孔的深度增加而增加，结束刻蚀时候的射频功率比初始刻蚀时候的射频功率增加10％至30％。
3.如权利要求1所述的深硅通孔的刻蚀方法，其特征在于：所述刻蚀步骤的时间随硅通孔的深度增加而增加，刻蚀结束时候的刻蚀步骤的时间比初始刻蚀时候的刻蚀步骤时间增长5％至20％。
4.如权利要求1至3中任意一项所述的深硅通孔的刻蚀方法，其特征在于：所述时间段为20毫秒至100毫秒。
5.如权利要求1至3中任意一项所述的深硅通孔的刻蚀方法，其特征在于：所述时间段为第一组管道或者第二组管道的阀门开关时间。
6.如权利要求1至3中任意一项所述的深硅通孔的刻蚀方法，其特征在于：所述时间段为第一组管道和第二组管道的阀门开关时间的平均值。
7.如权利要求1至3中任意一项所述的深硅通孔的刻蚀方法，其特征在于：所述第一组管道通入的气体包括SF6、NF3中的一种以及CO2、CO、NO、N2中的一种。
8.如权利要求1至3中任意一项所述的深硅通孔的刻蚀方法，其特征在于：所述第二组管道通入的气体包括C4F8、C4F6、CHF3、CH2F2中的一种或两种以上的组合。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210464862.0A CN103824767B (zh) | 2012-11-16 | 2012-11-16 | 一种深硅通孔的刻蚀方法 |
| TW102139823A TWI553731B (zh) | 2012-11-16 | 2013-11-01 | The method of etching the deep through hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210464862.0A CN103824767B (zh) | 2012-11-16 | 2012-11-16 | 一种深硅通孔的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824767A CN103824767A (zh) | 2014-05-28 |
| CN103824767B true CN103824767B (zh) | 2017-05-17 |
Family
ID=50759763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210464862.0A Active CN103824767B (zh) | 2012-11-16 | 2012-11-16 | 一种深硅通孔的刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103824767B (zh) |
| TW (1) | TWI553731B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI695423B (zh) | 2014-06-18 | 2020-06-01 | 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 | 用於tsv/mems/功率元件蝕刻的化學物質 |
| CN106564855B (zh) * | 2015-10-08 | 2019-05-31 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀方法 |
| CN108447785B (zh) * | 2018-02-26 | 2019-04-30 | 清华大学 | 基于sog圆片的深硅刻蚀方法 |
| CN108364867B (zh) * | 2018-02-28 | 2019-04-30 | 清华大学 | 深硅刻蚀方法 |
| CN110534426B (zh) * | 2018-09-18 | 2023-10-13 | 北京北方华创微电子装备有限公司 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764040A (zh) * | 2008-12-23 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 等离子体蚀刻的控制方法 |
| CN102031525A (zh) * | 2009-09-29 | 2011-04-27 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171974B1 (en) * | 1991-06-27 | 2001-01-09 | Applied Materials, Inc. | High selectivity oxide etch process for integrated circuit structures |
| US6117786A (en) * | 1998-05-05 | 2000-09-12 | Lam Research Corporation | Method for etching silicon dioxide using fluorocarbon gas chemistry |
| US6297163B1 (en) * | 1998-09-30 | 2001-10-02 | Lam Research Corporation | Method of plasma etching dielectric materials |
| US6491042B1 (en) * | 1998-12-07 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Post etching treatment process for high density oxide etcher |
| WO2003030239A1 (fr) * | 2001-09-28 | 2003-04-10 | Sumitomo Precision Products Co., Ltd. | Procede de gravure de substrat de silicium et appareil de gravure |
| JP2007537602A (ja) * | 2004-05-11 | 2007-12-20 | アプライド マテリアルズ インコーポレイテッド | フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング |
| US7728390B2 (en) * | 2005-05-06 | 2010-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-level interconnection memory device |
| EP2232533A1 (en) * | 2008-01-16 | 2010-09-29 | Ipdia | High aspect ratio holes or trenches |
-
2012
- 2012-11-16 CN CN201210464862.0A patent/CN103824767B/zh active Active
-
2013
- 2013-11-01 TW TW102139823A patent/TWI553731B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764040A (zh) * | 2008-12-23 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 等离子体蚀刻的控制方法 |
| CN102031525A (zh) * | 2009-09-29 | 2011-04-27 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201421580A (zh) | 2014-06-01 |
| CN103824767A (zh) | 2014-05-28 |
| TWI553731B (zh) | 2016-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103824767B (zh) | 一种深硅通孔的刻蚀方法 | |
| CN104658962B (zh) | 通孔的形成方法 | |
| CN103811331B (zh) | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 | |
| CN101988196A (zh) | 深反应离子刻蚀方法及其气体流量控制装置 | |
| CN103578973B (zh) | 氮化硅高深宽比孔的循环刻蚀方法 | |
| CN104285283A (zh) | 半导体基板的制造方法 | |
| CN105584986B (zh) | 一种硅深孔刻蚀方法 | |
| CN103928396A (zh) | 扩大沟槽开口的方法 | |
| CN105679700B (zh) | 硅深孔刻蚀方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| CN103646918B (zh) | 硅通孔的形成方法 | |
| CN103700622B (zh) | 硅通孔的形成方法 | |
| CN102437039A (zh) | 均匀沉积氮化硅以形成侧墙的方法 | |
| CN103413779B (zh) | 硅通孔刻蚀方法 | |
| CN103887164B (zh) | 一种深硅刻蚀方法 | |
| CN106783584A (zh) | 衬底刻蚀方法 | |
| CN101928941B (zh) | 一种用于刻蚀硅的反应离子刻蚀方法 | |
| CN103077920A (zh) | 改善硅通孔横向开口的干法刻蚀方法 | |
| CN104425240A (zh) | 基片刻蚀方法 | |
| CN103413778B (zh) | 隔离结构的形成方法 | |
| CN104752225B (zh) | 晶体管的形成方法 | |
| CN102693911A (zh) | 干法刻蚀方法 | |
| CN104637808B (zh) | 一种解决底切问题的刻蚀方法 | |
| CN110211870A (zh) | 晶圆减薄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
| CP01 | Change in the name or title of a patent holder |