CN106783584A - 衬底刻蚀方法 - Google Patents

衬底刻蚀方法 Download PDF

Info

Publication number
CN106783584A
CN106783584A CN201510807377.2A CN201510807377A CN106783584A CN 106783584 A CN106783584 A CN 106783584A CN 201510807377 A CN201510807377 A CN 201510807377A CN 106783584 A CN106783584 A CN 106783584A
Authority
CN
China
Prior art keywords
gas
substrate
etching
etch
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510807377.2A
Other languages
English (en)
Inventor
钦华林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201510807377.2A priority Critical patent/CN106783584A/zh
Publication of CN106783584A publication Critical patent/CN106783584A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的衬底刻蚀方法,用于在二氧化硅衬底的待刻蚀表面刻蚀深孔,其包括以下步骤:刻蚀步骤,采用刻蚀产物为气体的含氟类气体作为主刻蚀气体以及惰性气体作为辅助气体进行各向异性刻蚀,以增加刻蚀深度;沉积步骤,采用碳氟类气体作为沉积气体在深孔的侧壁和底部沉积一层聚合物;循环进行上述两个步骤,直至达到所需的总刻蚀深度。使深孔刻蚀能够在一致的温度下进行,避免了由于温差导致的整个刻蚀时间的延长,提高了平均刻蚀速率,适合工艺量产。

Description

衬底刻蚀方法
技术领域
本发明涉及微电子技术领域,特别涉及一种衬底刻蚀方法。
背景技术
与TSV技术相比,TGV(Through Glass Via,玻璃通孔)技术具有同样的优点,并且玻璃衬底(二氧化硅)因具有良好的微加工性能、电学、热机械性能以及廉价的成本,使TGV技术的优势更为突出,被誉为TSV之后最有发展前途的三维封装技术。而要实现TGV技术,其中关键的一点在于:需要在玻璃衬底上刻蚀出高深宽比、小尺寸的通孔结构。
在二氧化硅衬底上刻蚀深孔相对于浅孔刻蚀的难点在于:假设掩膜2的图形线宽为L1,如图1中的a图所示。在二氧化硅衬底1的待刻蚀表面刻蚀深孔3。随着刻蚀深度的增加,图形顶部的线宽损失会越来越大,并且图形底部的线宽收缩。当刻蚀终止时,如图1中的b图所示,图形顶部的线宽L2大于L1,而图形底部的线宽L3小于L1。
为此,现有的一种衬底刻蚀方法包括以下步骤:
沉积步骤,采用较低的衬底加热温度和较低的下电极功率在衬底和掩膜的图形表面和侧壁沉积一层聚合物钝化层,如图2A所示。
刻蚀步骤,采用较高的衬底加热温度和较高的下电极功率对图形底部进行刻蚀,如图2B所示。
反复进行上述沉积步骤和刻蚀步骤,直至达到所需的目标刻蚀深度。
上述衬底刻蚀方法在整个工艺过程中均采用C4F8作为刻蚀气体(刻蚀步骤中还混合有氩气),C4F8在刻蚀过程中产生的聚合物会在图形的侧壁和底部沉积,以避免图形顶部的线宽损失。但是,随着刻蚀深度的增加,深孔中的刻蚀气体的进入和刻蚀反应物的排出变得相对困难,此时由C4F8产生的聚合物在图形的侧壁和底部沉积反而会导致深孔底部的线宽收缩,甚至导致刻蚀终止,从而无法达到工艺所需的刻蚀深度和形貌。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种衬底刻蚀方法,其可以不仅可以避免图形顶部的线宽损失,而且还可以获得的深孔满足工艺对刻蚀深度和形貌的要求。
为实现本发明的目的而提供一种衬底刻蚀方法,用于在二氧化硅衬底的待刻蚀表面刻蚀深孔,包括以下步骤:
沉积步骤,采用碳氟类气体作为沉积气体在图形侧壁和底部沉积一层聚合物;
刻蚀步骤,采用刻蚀产物为气体的含氟类气体作为主刻蚀气体以及惰性气体作为辅助气体进行各向异性刻蚀,以增加刻蚀深度;
循环进行所述沉积步骤和所述刻蚀步骤,直至达到所需的总刻蚀深度。
优选的,所述刻蚀产物为气体的含氟类气体包括SF6
优选的,所述刻蚀步骤采用的衬底加热温度与所述沉积步骤采用的衬底加热温度一致。
优选的,所述衬底加热温度的取值范围在0~40℃。
优选的,在所述刻蚀步骤中,腔室压力的取值范围在5~15mT。
优选的,在所述刻蚀步骤中,下电极功率的取值范围在300~800W。
优选的,在所述刻蚀步骤中,所述刻蚀产物为气体的含氟类气体的气体流量的取值范围在100~400sccm。
优选的,所述惰性气体包括氩气或氦气。
优选的,在所述刻蚀步骤中,所述惰性气体的气体流量的取值范围在50~200sccm。
优选的,在所述沉积步骤中,所述碳氟类气体包括C4F8或者C5F8
优选的,在所述沉积步骤中,所述碳氟类气体的气体流量的取值范围在100~400sccm。
优选的,在所述沉积步骤中,下电极功率为零。
优选的,在所述沉积步骤中,腔室压力的取值范围在20~70mT。
优选的,在所述刻蚀步骤和所述沉积步骤中,上电极功率的取值范围在1500~3000W。
本发明具有以下有益效果:
本发明提供的衬底刻蚀方法,其在刻蚀步骤中采用刻蚀产物为气体的含氟类气体作为主刻蚀气体以及惰性气体作为辅助气体,由于含氟类气体和惰性气体的刻蚀产物均为气体,更容易自深孔中排出,从而可以出现深孔底部的线宽收缩,甚至刻蚀终止的现象,进而可以保证深孔的刻蚀深度和形貌满足要求。而且,由含氟类气体和惰性气体形成的等离子体的刻蚀具有方向性,这可以实现各向异性刻蚀,从而有利于增加刻蚀深度,而且由于深孔侧壁上沉积的聚合物(由沉积步骤获得)的去除速度比深孔底面上沉积的聚合物的去除速度慢,这可以起到保护深孔侧壁的作用,从而可以减小图形顶部的线宽损失。
附图说明
图1为在二氧化硅衬底上刻蚀深孔的过程示意图;
图2A为现有的衬底刻蚀方法中完成沉积步骤之后获得的衬底图形的示意图;
图2B为现有的衬底刻蚀方法中完成刻蚀步骤之后获得的衬底图形的示意图;
图3为本发明提供的衬底刻蚀方法的流程框图;
图4A为采用本发明提供的衬底刻蚀方法完成沉积步骤之后获得的衬底图形的示意图;以及
图4B为采用本发明提供的衬底刻蚀方法完成刻蚀步骤之后获得的衬底图形的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的衬底刻蚀方法进行详细描述。
图3为本发明提供的衬底刻蚀方法的流程框图。请参阅图3,本发明提供的衬底刻蚀方法,用于在二氧化硅衬底的待刻蚀表面刻蚀深孔,包括以下步骤:
沉积步骤S1,采用碳氟类气体作为沉积气体在图形侧壁和底部沉积一层聚合物。
刻蚀步骤S2,采用刻蚀产物为气体的含氟类气体作为主刻蚀气体以及惰性气体作为辅助气体进行各向异性刻蚀,以增加深孔的刻蚀深度。
循环进行沉积步骤S1和刻蚀步骤S2,直至达到所需的总刻蚀深度。
在沉积步骤中,如图4A所示,采用碳氟类气体在二氧化硅衬底10的上表面(待刻蚀表面)以及掩膜20的图形表面和侧壁均沉积一层聚合物30。碳氟类气体包括C4F8或者C5F8等等。碳氟类气体的气体流量的取值范围在100~400sccm,优选的,在200~400sccm。掩膜20可以为金属掩膜,例如镍或者铬等。
在刻蚀步骤中,刻蚀产物为气体的含氟类气体包括SF6,惰性气体包括氩气或氦气等等。含氟类气体的气体流量的取值范围在100~400sccm,优选在200~400sccm。惰性气体的气体流量的取值范围在50~200sccm,优选在80~150sccm。
由于含氟类气体和惰性气体的刻蚀产物均为气体,更容易自深孔中排出,从而可以出现深孔底部的线宽收缩,甚至刻蚀终止的现象,进而可以保证深孔的刻蚀深度和形貌满足要求。而且,由含氟类气体和惰性气体形成的等离子体的刻蚀具有方向性,这可以实现各向异性刻蚀,从而有利于增加刻蚀深度,而且由于深孔侧壁上沉积的聚合物的去除速度比深孔底面上沉积的聚合物的去除速度慢,如图4B所示,在深孔侧壁上还存在剩余的沉积的聚合物30,而深孔底面上沉积的聚合物已完全被去除,这可以起到保护深孔侧壁的作用,从而可以减小图形顶部的线宽损失。
另外,由于在现有技术中,沉积步骤采用较低的衬底加热温度(0℃),而刻蚀步骤采用较高的衬底加热温度(40℃),在切换沉积步骤和刻蚀步骤时,在0℃和40℃两个温度点之间进行切换所需等待的时间较长,导致平均刻蚀速率严重降低,不适合工艺量产,而且还会影响用于加热衬底的静电卡盘的寿命。为此,优选的,在本发明提供的衬底刻蚀方法中,通过使刻蚀步骤采用的衬底加热温度与沉积步骤采用的衬底加热温度一致,在切换沉积步骤和刻蚀步骤时,无需进行温度的切换,从而可以提高刻蚀效率,满足工艺量产的要求。优选的,在沉积步骤和刻蚀步骤中,衬底加热温度的取值范围在0~40℃,优选在10~20℃。
优选的,在刻蚀步骤中,采用较低的腔室压力,可以提高粒子的平均自由程,粒子的方向性较好,从而更有利于实现垂直方向上的刻蚀。腔室压力的取值范围在5~15mT,优选在5~10mT。在沉积步骤中,采用较高的腔室压力,可以提高粒子密度,从而有利于增强沉积效率。腔室压力的取值范围在20~70mT,优选在30~50mT。
此外,在刻蚀步骤中,采用较高的下电极功率有利于增强粒子的能量,从而获得较高的刻蚀速率。下电极功率的取值范围在300~800W,优选在500~800W。在沉积步骤中,采用较低的下电极功率有利于由碳氟类气体与二氧化硅衬底发生反应产生的碳氟类聚合物沉积在图形表面和侧壁上。优选的,下电极功率为零。
另外,在刻蚀步骤中,采用较高的上电极功率,可以提高等离子体的密度,从而可以提高刻蚀效率。而在沉积步骤中,采用较高的上电极功率,可以提高沉积效率。在刻蚀步骤和沉积步骤中,上电极功率的取值范围在1500~3000W,优选的,在2000~2500W。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种衬底刻蚀方法,用于在二氧化硅衬底的待刻蚀表面刻蚀深孔,其特征在于,包括以下步骤:
沉积步骤,采用碳氟类气体作为沉积气体在图形侧壁和底部沉积一层聚合物;
刻蚀步骤,采用刻蚀产物为气体的含氟类气体作为主刻蚀气体以及惰性气体作为辅助气体进行各向异性刻蚀,以增加刻蚀深度;
循环进行所述沉积步骤和所述刻蚀步骤,直至达到所需的总刻蚀深度。
2.如权利要求1所述的衬底刻蚀方法,其特征在于,所述刻蚀产物为气体的含氟类气体包括SF6
3.如权利要求1所述的衬底刻蚀方法,其特征在于,所述刻蚀步骤采用的衬底加热温度与所述沉积步骤采用的衬底加热温度一致。
4.如权利要求2所述的衬底刻蚀方法,其特征在于,所述衬底加热温度的取值范围在0~40℃。
5.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述刻蚀步骤中,腔室压力的取值范围在5~15mT。
6.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述刻蚀步骤中,下电极功率的取值范围在300~800W。
7.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述刻蚀步骤中,所述刻蚀产物为气体的含氟类气体的气体流量的取值范围在100~400sccm。
8.如权利要求1所述的衬底刻蚀方法,其特征在于,所述惰性气体包括氩气或氦气。
9.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述刻蚀步骤中,所述惰性气体的气体流量的取值范围在50~200sccm。
10.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述沉积步骤中,所述碳氟类气体包括C4F8或者C5F8
11.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述沉积步骤中,所述碳氟类气体的气体流量的取值范围在100~400sccm。
12.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述沉积步骤中,下电极功率为零。
13.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述沉积步骤中,腔室压力的取值范围在20~70mT。
14.如权利要求1所述的衬底刻蚀方法,其特征在于,在所述刻蚀步骤和所述沉积步骤中,上电极功率的取值范围在1500~3000W。
CN201510807377.2A 2015-11-19 2015-11-19 衬底刻蚀方法 Pending CN106783584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510807377.2A CN106783584A (zh) 2015-11-19 2015-11-19 衬底刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510807377.2A CN106783584A (zh) 2015-11-19 2015-11-19 衬底刻蚀方法

Publications (1)

Publication Number Publication Date
CN106783584A true CN106783584A (zh) 2017-05-31

Family

ID=58885361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510807377.2A Pending CN106783584A (zh) 2015-11-19 2015-11-19 衬底刻蚀方法

Country Status (1)

Country Link
CN (1) CN106783584A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801844A (zh) * 2019-02-03 2019-05-24 南通大学 一种金属刻槽方法
CN117877975A (zh) * 2024-03-11 2024-04-12 之江实验室 利用icp刻蚀二氧化硅的方法
US11996294B2 (en) 2020-06-18 2024-05-28 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103021783A (zh) * 2012-12-24 2013-04-03 中微半导体设备(上海)有限公司 半导体结构的刻蚀方法
CN103117203A (zh) * 2013-03-08 2013-05-22 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103400800A (zh) * 2013-08-14 2013-11-20 中微半导体设备(上海)有限公司 Bosch刻蚀方法
CN103700621A (zh) * 2013-12-27 2014-04-02 华进半导体封装先导技术研发中心有限公司 一种高深宽比垂直玻璃通孔的刻蚀方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103021783A (zh) * 2012-12-24 2013-04-03 中微半导体设备(上海)有限公司 半导体结构的刻蚀方法
CN103117203A (zh) * 2013-03-08 2013-05-22 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103400800A (zh) * 2013-08-14 2013-11-20 中微半导体设备(上海)有限公司 Bosch刻蚀方法
CN103700621A (zh) * 2013-12-27 2014-04-02 华进半导体封装先导技术研发中心有限公司 一种高深宽比垂直玻璃通孔的刻蚀方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801844A (zh) * 2019-02-03 2019-05-24 南通大学 一种金属刻槽方法
US11996294B2 (en) 2020-06-18 2024-05-28 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
CN117877975A (zh) * 2024-03-11 2024-04-12 之江实验室 利用icp刻蚀二氧化硅的方法

Similar Documents

Publication Publication Date Title
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
CN103390581A (zh) 硅通孔刻蚀方法
CN103950887B (zh) 一种深硅刻蚀方法
CN106783584A (zh) 衬底刻蚀方法
CN106233436A (zh) 通过蚀刻腔预处理来提高硅蚀刻工艺的蚀刻速率的方法
CN103035561B (zh) 深沟槽顶部倾斜角形成的工艺方法
CN103578973B (zh) 氮化硅高深宽比孔的循环刻蚀方法
CN108364867B (zh) 深硅刻蚀方法
TW201225176A (en) Bottom outlet silicon etching method
CN105584986B (zh) 一种硅深孔刻蚀方法
CN105679700B (zh) 硅深孔刻蚀方法
CN106504982B (zh) 一种基片的刻蚀方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN108573867A (zh) 硅深孔刻蚀方法
CN103887164B (zh) 一种深硅刻蚀方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
CN106960812A (zh) 斜孔刻蚀方法
CN104425240B (zh) 基片刻蚀方法
CN104916577B (zh) 斜孔刻蚀方法
CN105720002B (zh) 斜孔刻蚀方法
JP2023549813A (ja) シリコンチップのエッチング方法
CN103700622A (zh) 硅通孔的形成方法
CN106501899B (zh) 一种二氧化硅的刻蚀方法
CN108133888A (zh) 一种深硅刻蚀方法
CN103077920A (zh) 改善硅通孔横向开口的干法刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531