CN106960812A - 斜孔刻蚀方法 - Google Patents

斜孔刻蚀方法 Download PDF

Info

Publication number
CN106960812A
CN106960812A CN201610013082.2A CN201610013082A CN106960812A CN 106960812 A CN106960812 A CN 106960812A CN 201610013082 A CN201610013082 A CN 201610013082A CN 106960812 A CN106960812 A CN 106960812A
Authority
CN
China
Prior art keywords
inclined hole
lithographic method
gas flow
span
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610013082.2A
Other languages
English (en)
Other versions
CN106960812B (zh
Inventor
于丰源
周娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201610013082.2A priority Critical patent/CN106960812B/zh
Publication of CN106960812A publication Critical patent/CN106960812A/zh
Application granted granted Critical
Publication of CN106960812B publication Critical patent/CN106960812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的斜孔刻蚀方法,其包括以下步骤:横向刻蚀步骤,以进行各向同性刻蚀为主,扩大斜孔顶部的开口,同时控制斜孔侧壁的倾斜角度范围;深度刻蚀步骤,以进行各向异性刻蚀为主,以在增加斜孔的深度的同时,微调斜孔侧壁的倾斜角度及粗糙度。本发明提供的斜孔刻蚀方法,其可以在保证获得理想斜孔的倾斜角度和形貌的前提下,解决侧壁顶部出现凹陷的问题。

Description

斜孔刻蚀方法
技术领域
本发明涉及微电子技术领域,特别涉及一种斜孔刻蚀方法。
背景技术
近年来,随着MEMS器件和系统被越来越广泛地应用于汽车和消费电子领域,以及TSV(Through Silicon Etch,通孔刻蚀)在未来封装领域的广阔前景,深硅刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热的工艺之一。斜孔的刻蚀工艺是目前能够实现TSV及封装领域的重要手段,这是因为:对于直孔来说,尤其是具有一定深宽比的直孔,会加大后道的PVD填充的难度,而斜孔(倾斜角度在85°左右)更有利于后道的PVD填充。
现有的一种斜孔刻蚀方法包括以下步骤:
步骤一,采用两步法刻蚀倾斜式深孔,第一步设置下电极功率为0W,可以增加聚合物沉积在侧壁的速率,避免因侧壁保护不足而造成F自由基各向同性刻蚀过重,从而造成侧壁顶部出现严重的凹陷(bowing)。第二步设置下电极功率为10-30W,可以加快粒子在垂直方向上的刻蚀速率,从而可以避免因粒子能量不足而造成的刻蚀时间过长,最终可以获得顶部仅具有很小的凹陷的深孔形貌。同时,通过控制刻蚀时间,使刻蚀深度略大于所需的目标刻蚀深度。
步骤二,采用丙酮湿法或等离子体干法刻蚀法去除衬底表面的光刻胶掩膜。
步骤三,采用物理减薄,或采用等离子体干法刻蚀的方式对衬底进行整体减薄,直至消除顶部凹陷。
上述斜孔刻蚀方法在实际应用中不可避免地存在以下问题:
其一,在步骤一中,由于在刻蚀的第一步中形成的凹陷尺寸很难控制,导致步骤三无法精确到刚好消除该凹陷。而且,对于直径较小的深孔来说,形成的凹陷更严重,导致在完全去除凹陷部分之后的刻蚀深度无法满足工艺要求。
其二,步骤二和步骤三的增加导致整个工艺过程复杂,且步骤三中对衬底进行整体减薄可能会造成斜孔的倾斜角度或形貌被破坏。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种斜孔刻蚀方法,其可以在保证获得理想斜孔的倾斜角度和形貌的前提下,解决侧壁顶部出现凹陷的问题。
为实现本发明的目的而提供一种斜孔刻蚀方法,包括以下步骤:
横向刻蚀步骤,以进行各向同性刻蚀为主,扩大斜孔顶部的开口,同时控制斜孔侧壁的倾斜角度范围;
深度刻蚀步骤,以进行各向异性刻蚀为主,以在增加斜孔的深度的同时,微调所述斜孔侧壁的倾斜角度及粗糙度。
优选的,通过分别调节所述横向刻蚀步骤和深度刻蚀步骤的工艺参数,来调整所述斜孔侧壁的倾斜角度范围和所述斜孔的深度,从而达到控制所述斜孔的整体形貌的目的。
优选的,所述工艺参数包括工艺时间和/或工艺气体的流量。
优选的,所述斜孔刻蚀方法采用的工艺气体包括刻蚀气体和辅助气体,其中,所述刻蚀气体包括SF6;所述辅助气体包括O2和C4F8
优选的,在所述横向刻蚀步骤中,所述SF6的气体流量与O2的气体流量的比例为10:1;所述SF6的气体流量与C4F8的气体流量的比例在3:1~4:1之间。
优选的,所述SF6的气体流量的取值范围在450~650sccm。
优选的,所述O2的气体流量的取值范围在50~70sccm。
优选的,所述C4F8的气体流量的取值范围在150~220sccm。
优选的,在所述深度刻蚀步骤中,所述SF6的气体流量与O2的气体流量的比例在3:1~4:1之间;所述SF6的气体流量与C4F8的气体流量的比例在0~1:10之间。
优选的,所述SF6的气体流量的取值范围在300~500sccm。
优选的,所述O2的气体流量的取值范围在80~150sccm。
优选的,所述C4F8的气体流量的取值范围在0~50sccm。
优选的,在所述横向刻蚀步骤中,腔室压力的取值范围在100~180mT。
优选的,在所述深度刻蚀步骤中,腔室压力的取值范围在250~300mT。
优选的,在所述横向刻蚀步骤和所述深度刻蚀步骤中,上电极功率的取值范围均在2000~2500W。
优选的,在所述横向刻蚀步骤中,下电极功率的取值范围在10~30W。
优选的,在所述深度刻蚀步骤中,下电极功率的取值范围在100~300W。
本发明具有以下有益效果:
本发明提供的斜孔刻蚀方法,其通过采用两步刻蚀,即,首先通过横向刻蚀步骤,以进行各向同性刻蚀为主,可以控制斜孔侧壁的倾斜角度范围,同时可以扩大斜孔顶部的开口,使其达到一定的横向刻蚀深度,从而可以直接消除斜孔侧壁的顶部出现凹陷的部分,同时保证获得理想的斜孔的倾斜角度范围。然后,通过深度刻蚀步骤,以进行各向异性刻蚀为主,可以在增加斜孔的深度的同时,微调斜孔侧壁的倾斜角度及粗糙度,最终获得侧壁平滑、倾斜角度理想的斜孔形貌。
附图说明
图1为本发明提供的斜孔刻蚀方法的流程框图;
图2为采用本发明实施例提供的斜孔刻蚀方法在完成横向刻蚀步骤之后获得的斜孔形貌的扫描电镜图;
图3为采用本发明实施例提供的斜孔刻蚀方法在完成深度刻蚀步骤之后获得的斜孔形貌的扫描电镜图;以及
图4为调整工艺时间之后获得的不同倾斜角度的斜孔形貌的扫描电镜图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的斜孔刻蚀方法进行详细描述。
图1为本发明提供的斜孔刻蚀方法的流程框图。请参阅图1,本发明提供的斜孔刻蚀方法,包括以下步骤:
横向刻蚀步骤,以进行各向同性刻蚀为主,扩大斜孔顶部的开口,同时控制斜孔侧壁的倾斜角度范围;
深度刻蚀步骤,以进行各向异性刻蚀为主,以在增加斜孔的深度的同时,微调斜孔侧壁的倾斜角度及粗糙度。
斜孔侧壁的顶部凹陷(bowing)的缺陷产生的主要原因在于:斜孔的顶部开口尺寸不足,这会影响斜孔内反应气体及反应产物气体的输运,使得反应气体进入斜孔困难,以及反应产物气体排出斜孔困难,从而导致气体滞留在斜孔内的时间明显延长,进而造成斜孔顶部的各向同性刻蚀变得异常严重,从而在侧壁顶部形成凹陷,同时还会增加侧壁的粗糙度。为此,在横向刻蚀步骤中,通过以进行各向同性刻蚀为主,可以控制斜孔侧壁的倾斜角度范围,同时扩大斜孔顶部的开口,使其达到一定的横向刻蚀深度,从而可以直接消除侧壁上出现凹陷的部分。这与现有技术相比,可以直接并完全消除侧壁上出现凹陷的部分,而无需再对衬底进行整体减薄,从而可以简化工艺工程,同时避免破坏斜孔的倾斜角度或形貌。
下面对本发明提供的斜孔刻蚀方法满足上述功能所采用的工艺参数进行详细描述。具体地,斜孔刻蚀方法采用的工艺气体包括刻蚀气体和辅助气体,其中,刻蚀气体包括SF6,辅助气体包括O2和C4F8。在横向刻蚀步骤中,SF6采用较大的气体流量,其起到增强横向刻蚀的作用,从而可以扩大斜孔顶部的开口,同时加入气体流量较小的O2和C4F8,可以起到调节斜孔侧壁的倾斜角度。优选的,在横向刻蚀步骤中,SF6的气体流量与O2的气体流量的比例为10:1;并且,SF6的气体流量与C4F8的气体流量的比例在3:1~4:1之间。其中,SF6的气体流量的取值范围在450~650sccm。O2的气体流量的取值范围在50~70sccm。C4F8的气体流量的取值范围在150~220sccm。
在深度刻蚀步骤中,由于需要进行各向异性刻蚀,以增加斜孔的深度,因此,可以通过减小SF6的气体流量,来减弱对侧壁的刻蚀,同时通过增加O2的气体流量,起到微调斜孔侧壁的倾斜角度及粗糙度的作用,最终获得侧壁平滑、倾斜角度理想的斜孔形貌。优选的,在深度刻蚀步骤中,SF6的气体流量与O2的气体流量的比例在3:1~4:1之间;SF6的气体流量与C4F8的气体流量的比例在0~1:10之间。其中,SF6的气体流量的取值范围在300~500sccm。O2的气体流量的取值范围在80~150sccm。C4F8的气体流量的取值范围在0~50sccm。
在横向刻蚀步骤中,为了促进F基的横向刻蚀效果,该步骤采用的下电极功率不能过高,优选的,下电极功率的取值范围在10~30W,例如为12W。在深度刻蚀步骤中,需要提高下电极功率,以促进对斜孔进行深度刻蚀的有效进行,优选的,下电极功率的取值范围在100~300W,例如为180W。
在深度刻蚀步骤中,优选采用较高的腔室压力,以减弱离子的轰击作用,从而可以加强对侧壁的保护,进而可以避免产生斜孔侧壁粗糙的问题。优选的,腔室压力的取值范围在250~300mT。而在深度刻蚀步骤中,由于需要增强对侧壁的刻蚀,扩大斜孔顶部的开口,因此优选采用较低的腔室压力,腔室压力的取值范围在100~180mT。
另外,由于横向刻蚀步骤需要促进对侧壁进行同性刻蚀,而深度刻蚀步骤需要采用较高的腔室压强,离子离化相对较难,因此,为了保证高密度的自由基,需要在整个刻蚀郭富城中均采用较高的上电极功率,优选的,在横向刻蚀步骤和深度刻蚀步骤中,上电极功率的取值范围均在2000~2500W。
下面采用本发明提供的斜孔刻蚀方法进行实验,该实验采用的工艺参数如下:
在横向刻蚀步骤中,腔室压力为150mT;上电极功率为2000W;下电极功率为15W;SF6的气体流量为600sccm;C4F8的气体流量为175sccm;O2的气体流量为60sccm;腔室温度为10deg;工艺时间为60s。
在深度刻蚀步骤中,腔室压力为250mT;上电极功率为2000W;下电极功率为150W;SF6的气体流量为400sccm;C4F8的气体流量为20sccm;O2的气体流量为120sccm;腔室温度为10deg;工艺时间为240s。
图2为采用本发明实施例提供的斜孔刻蚀方法在完成横向刻蚀步骤之后获得的斜孔形貌的扫描电镜图。图3为采用本发明实施例提供的斜孔刻蚀方法在完成深度刻蚀步骤之后获得的斜孔形貌的扫描电镜图。由图2可知,在完成横向刻蚀步骤之后,获得的斜孔侧壁顶部无凹陷,且斜孔具有一定的倾斜角度。由图3可知,在完成深度刻蚀步骤之后,斜孔的倾斜角度为83°,且侧壁光滑,整体形貌有利于后续的PVD填充。
优选的,通过分别调节横向刻蚀步骤和深度刻蚀步骤的工艺参数,可以调整斜孔侧壁的倾斜角度范围和所述斜孔的深度,从而达到控制斜孔的整体形貌的目的。上述工艺参数可以为诸如工艺时间、工艺气体的流量等的相关参数,可以根据具体情况对该工艺参数中的至少一种进行调节。例如,将上述实验的工艺参数调整如下:
在总工艺时间不变的前提下,将横向刻蚀步骤的工艺时间调整至120s,同时将深度刻蚀步骤的工艺时间调整至180s。
图4为调整工艺时间之后获得的不同倾斜角度的斜孔形貌的扫描电镜图。由图4可知,通过分别调节横向刻蚀步骤和深度刻蚀步骤的工艺时间,斜孔的倾斜角度被调整至75°,同时获得斜孔侧壁顶部无凹陷,且侧壁光滑的形貌。需要说明的是,在实际应用中,还可以例如通过调节工艺气体的流量,来对斜孔侧壁的倾斜角度及粗糙度进行微调,最终获得理想的斜孔侧壁形貌。
综上所述,本发明提供的斜孔刻蚀方法,其通过采用两步刻蚀,即,首先通过横向刻蚀步骤,以进行各向同性刻蚀为主,可以控制斜孔侧壁的倾斜角度范围,同时可以扩大斜孔顶部的开口,使其达到一定的横向刻蚀深度,从而可以直接消除斜孔侧壁的顶部出现凹陷的部分,同时保证获得理想的斜孔的倾斜角度范围。然后,通过深度刻蚀步骤,以进行各向异性刻蚀为主,可以在增加斜孔的深度的同时,微调斜孔侧壁的倾斜角度及粗糙度,最终获得侧壁平滑、倾斜角度理想的斜孔形貌。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (17)

1.一种斜孔刻蚀方法,其特征在于,包括以下步骤:
横向刻蚀步骤,以进行各向同性刻蚀为主,扩大斜孔顶部的开口,同时控制斜孔侧壁的倾斜角度范围;
深度刻蚀步骤,以进行各向异性刻蚀为主,以在增加斜孔的深度的同时,微调所述斜孔侧壁的倾斜角度及粗糙度。
2.如权利要求1所述的斜孔刻蚀方法,其特征在于,通过分别调节所述横向刻蚀步骤和深度刻蚀步骤的工艺参数,来调整所述斜孔侧壁的倾斜角度范围和所述斜孔的深度,从而达到控制所述斜孔的整体形貌的目的。
3.如权利要求2所述的斜孔刻蚀方法,其特征在于,所述工艺参数包括工艺时间和/或工艺气体的流量。
4.如权利要求1所述的斜孔刻蚀方法,其特征在于,所述斜孔刻蚀方法采用的工艺气体包括刻蚀气体和辅助气体,其中,
所述刻蚀气体包括SF6
所述辅助气体包括O2和C4F8
5.如权利要求4所述的斜孔刻蚀方法,其特征在于,在所述横向刻蚀步骤中,所述SF6的气体流量与O2的气体流量的比例为10:1;所述SF6的气体流量与C4F8的气体流量的比例在3:1~4:1之间。
6.如权利要求5所述的斜孔刻蚀方法,其特征在于,所述SF6的气体流量的取值范围在450~650sccm。
7.如权利要求5所述的斜孔刻蚀方法,其特征在于,所述O2的气体流量的取值范围在50~70sccm。
8.如权利要求5所述的斜孔刻蚀方法,其特征在于,所述C4F8的气体流量的取值范围在150~220sccm。
9.如权利要求4所述的斜孔刻蚀方法,其特征在于,在所述深度刻蚀步骤中,所述SF6的气体流量与O2的气体流量的比例在3:1~4:1之间;所述SF6的气体流量与C4F8的气体流量的比例在0~1:10之间。
10.如权利要求9所述的斜孔刻蚀方法,其特征在于,所述SF6的气体流量的取值范围在300~500sccm。
11.如权利要求9所述的斜孔刻蚀方法,其特征在于,所述O2的气体流量的取值范围在80~150sccm。
12.如权利要求9所述的斜孔刻蚀方法,其特征在于,所述C4F8的气体流量的取值范围在0~50sccm。
13.如权利要求1所述的斜孔刻蚀方法,其特征在于,在所述横向刻蚀步骤中,腔室压力的取值范围在100~180mT。
14.如权利要求1所述的斜孔刻蚀方法,其特征在于,在所述深度刻蚀步骤中,腔室压力的取值范围在250~300mT。
15.如权利要求1所述的硅深孔刻蚀方法,其特征在于,在所述横向刻蚀步骤和所述深度刻蚀步骤中,上电极功率的取值范围均在2000~2500W。
16.如权利要求1所述的斜孔刻蚀方法,其特征在于,在所述横向刻蚀步骤中,下电极功率的取值范围在10~30W。
17.如权利要求1所述的斜孔刻蚀方法,其特征在于,在所述深度刻蚀步骤中,下电极功率的取值范围在100~300W。
CN201610013082.2A 2016-01-08 2016-01-08 斜孔刻蚀方法 Active CN106960812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610013082.2A CN106960812B (zh) 2016-01-08 2016-01-08 斜孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610013082.2A CN106960812B (zh) 2016-01-08 2016-01-08 斜孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN106960812A true CN106960812A (zh) 2017-07-18
CN106960812B CN106960812B (zh) 2020-07-17

Family

ID=59480625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610013082.2A Active CN106960812B (zh) 2016-01-08 2016-01-08 斜孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN106960812B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994055A (zh) * 2017-11-10 2018-05-04 武汉华星光电半导体显示技术有限公司 可弯折显示面板及其制作方法
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法
US10847596B2 (en) 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
CN104952788A (zh) * 2014-03-27 2015-09-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种斜孔刻蚀方法
CN105304557A (zh) * 2015-08-20 2016-02-03 苏州科阳光电科技有限公司 晶圆级图像传感器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
CN104952788A (zh) * 2014-03-27 2015-09-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种斜孔刻蚀方法
CN105304557A (zh) * 2015-08-20 2016-02-03 苏州科阳光电科技有限公司 晶圆级图像传感器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994055A (zh) * 2017-11-10 2018-05-04 武汉华星光电半导体显示技术有限公司 可弯折显示面板及其制作方法
US10847596B2 (en) 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法

Also Published As

Publication number Publication date
CN106960812B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN101734611B (zh) 基于无掩膜深反应离子刻蚀制备黑硅的方法
CN106960812A (zh) 斜孔刻蚀方法
CN101556919B (zh) 控制SiC基体刻蚀的台阶形貌的方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN107644812A (zh) 基片刻蚀方法
Chang et al. Fabrication of high-aspect-ratio silicon nanopillar arrays with the conventional reactive ion etching technique
CN104285283A (zh) 半导体基板的制造方法
CN105185704A (zh) 深硅刻蚀方法
CN102117738B (zh) 使用含碳氟化合物的聚合物使硅片顶角圆化的方法
CN110211870A (zh) 晶圆减薄方法
CN105470193A (zh) 金属钼材料的刻蚀方法
CN104752190B (zh) 基片刻蚀方法
CN103531464B (zh) 氮化硅高深宽比孔的刻蚀方法
CN110890277B (zh) 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN105720002B (zh) 斜孔刻蚀方法
CN105097440B (zh) 一种深硅刻蚀方法
CN104916577A (zh) 斜孔刻蚀方法
CN105565257B (zh) 斜孔刻蚀方法
JPWO2018173718A1 (ja) エッチングストップ層及び半導体デバイスの製造方法
CN105719963B (zh) 衬底刻蚀方法
CN100399504C (zh) 一种硅片卸载工艺
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN105712291B (zh) 斜槽刻蚀方法
CN104752197B (zh) 基片刻蚀方法
CN105428306B (zh) 一种通孔底部阻挡层的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant