CN105304557A - 晶圆级图像传感器 - Google Patents
晶圆级图像传感器 Download PDFInfo
- Publication number
- CN105304557A CN105304557A CN201510512029.2A CN201510512029A CN105304557A CN 105304557 A CN105304557 A CN 105304557A CN 201510512029 A CN201510512029 A CN 201510512029A CN 105304557 A CN105304557 A CN 105304557A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- image sensor
- sensor chip
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开一种晶圆级图像传感器,包括在所述图像传感芯片下表面通过光刻显影的方式制作一作为掩膜层的光刻胶层;通过北微的DSE200C深硅蚀刻机第一次各向同性干法刻蚀形成碗状孔,第一次各向同性干法刻蚀工艺参数为:腔压90mTorr、SF6流量为800sccm、线圈功率3000W、射频偏置电压bias?RF/W、刻蚀时间180s;通过北微的DSE200C深硅蚀刻机采用第一各向异性刻蚀和第二各向异性刻蚀交替进行,从而在碗状孔的底部向下形成直孔;采用丙酮去作为掩膜层的光刻胶层;步骤五、第二次各向同性干法刻蚀去除前两次刻蚀产生的倒角。本发明减小结构应力,提高了良率与电性能的稳定性,使晶圆制造时芯片尺寸更小,芯片封装尺寸会大大缩小,具有更小的深宽比,实现了产业化。
Description
技术领域
本发明涉及一种晶圆级图像传感器,属于半导体封装技术领域。
背景技术
图像传感器已被广泛地应用于诸如数字相机、相机电话等的数字装置中。图像传感器模块可包括用于将图像信息转换为电信息的图像传感器。具体地讲,图像传感器可包括能够将光子转换成电子以显示和存储图像的半导体器件。图像传感器的示例包括电荷耦合器件(CCD)、互补金属氧化硅(CMOS)图像传感器(CIS)等。
图像传感器中盲孔是一种实现芯片之间互连的最新技术。其主要特征在于,可以实现芯片和芯片之间、晶圆和晶圆之间或者晶圆和芯片之问的线路导通。与以引线键合方式将各个芯片连接起来的传统的IntegratedCircuit(IC)封装方式相比,以硅通孔技术为主的三维封装方式具有以下优势:首先,由于不再使用引线键合,布线距离更短,集成度更高,从而信号传输更快,功耗更低;其次,体积更小,重量更轻,相同封装面积下,可以集成更多的功能;最后,工艺成本大幅降低,适合大批量生产。
现有的常规键合后多倾角式TSV结构的形成采用了两步光阻mask制作,具体参考图1所示,包括如下步骤:
步骤S1,在晶圆1表面形成第一次mask;
步骤S2,在晶圆表面形成刻蚀槽,后丙酮去mask;
步骤S3,在刻蚀槽表面形成第二次mask;
步骤S4,在刻蚀槽表面形成刻蚀孔,后丙酮去mask;
步骤S5,在通孔以及晶圆表面形成绝缘层;
步骤S6,采用激光打孔的方法暴露出导电金属pad;
步骤S7,先采用金属溅射(PVD)的方法在通孔以及晶圆表面溅射金属钛(厚度约为0.13~0.17um)和金属铜(厚度约为0.9~1.1um),和电镀的方法在晶圆以及TSV表面形成导电金属覆盖层。
现有技术虽然实现了TSV制作的程序化,但是上述所述过程采用了两步光阻mask的方法,TSV制作线路、周期长,不能有效的节省生产成本;例如以下缺点:1、两步光刻前后两次的光刻偏差不可避免;2、如上所述的TSV工艺在晶圆制作的过程中PAD间距较大一般在200um左右这样制造出的单颗芯片的大小较大,不能更好的体现集成化微型化。
发明内容
本发明目的是提供一种晶圆级图像传感器,该晶圆级图像传感器减小结构应力,提高了良率与电性能的稳定性,缩短了工艺周期;使晶圆制造时芯片尺寸更小,芯片封装尺寸会大大缩小,具有更小的深宽比,降低了工艺难度,实现了产业化。
为达到上述目的,本发明采用的技术方案是:一种晶圆级图像传感器,包括图像传感芯片、透明盖板,此图像传感芯片的上表面具有感光区,所述透明盖板边缘和图像传感芯片的上表面边缘之间具有支撑围堰从而在透明盖板和图像传感芯片之间形成空腔,此支撑围堰与图像传感芯片之间通过胶水层粘合,图像传感芯片下表面的四周边缘区域分布有若干个盲孔,所述图像传感芯片下表面和盲孔侧表面具有钝化层,此盲孔底部具有图像传感芯片的引脚焊盘,所述钝化层与图像传感芯片相背的表面具有金属导电图形层,一防焊层位于金属导电图形层与钝化层相背的表面,此防焊层上开有若干个通孔,一焊球通过所述通孔与金属导电图形层电连接,所述支撑围堰由上下叠放的第一支撑围堰层和第二支撑围堰层组成,此第一支撑围堰层与透明盖板接触,此第二支撑围堰层与图像传感芯片接触,所述第二支撑围堰层内侧面具有若干个连续排列的V形缺口,所述第二支撑围堰层四个拐角处均设有弧形缺口,所述支撑围堰与图像传感芯片接触的表面均匀设有若干凹孔;
所述盲孔由碗状孔和位于碗状孔底部的直孔组成,所述盲孔通过以下工艺获得,包括以下步骤:
步骤一、在所述图像传感芯片(1)下表面通过光刻显影的方式制作一作为掩膜层的光刻胶层;
步骤二、通过北微的DSE200C深硅蚀刻机第一次各向同性干法刻蚀形成碗状孔,第一次各向同性干法刻蚀工艺参数为:腔压90mTorr、SF6流量为800sccm、线圈功率3000W、射频偏置电压0W、刻蚀时间180s;
步骤三、通过北微的DSE200C深硅蚀刻机采用第一各向异性刻蚀和第二各向异性刻蚀交替进行,从而在碗状孔的底部向下形成直孔,第一各向异性刻蚀和第二各向异性刻蚀交替次数为45~55次,所述第一各向异性刻蚀工艺参数为:腔压20mTorr、C4F8流量为200sccm、线圈功率2000W、射频偏置电压0W、刻蚀时间2s,所述第二各向异性刻蚀工艺参数为:腔压35mTorr、SF6流量为350sccm、线圈功率2500W、射频偏置电压23W、刻蚀时间5.5s;
步骤四、采用丙酮去作为掩膜层的光刻胶层;
步骤五、第二次各向同性干法刻蚀去除前两次刻蚀产生的倒角,第一次各向同性干法刻蚀工艺参数为:腔压50mTorr、SF6流量为800sccm、O2流量为50sccm、线圈功率4000W、射频偏置电压50W、刻蚀时间120s;
步骤六、在碗状孔和直孔的侧表面形成所述钝化层;
步骤七、通过激光打孔露出位于底部的引脚焊盘,并通过金属导电图形层实现引脚和引脚焊盘之间的电接触连接。
上述技术方案中进一步改进的方案如下:
1.上述方案中,所述支撑围堰厚度为20~50微米。
2.上述方案中,所述支撑围堰宽度为200~300微米,所述凹孔的直径为5~10微米。
3.上述方案中,所述盲孔中碗状孔的上开口为120~130μm,下开口为62~68μm,孔深为40~45微米。
4.上述方案中,所述盲孔中直孔的上开口为55~60μm,下开口为45~50μm,孔深为34~36微米。
5.上述方案中,所述钝化层工艺为旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合中的一种。
6.上述方案中,所述防焊层材料为苯并环丁烯、聚酰亚胺、感光型环氧树脂中的一种。
由于上述技术方案运用,本发明与现有技术相比具有下列优点和效果:
1.本发明半导体器件晶圆级封装结构,其相对于两步mask制作倾角式TSV工艺,本发明采用一步mask制作由碗状孔和直孔形成的特定Y形TSV结构,能有效的缩短工艺流程,降低生产成本,减小结构应力,由碗状孔和直孔形成的特定Y形TSV结构也可以通过多步干法蚀刻得到;本发明一次光刻天然屏蔽了两次光刻所带来的光刻偏移偏差问题,提高了良率与电性能的稳定性;一次光刻提高了生产效率,缩短了工艺周期;碗状孔跟直孔组成的盲孔相比两步mask做出的TSV通孔对晶圆表面硅蚀刻较少产生的应力较少。
2.本发明半导体器件晶圆级封装结构,其一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比多步蚀刻形成的Y型孔有更大的深宽比,这样使晶圆制造时芯片尺寸更小,芯片封装尺寸会大大缩小;且此种一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比直孔TSV有更小的深宽比,降低了工艺难度,有利于实现产业化。
附图说明
附图1为现有盲孔形成方法流程示意图一;
附图2a~g为现有盲孔形成方法流程示意图二;
附图3为本发明晶圆级图像传感器结构示意图;
附图4为本发明晶圆级图像传感器中支撑围堰结构示意图;
附图5为本发明晶圆级图像传感模块中盲孔的工艺流程图一;
附图6a~h为本发明晶圆级图像传感模块中盲孔的工艺流程图二。
以上附图中:1、图像传感芯片;2、透明盖板;3、感光区;4、支撑围堰;41、第一支撑围堰层;42、第二支撑围堰层;5、胶水层;6、盲孔;61、碗状孔;62、直孔;7、钝化层;8、引脚焊盘;9、金属导电图形层;10、防焊层;11、通孔;12、焊球;13、空腔;14、V形缺口;15、弧形缺口;16、凹孔。
具体实施方式
下面结合实施例对本发明作进一步描述:
实施例:一种晶圆级图像传感器,包括图像传感芯片1、透明盖板2,此图像传感芯片1的上表面具有感光区3,所述透明盖板2边缘和图像传感芯片1的上表面边缘之间具有支撑围堰4从而在透明盖板2和图像传感芯片1之间形成空腔13,此支撑围堰4与图像传感芯片1之间通过胶水层5粘合,图像传感芯片1下表面的四周边缘区域分布有若干个盲孔6,所述图像传感芯片1下表面和盲孔6侧表面具有钝化层7,此盲孔6底部具有图像传感芯片1的引脚焊盘8,所述钝化层7与图像传感芯片1相背的表面具有金属导电图形层9,一防焊层10位于金属导电图形层9与钝化层7相背的表面,此防焊层10上开有若干个通孔11,一焊球12通过所述通孔11与金属导电图形层9电连接,所述支撑围堰4由上下叠放的第一支撑围堰层41和第二支撑围堰层42组成,此第一支撑围堰层41与透明盖板2接触,此第二支撑围堰层42与图像传感芯片1接触,所述第二支撑围堰层42内侧面具有若干个连续排列的V形缺口14,所述第二支撑围堰层42四个拐角处均设有弧形缺口15,所述支撑围堰4与图像传感芯片1接触的表面均匀设有若干凹孔16。
所述盲孔6由碗状孔61和位于碗状孔61底部的直孔62组成,所述盲孔6通过以下工艺获得,包括以下步骤:
步骤一、在所述图像传感芯片1下表面通过光刻显影的方式制作一作为掩膜层的光刻胶层;
步骤二、通过北微的DSE200C深硅蚀刻机第一次各向同性干法刻蚀形成碗状孔,第一次各向同性干法刻蚀工艺参数为:腔压90mTorr、SF6流量为800sccm、线圈功率3000W、射频偏置电压0W、刻蚀时间180s;
步骤三、通过北微的DSE200C深硅蚀刻机采用第一各向异性刻蚀和第二各向异性刻蚀交替进行,从而在碗状孔的底部向下形成直孔,第一各向异性刻蚀和第二各向异性刻蚀交替次数为50次,所述第一各向异性刻蚀工艺参数为:腔压20mTorr、C4F8流量为200sccm、线圈功率2000W、射频偏置电压0W、刻蚀时间2s,所述第二各向异性刻蚀工艺参数为:腔压35mTorr、SF6流量为350sccm、线圈功率2500W、射频偏置电压23W、刻蚀时间5.5s;
步骤四、采用丙酮去作为掩膜层的光刻胶层;
步骤五、第二次各向同性干法刻蚀去除前两次刻蚀产生的倒角,第一次各向同性干法刻蚀工艺参数为:腔压50mTorr、SF6流量为800sccm、O2流量为50sccm、线圈功率4000W、射频偏置电压50W、刻蚀时间120s;
步骤六、在碗状孔61和直孔62的侧表面形成所述钝化层7;
步骤七、通过激光打孔露出位于底部的引脚焊盘8,并通过金属导电图形层9实现引脚和引脚焊盘8之间的电接触连接。
上述盲孔6中碗状孔61的上开口为120或者125μm,下开口为64或者66μm,孔深为42或者45微米。
上述盲孔6中直孔62的上开口为56或者58μm,下开口为46或者50μm,孔深为34或者36微米。
上述支撑围堰4厚度20微米或者35微米或者45微米。
上述支撑围堰4宽度为220微米或者260微米或者300微米,所述凹孔16的直径为6微米或者8微米或者10微米。
上述钝化层7工艺为旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合中的一种。上述防焊层10材料为苯并环丁烯。
采用上述晶圆级图像传感模块的封装结构时,其相对于两步mask制作倾角式TSV工艺,本发明采用一步mask制作由碗状孔和直孔形成的特定Y形TSV结构,能有效的缩短工艺流程,降低生产成本,减小结构应力,由碗状孔和直孔形成的特定Y形TSV结构也可以通过多步干法蚀刻得到;本发明一次光刻天然屏蔽了两次光刻所带来的光刻偏移偏差问题,提高了良率与电性能的稳定性;一次光刻提高了生产效率,缩短了工艺周期;碗状孔跟直孔组成的盲孔相比两步mask做出的TSV通孔对晶圆表面硅蚀刻较少产生的应力较少;再次,其一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比多步蚀刻形成的Y型孔有更大的深宽比,这样使晶圆制造时芯片尺寸更小,芯片封装尺寸会大大缩小;且此种一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比直孔TSV有更小的深宽比,降低了工艺难度,有利于实现产业化。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种晶圆级图像传感器,其特征在于:包括图像传感芯片(1)、透明盖板(2),此图像传感芯片(1)的上表面具有感光区(3),所述透明盖板(2)边缘和图像传感芯片(1)的上表面边缘之间具有支撑围堰(4)从而在透明盖板(2)和图像传感芯片(1)之间形成空腔(13),此支撑围堰(4)与图像传感芯片(1)之间通过胶水层(5)粘合,图像传感芯片(1)下表面的四周边缘区域分布有若干个盲孔(6),所述图像传感芯片(1)下表面和盲孔(6)侧表面具有钝化层(7),此盲孔(6)底部具有图像传感芯片(1)的引脚焊盘(8),所述钝化层(7)与图像传感芯片(1)相背的表面具有金属导电图形层(9),一防焊层(10)位于金属导电图形层(9)与钝化层(7)相背的表面,此防焊层(10)上开有若干个通孔(11),一焊球(12)通过所述通孔(11)与金属导电图形层(9)电连接,所述支撑围堰(4)由上下叠放的第一支撑围堰层(41)和第二支撑围堰层(42)组成,此第一支撑围堰层(41)与透明盖板(2)接触,此第二支撑围堰层(42)与图像传感芯片(1)接触,所述第二支撑围堰层(42)内侧面具有若干个连续排列的V形缺口(14),所述第二支撑围堰层(42)四个拐角处均设有弧形缺口(15),所述支撑围堰(4)与图像传感芯片(1)接触的表面均匀设有若干凹孔(16);
所述盲孔(6)由碗状孔(61)和位于碗状孔(61)底部的直孔(62)组成,所述盲孔(6)通过以下工艺获得,包括以下步骤:
步骤一、在所述图像传感芯片(1)下表面通过光刻显影的方式制作一作为掩膜层的光刻胶层;
步骤二、通过北微的DSE200C深硅蚀刻机第一次各向同性干法刻蚀形成碗状孔,第一次各向同性干法刻蚀工艺参数为:腔压90mTorr、SF6流量为800sccm、线圈功率3000W、射频偏置电压0W、刻蚀时间180s;
步骤三、通过北微的DSE200C深硅蚀刻机采用第一各向异性刻蚀和第二各向异性刻蚀交替进行,从而在碗状孔的底部向下形成直孔,第一各向异性刻蚀和第二各向异性刻蚀交替次数为45~55次,所述第一各向异性刻蚀工艺参数为:腔压20mTorr、C4F8流量为200sccm、线圈功率2000W、射频偏置电压0W、刻蚀时间2s,所述第二各向异性刻蚀工艺参数为:腔压35mTorr、SF6流量为350sccm、线圈功率2500W、射频偏置电压23W、刻蚀时间5.5s;
步骤四、采用丙酮去作为掩膜层的光刻胶层;
步骤五、第二次各向同性干法刻蚀去除前两次刻蚀产生的倒角,第一次各向同性干法刻蚀工艺参数为:腔压50mTorr、SF6流量为800sccm、O2流量为50sccm、线圈功率4000W、射频偏置电压50W、刻蚀时间120s;
步骤六、在碗状孔(61)和直孔(62)的侧表面形成所述钝化层(7);
步骤七、通过激光打孔露出位于底部的引脚焊盘(8),并通过金属导电图形层(9)实现引脚和引脚焊盘(8)之间的电接触连接。
2.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述盲孔(6)中碗状孔(61)的上开口为120~130μm,下开口为62~68μm,孔深为40~45微米。
3.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述盲孔(6)中直孔(62)的上开口为55~60μm,下开口为45~50μm,孔深为34~36微米。
4.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述支撑围堰(4)厚度为20~50微米。
5.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述支撑围堰(4)宽度为200~300微米,所述凹孔(16)的直径为5~10微米。
6.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述钝化层(7)工艺为旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合中的一种。
7.根据权利要求1所述的晶圆级图像传感器,其特征在于:所述防焊层(10)材料为苯并环丁烯、聚酰亚胺、感光型环氧树脂中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510512029.2A CN105304557B (zh) | 2015-08-20 | 2015-08-20 | 晶圆级图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510512029.2A CN105304557B (zh) | 2015-08-20 | 2015-08-20 | 晶圆级图像传感器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304557A true CN105304557A (zh) | 2016-02-03 |
CN105304557B CN105304557B (zh) | 2018-10-09 |
Family
ID=55201631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510512029.2A Active CN105304557B (zh) | 2015-08-20 | 2015-08-20 | 晶圆级图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105304557B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106960812A (zh) * | 2016-01-08 | 2017-07-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜孔刻蚀方法 |
CN110589756A (zh) * | 2019-08-02 | 2019-12-20 | 南方科技大学 | 曲面纳米结构的制备方法 |
CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
CN115360165A (zh) * | 2022-08-30 | 2022-11-18 | 上海华虹宏力半导体制造有限公司 | 半导体互连结构及其制造方法 |
CN115707325A (zh) * | 2021-08-13 | 2023-02-17 | 合肥本源量子计算科技有限责任公司 | 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140070348A1 (en) * | 2012-09-07 | 2014-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Sensor Module |
CN103956367A (zh) * | 2014-05-20 | 2014-07-30 | 苏州科阳光电科技有限公司 | 新型封装结构的半导体器件 |
-
2015
- 2015-08-20 CN CN201510512029.2A patent/CN105304557B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140070348A1 (en) * | 2012-09-07 | 2014-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Sensor Module |
CN103956367A (zh) * | 2014-05-20 | 2014-07-30 | 苏州科阳光电科技有限公司 | 新型封装结构的半导体器件 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106960812A (zh) * | 2016-01-08 | 2017-07-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜孔刻蚀方法 |
CN106960812B (zh) * | 2016-01-08 | 2020-07-17 | 北京北方华创微电子装备有限公司 | 斜孔刻蚀方法 |
CN110589756A (zh) * | 2019-08-02 | 2019-12-20 | 南方科技大学 | 曲面纳米结构的制备方法 |
CN110589756B (zh) * | 2019-08-02 | 2020-11-10 | 南方科技大学 | 曲面纳米结构的制备方法 |
CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
WO2021103110A1 (zh) * | 2019-11-28 | 2021-06-03 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
CN115707325A (zh) * | 2021-08-13 | 2023-02-17 | 合肥本源量子计算科技有限责任公司 | 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片 |
CN115707325B (zh) * | 2021-08-13 | 2024-07-16 | 本源量子计算科技(合肥)股份有限公司 | 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片 |
CN115360165A (zh) * | 2022-08-30 | 2022-11-18 | 上海华虹宏力半导体制造有限公司 | 半导体互连结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105304557B (zh) | 2018-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304557A (zh) | 晶圆级图像传感器 | |
CN101937894B (zh) | 具有贯通电极的半导体器件及其制造方法 | |
JP4472682B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージの製造方法 | |
US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
KR101547091B1 (ko) | 반도체 장치 | |
KR101420934B1 (ko) | Cmos 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
US20140191352A1 (en) | Wafer-level packaging method of bsi image sensors having different cutting processes | |
TWI382477B (zh) | 電子元件的晶圓級封裝及其製造方法 | |
CN104425452A (zh) | 电子元件封装体及其制造方法 | |
JP2007287906A (ja) | 電極と電極の製造方法、及びこの電極を備えた半導体装置 | |
US20060273444A1 (en) | Packaging chip and packaging method thereof | |
JP2006012889A (ja) | 半導体チップの製造方法および半導体装置の製造方法 | |
US20090224385A1 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
US20130277815A1 (en) | Method of forming a thin substrate chip scale package device and structure | |
TW201631715A (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
CN111081646B (zh) | 一种堆叠封装结构及其制造方法 | |
CN105355636A (zh) | 半导体图像传感器件的制造方法 | |
CN105405853A (zh) | 用于图像传感器件的制造工艺 | |
KR100874588B1 (ko) | 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 | |
EP2068361A1 (en) | Packaging substrate having chip embedded therein and manufacturing method thereof | |
CN104409369B (zh) | 封装组件制造方法 | |
US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
US11367676B2 (en) | Semiconductor device packages including redistribution layer and method for manufacturing the same | |
CN205081120U (zh) | Cmos图像传感器件 | |
CN112930589B (zh) | 衬底结构及其制造和封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou Patentee after: Suzhou Keyang Semiconductor Co., Ltd Address before: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou Patentee before: SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY CO., LTD. |
|
CP01 | Change in the name or title of a patent holder |