CN101937894B - 具有贯通电极的半导体器件及其制造方法 - Google Patents

具有贯通电极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101937894B
CN101937894B CN2010102147017A CN201010214701A CN101937894B CN 101937894 B CN101937894 B CN 101937894B CN 2010102147017 A CN2010102147017 A CN 2010102147017A CN 201010214701 A CN201010214701 A CN 201010214701A CN 101937894 B CN101937894 B CN 101937894B
Authority
CN
China
Prior art keywords
mentioned
electrode pad
dielectric film
interarea
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102147017A
Other languages
English (en)
Other versions
CN101937894A (zh
Inventor
早崎裕子
萩原健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101937894A publication Critical patent/CN101937894A/zh
Application granted granted Critical
Publication of CN101937894B publication Critical patent/CN101937894B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种具有贯通电极的半导体器件及其制造方法。该半导体器件包括：第一绝缘膜，形成在半导体基板的第一主面上；电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的至少一部分具有不存在上述导电膜的空区域；外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；以及贯通电极，形成在从上述半导体基板的上述第二主面侧开至上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接。在具有上述电极焊盘的上述空区域中存在上述第一绝缘膜，在上述空区域中存在的上述第一绝缘膜与上述电极焊盘在贯通电极侧的阶梯差为上述电极焊盘的厚度以下。

Description

具有贯通电极的半导体器件及其制造方法
相关申请的交叉引用
本申请基于2009年6月29日提交的日本专利申请第2009-154009号，要求享受其优先权，在本申请中引用该日本专利申请的全部内容。
技术领域
本发明涉及半导体器件及其制造方法，例如涉及使用了贯通电极的固体摄像装置。
背景技术
近年来，随着便携式电话机的小型化发展，对所搭载的摄像机模块的小型化的要求也随之提高。为了满足该要求，正在谋求贯通电极技术的应用、传感器芯片的高集成化。
例如，在摄像机模块中，使用贯通电极在摄像用半导体元件的背面侧进行重布线，并形成焊料球端子，从而能够使得与以往的使用引线接合的情况相比更小型化(例如，参照日本特开2006-32699号公报)。
在该情况下，优选的是与贯通电极连接的电极焊盘部分是平坦的。从形成摄像元件的半导体基板的第一主面侧观察的情况下，与贯通电极连接的电极焊盘为长方形或正方形的平膜(ベタ膜)。从半导体基板的第二主面侧至电极焊盘开出贯通孔，然后，在电极焊盘上以及贯通孔内形成贯通电极。
另一方面，随着传感器芯片的高集成化发展，以减少LSI的布线电阻为目的使用了铜(Cu)布线。Cu由于卤化物的蒸汽压低，难以进行干法蚀刻，因此不能使用像Al布线那样在整个面上形成金属模之后通过RIE(Reactive Ion Etching：反应性离子蚀刻)来加工为布线形状的工艺。因此，Cu布线的前提是埋入布线，需要以CMP(Chemical Mechanical Polishing：化学机械研磨)技术进行加工。但是，如果对像电极焊盘那样尺寸大的Cu图案进行CMP，则在Cu图案内研磨量上产生差异，会引起变形。
因此，在由Cu形成的电极焊盘上连接贯通电极的情况下，电极焊盘成为不存在Cu的空区域以一定间隔排列的图案。为了使贯通电极贯通至电极焊盘，要进行硅基板的蚀刻，然后对电极焊盘的背面侧的层间绝缘膜进行刻蚀。
为了在晶片面内整个区域中消除蚀刻量的差，并可靠地将孔开至电极焊盘，以比计算上的时间长的时间进行蚀刻(过蚀刻)。由于电极焊盘为具有如网状或棒状的空区域的图案，因此在电极焊盘之间的空区域上存在的氧化膜以需要以上的程度被蚀刻，导致在电极焊盘部分和氧化膜部分之间形成较大的阶梯差。
然后，为了形成贯通电极，在贯通孔内溅镀阻挡金属和晶种Cu，并通过电解镀形成Cu时，如果在电极焊盘部分和氧化膜部分之间有较大的阶梯差，则阻挡金属及晶种Cu不充分形成，而导致在镀了Cu时产生空隙。这样，如果在电极焊盘之间产生空隙，则有贯通电极的可靠度劣化的问题。
发明内容
基于第一方面的本发明的半导体器件，包括：第一绝缘膜，形成在半导体基板的第一主面上；电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的至少一部分具有不存在上述导电膜的空区域；外部连接端子，形成在与上述半导体基板的上述第一主面相对的第二主面上；以及贯通电极，形成在从上述半导体基板的上述第二主面侧开至上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接。在具有上述电极焊盘的上述空区域中存在上述第一绝缘膜，在上述空区域中存在的上述第一绝缘膜与上述电极焊盘的贯通电极侧的阶梯差为上述电极焊盘的厚度以下。
基于第二方面的本发明的摄像机模块，包括：第一绝缘膜，形成在半导体基板的第一主面上；电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的至少一部分具有不存在上述导电膜的空区域；外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；贯通电极，形成在从上述半导体基板的上述第二主面侧开至上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接；摄像元件，在上述半导体基板的上述第一主面形成；滤色器，与上述摄像元件对应地配置在上述摄像元件上；微透镜，配置在上述滤色器上；以及摄像透镜，配置在上述微透镜上。在上述电极焊盘所具有的上述空区域中存在上述第一绝缘膜，在上述空区域中存在的上述第一绝缘膜与上述电极焊盘的贯通电极侧的阶梯差为上述电极焊盘的厚度以下。
基于第三方面的本发明的半导体器件的制造方法，包括如下步骤：在半导体基板的第一主面上形成伪膜；在上述伪膜上及上述半导体基板上形成第一绝缘膜；在相对于上述半导体基板的第一主面垂直的方向上，在与上述伪膜对应的上述第一绝缘膜内形成槽图案；在形成于上述第一绝缘膜的上述槽图案内，形成电极焊盘；在上述第一绝缘膜上及上述电极焊盘上形成第二绝缘膜；从上述半导体基板的与上述第一主面相对的第二主面侧起对上述半导体基板及上述伪膜进行蚀刻，形成贯通孔；在上述贯通孔内形成第三绝缘膜；从上述第二主面侧起对上述贯通孔底部的上述第三绝缘膜及上述第一绝缘膜进行蚀刻，露出上述电极焊盘，并且使在上述电极焊盘之间存在的上述第一绝缘膜与上述电极焊盘的阶梯差成为上述电极焊盘的厚度以下；以及在上述电极焊盘的半导体基板侧的面上及上述贯通孔内，形成贯通电极。
基于第四方面的本发明的半导体基板的制造方法，包括如下步骤：在半导体基板的第一主面内形成第一绝缘膜；在上述第一绝缘膜上及上述半导体基板上形成第二绝缘膜；在相对于上述半导体基板的上述第一主面垂直的方向上，在与上述第一绝缘膜间对应的上述第二绝缘膜内形成槽图案；在上述第二绝缘膜内形成的上述槽图案内，形成电极焊盘；在上述第二绝缘膜上及上述电极焊盘上形成第三绝缘膜；从上述半导体基板的与上述第一主面相对的第二主面侧起对上述半导体基板进行蚀刻，形成贯通孔；在上述贯通孔内形成第四绝缘膜；从上述第二主面侧起对上述贯通孔底部的上述第四绝缘膜、上述第一绝缘膜以及上述第二绝缘膜进行蚀刻，露出上述电极焊盘，并且使在上述电极焊盘间存在的上述第二绝缘膜与上述电极焊盘的阶梯差为上述电极焊盘的厚度以下；以及在上述电极焊盘的半导体基板侧的面上及上述贯通孔内形成贯通电极。
附图说明
图1是表示本发明的实施方式的摄像机模块的结构的截面图。
图2是将第一实施方式的摄像机模块的贯通电极及其附近放大的截面图。
图3是第一实施方式的摄像机模块的电极焊盘的俯视图。
图4是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图5是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图6是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图7是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图8是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图9是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图10是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图11是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
图12是作为比较例的形成贯通孔时的电极焊盘的截面图。
图13是将本发明的第二实施方式的摄像机模块的贯通电极及其附近放大的截面图。
图14是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图15是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图16是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图17是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图18是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图19是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图20是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图21是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
图22是将本发明的第三实施方式的摄像机模块的贯通电极及其附近放大的截面图。
图23是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图24是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图25是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图26是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图27是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图28是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
图29是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
具体实施方式
以下，参照附图说明本发明的实施方式的半导体器件及其制造方法。这里，作为半导体器件举例固体摄像装置，例如摄像机模块。另外，本发明不限定于以下所述的实施方式，能够以不同的各种方式实现。
[第一实施方式]
首先，说明本发明的第一实施方式的摄像机模块。
图1是表示第一实施方式的摄像机模块的结构的截面图。在形成了摄像元件(未图示)的硅半导体基板(摄像元件芯片)10的第一主面上，经由粘接剂11形成有光透射性支承基板(透明基板)，例如玻璃基板12。在玻璃基板12上，经由粘接剂13配置有IR(红外线)截止滤光器14。进而，在IR截止滤光器14上，经由粘接剂15配置有包含摄像透镜16的透镜架17。
此外，在硅基板10的与第一主面相对的第二主面上，形成了外部连接端子(电极)例如焊料球18。在硅基板10及玻璃基板12的周围，配置有遮光兼电磁屏蔽19。该遮光兼电磁屏蔽19由粘接剂20与透镜架17粘接。通过这样的结构，形成摄像机模块100。
摄像机模块100经由焊料球18直接安装(COB：Chip On Board，板上芯片封装)在例如包含树脂或陶瓷的安装基板200上。
下面，详细说明在图1的硅半导体基板10上形成的贯通电极的截面构造。
图2是将在第一实施方式的摄像机模块的硅半导体基板上形成的贯通电极及其附近放大的截面图。摄像机模块具有形成了摄像元件21的摄像像素部、以及处理从该摄像像素部输出的信号的周边电路部。
摄像机模块的摄像像素部具有如下的结构。
在硅半导体基板10的第一主面，配置了元件分离绝缘膜(例如，STI(Shallow Trench Isolation：浅沟槽隔离)22A以及由元件分离绝缘膜22A分离的元件区域。在元件区域形成有包含光电二极管及晶体管的摄像元件21。
在形成了摄像元件21的第一主面上形成栅极绝缘膜(例如，硅氧化膜)23，在栅极绝缘膜23上形成有栅极电极24A。栅极电极24A由导电膜、例如多晶硅膜形成。
在栅极电极24A上及栅极绝缘膜23上形成有层间绝缘膜(例如，硅氧化膜)25。在层间绝缘膜25内形成有第一布线层(例如，Cu层)26A，在层间绝缘膜25上及第一布线层26A上形成有层间绝缘膜(例如，硅氧化膜)27。进而，在层间绝缘膜27中形成有第二布线层28A及第三布线层29A。
此外，在层间绝缘膜27上及第三布线层29A上形成有基底层30。在基底层30上与摄像元件21对应地分别配置有滤色器31。
在滤色器31上形成有外涂层32，在外涂层32上与摄像元件21(或滤色器31)对应地分别形成有微透镜33。进而，微透镜33上是空腔34，在该空腔34上形成有光透射性支承基板(透明基板)，例如玻璃基板12。
在摄像机模块的周边电路部形成有如下的贯通电极及电极焊盘。在硅半导体基板10的第一主面上形成有层间绝缘膜25，在层间绝缘膜25内形成有第一电极焊盘26B。第一电极焊盘26B由金属等导电材料、例如铜(Cu)形成，在该Cu图案内具有不存在Cu的空区域。详细地讲，如图3所示，从相对于硅基板10的第一主面垂直的方向观察时，即从上方观察时，在第一电极焊盘26B内以行列状隔开规定间隔而排列了多个空区域，在空区域配置有层间绝缘膜(硅氧化膜)25。该第一电极焊盘26B由与第一布线层26A相同的材料构成，并通过相同的工序形成。
此外，从硅基板10的第二主面至第一主面形成有将硅基板10贯通的贯通孔，并且贯通孔达到第一电极焊盘26B的表面。在贯通孔的侧面上及第二主面上形成有绝缘膜(例如，硅氧化膜)35。进而，在贯通孔的内面上及第二主面上，即第一电极焊盘26B的贯通孔侧的面上、第一电极焊盘26B之间的绝缘膜25的贯通孔侧的面上、以及绝缘膜35上，形成有构成贯通电极的阻挡金属36及Cu膜37。
此外，在贯通电极附近的硅基板10的第一主面上，形成有栅极绝缘膜(硅氧化膜)23，在栅极绝缘膜23上形成有作为伪膜的多晶硅膜24B。该多晶硅膜24B由与栅极电极24A相同的材料构成，并通过相同的工序形成。
在多晶硅膜24B上及栅极绝缘膜23上形成有层间绝缘膜(硅氧化膜)25。在层间绝缘膜25内形成有第一电极焊盘26B。该第一电极焊盘26B由与第一布线层26A相同的材料构成，并通过相同的工序形成。
多晶硅膜24B在相对于硅基板10的第一主面垂直的方向上，配置在与第一电极焊盘26B对应的位置，由与第一电极焊盘26B相同的图案或比第一电极焊盘26B小的图案构成。多晶硅膜24B由具有与硅基板10相同的蚀刻特性的膜构成，这里，多晶硅膜24B和硅基板10均包括具有硅的膜。进而，多晶硅膜24B具有相对于硅基板10蚀刻选择比小、相对于层间绝缘膜(硅氧化膜)25蚀刻选择比大的蚀刻特性。
此外，在Cu膜37上及第二主面的绝缘膜35上形成有保护膜，例如阻焊剂38。并且，在第二主面上，Cu膜37上的阻焊剂38的一部分被开口，在露出的Cu膜37上形成有外部连接端子，例如焊料球18。
根据如上所述的结构，由形成在贯通孔的阻挡金属36及Cu膜37构成的贯通电极将连接至外部的焊料球18与第一电极焊盘26B或周边电路、摄像元件21电连接。
另外，阻焊剂38例如包含酚类树脂或聚酰亚胺类树脂、胺类树脂等。焊料球18中例如使用Sn-Pb(共晶)或95Pb-Sn(高铅高熔点焊锡)，作为无Pb焊锡，使用Sn-Ag、Sn-Cu、Sn-Ag-Cu等。
此外，在第一电极焊盘26B上经由层间绝缘膜27形成有第二电极焊盘29B。该第二电极焊盘29B由与第三布线层29A相同的材料构成，并通过相同的工序形成。在第一电极焊盘26B与第二电极焊盘29B之间的层间绝缘膜27内，形成有将这些电极间电连接的接触栓39及第二布线层28B。例如，第二电极焊盘29B用于通过接触栓39及第二布线层28B来施加电压及读出信号等。特别是，在管芯分类测试时，测试用针与第二电极焊盘29B接触。
此外，在第二电极焊盘29B上形成有基底层30。在基底层30上形成有保护层40。在保护层40上形成有外涂层32。配置在第二电极焊盘29B上的这些基底层27、保护层40以及外涂层32被开口而形成了焊盘开口部41。
在外涂层32上及第二电极焊盘29B上经由粘接剂11形成有玻璃基板12。粘接剂11被构图，未配置在摄像元件21上(或微透镜30上)。
在第一实施方式中，与贯通电极连接的电极焊盘为具有网状或棒状等的空区域的图案，并在空区域内埋入了绝缘膜。多晶硅膜具有与具有空区域的电极焊盘相同的图案，并在相对于硅基板面垂直的方向上形成在相同的位置。
如图2所示，在形成了贯通电极的面上，由在电极焊盘26B间的空区域中存在的绝缘膜25和电极焊盘26B产生的阶梯差减小。因此，在该电极焊盘26B及绝缘膜25的贯通孔侧的面上形成贯通电极时，不产生空隙等，而能够形成阻挡金属36及Cu膜37。由此，能够提高在硅基板上形成的贯通电极的可靠性。
下面，说明第一实施方式的摄像机模块的贯通电极的制造方法。
图4～图11是表示第一实施方式的摄像机模块的贯通电极的制造方法的截面图。
如图4所示，在硅半导体基板10上例如通过热氧化法形成栅极氧化膜(例如，硅氧化膜)23。进而，在栅极绝缘膜23上例如通过减压CVD法(Low Pressure-Chemical Vapor Deposition：减压化学气相沉积法)使多晶硅膜成膜。并且，通过光刻法形成作为伪膜的多晶硅膜24B。然后，在多晶硅膜24B上及栅极绝缘膜23上形成层间绝缘膜(例如，硅氧化膜)25，用层间绝缘膜25填充多晶硅膜24B间。
这里，作为电极焊盘26B使用电阻率比铝(Al)低的Cu的情况下，为了防止变形并确保平坦性，而如图3所示，电极焊盘26B通过埋入布线法(镶嵌法)来形成，使其具有不存在Cu的区域(空区域)。另外，在本发明的实施方式中，表示了具有空区域的电极焊盘由Cu构成的情况，但用于电极焊盘的材料不限定于Cu，也可以适用使用了其他材料的情况。
如图5所示，将层间绝缘膜25进行蚀刻，并形成用于埋入Cu的槽布线图案。接着，为了提高Cu的紧密接合性，而在槽布线图案上在真空中通过溅射法形成阻挡金属，进而通过溅射法使用于形成Cu镀膜的晶种Cu连续地成膜。并且，在晶种Cu上通过镀埋入Cu，并通过CMP(ChemicalMechanical Polishing：化学机械研磨)去除成膜在层间绝缘膜25表面的Cu的剩余部分。由此，如图6所示，在层间绝缘膜25内形成电极焊盘26B。此时，在相对于硅基板10的第一主面垂直的方向上，电极焊盘26B和多晶硅膜24B配置在相互对应的位置上。电极焊盘26B以与多晶硅膜24B相同的图案或比多晶硅膜24B大的图案形成。另外，作为阻挡金属，使用钽(Ta)或钛(Ti)。
然后，如图6所示，在电极焊盘26B上及层间绝缘膜25上形成层间绝缘膜(例如，硅氧化膜)27。与形成该层间绝缘膜27一起，在层间绝缘膜27内形成接触栓39、第二布线层28B以及第二电极焊盘29B。并且，在层间绝缘膜27上及第二电极焊盘29B上形成基底层30、保护膜40以及外涂层32。接着，使形成在第二电极焊盘29B上的这些基底层27、保护膜40以及外涂层32开口，形成焊盘开口部41。
在其后的工序中，在硅半导体基板10上从第二主面侧起开出贯通孔，在第二主面上形成布线及外部连接端子。以下叙述这些工序。
首先，通过切边来加工硅基板10的端部。接着，在硅基板10上涂布粘接剂，进行曝光及显影来形成粘接剂11。并且，通过粘接剂11粘贴硅基板10和玻璃基板12，由此强化硅基板10。
然后，在玻璃基板12贴上保护带(未图示)。并且，从第二主面侧起磨削硅基板10，进而利用CMP将硅基板10研磨，从而使硅基板10变薄。然后，从玻璃基板12剥离保护带。通过以上的工序，使硅基板10的厚度成为100μm左右的薄度。由此，使硅基板10较薄，容易进行贯通孔的开口。
接着，在硅基板10的第二主面上涂布抗蚀剂，进行曝光及显影，从而形成用于形成贯通孔的抗蚀剂图案。并且，如图7所示，将硅基板10从第二主面侧起通过RIE法进行蚀刻，形成贯通孔42。此时，包含硅的硅基板10及多晶硅膜24B、与由氧化膜构成的栅极氧化膜23及层间绝缘膜25的蚀刻选择比(蚀刻率比)为100左右，在多晶硅膜24B及栅极氧化膜23被削除的时刻，硅的蚀刻停止。然后，通过光抗蚀剂去除(アツシング)和湿法蚀刻来去除抗蚀剂图案。
进而，如图8所示，在贯通孔42的内面上及第二主面上通过CVD法形成绝缘膜(例如，硅氧化膜)35。由此，在电极焊盘26B间的空区域中残留的硅氧化膜离电极焊盘面的厚度101变得比在电极焊盘26B下残留的硅氧化膜的厚度102厚。
然后，将贯通孔底部的硅氧化膜、即电极焊盘26B的贯通孔侧的硅氧化膜25、35通过RIE法进行蚀刻。在图9中表示蚀刻过程中的状态。在该时刻，电极焊盘26B间的硅氧化膜25比电极焊盘26B的贯通孔侧的面上残留得多。
这里，为了消减硅基板10的面内分布造成的硅氧化膜的蚀刻量的不均匀，进行硅氧化膜25的过蚀刻。通过该过蚀刻，如图10所示，在电极焊盘26B间的空区域中存在的硅氧化膜25后退至电极焊盘26B的厚度的范围内，即被蚀刻至电极焊盘26B的上表面(玻璃基板侧的面)与下表面(贯通孔侧的面)之间。另外，这里表示了电极焊盘26B间的硅氧化膜被蚀刻至电极焊盘26B的上表面与下表面之间的例子，但该硅氧化膜也可以位于与电极焊盘26B的上表面相同的位置上，也可以位于比电极焊盘26B的下表面更靠贯通孔侧的位置。由此，能够使在电极焊盘26B间的空区域中存在的层间绝缘膜(硅氧化膜)25与电极焊盘26B的阶梯差成为电极焊盘26B的厚度以下。
如上所述，在进行贯通孔42底部的硅氧化膜的蚀刻时，使电极焊盘26B间的硅氧化膜稍厚地残留，从而如图12所示，能够防止在电极焊盘26B间的空区域中存在的硅氧化膜向玻璃基板侧较深地蚀刻。由此，如图10所示，能够降低在电极焊盘26B间的空区域中存在的硅氧化膜与电极焊盘26B的阶梯差。
然后，如图11所示，在电极焊盘26B的硅基板侧的面上、贯通孔的内面上以及第二主面上通过溅射法形成阻挡金属36。接着，通过光刻法形成镀Cu用的抗蚀剂图案。并且，在阻挡金属36上形成晶种Cu，进而进行镀Cu，在阻挡金属36上形成Cu膜。由此，能够确保贯通孔底部的平坦性。
这样，通过使电极焊盘26B与硅氧化膜25之间的阶梯差减少，阻挡金属36及晶种Cu的基于溅射法的成膜变得容易。由此，在其后的镀Cu工序中，能够不产生间隙地形成Cu膜37。
接着，在硅基板10的第二主面上涂布阻焊剂38，进行曝光及显影，进而通过进行热处理来加固阻焊剂38，从而进行树脂密封。进而，使Cu膜37上的阻焊剂38的一部分开口，在所露出的Cu膜37上形成外部连接端子，例如焊料球18。
通过以上的制造工序，在硅基板10上形成贯通电极。通过该贯通电极，电极焊盘26B与焊料球18之间被电连接。
然后，通过切割，从晶片按每个硅半导体基板(摄像元件芯片)10切断，在模块封装中调节焦点并将透镜架17装载在芯片10上。进而，用屏蔽19固定芯片10的下表面和模块外形。并且进行所制造的摄像机模块的图像试验，完成摄像机模块。
在第一实施方式中，即使是具备具有未形成图案的空区域的电极焊盘的结构，也不会在连接至电极焊盘的贯通电极上产生空隙，而能够形成可靠性高的贯通电极。由此，能够形成以摄像元件芯片本身的大小实现的摄像机模块(半导体封装)，能够提供更微细化的晶片水平的摄像机模块。
此外，通过使用具有空区域的电极焊盘，在电阻率低的Cu布线上也能够进行用于防止变形并确保平坦性的金属埋入布线，能够应对更微细化的半导体器件的制造工序。本发明的实施方式在具有空区域的电极焊盘上连接贯通电极的情况下有用，并且不限定于布线材料。由此，能够形成不依赖于连接目标的焊盘材料及结构、具有所希望的电特性的贯通电极。
[第二实施方式]
下面，说明本发明的第二实施方式的摄像机模块。
图13是将在第二实施方式的摄像机模块的硅半导体基板上形成的贯通电极及其附近放大的截面图。
在该第二实施方式中，在形成贯通电极的电极焊盘26B下的硅半导体基板10内形成元件分离绝缘膜(STI)22B。STI 22B在相对于硅基板10的第一主面垂直的方向上，配置在与电极焊盘26B间的空区域对应的位置。STI 22B以与电极焊盘26B间的空区域相同的图案或比空区域大的图案形成。
通过在空区域下的硅基板10内形成STI 22B，在进行贯通孔的蚀刻时硅基板10被蚀刻的时刻，空区域的层间绝缘膜(硅氧化膜)25的厚度比电极焊盘26B下的层间绝缘膜(硅氧化膜)25的厚度厚地残留。由此，在进行贯通孔的蚀刻时，能够防止空区域的硅氧化膜超过电极焊盘26B而被较深地蚀刻，并能够降低电极焊盘26B与空区域的硅氧化膜的阶梯差。
因此，在形成了贯通电极之后，如图13所示，在贯通电极附近的电极焊盘26B间的空区域下的硅基板10内配置有STI 22B。另外，在该实施方式中，在第一电极焊盘26B下未形成多晶硅膜24B。其他结构与第一实施方式相同。
在具有上述结构的第二实施方式的摄像机模块中，与第一实施方式同样，连接至电极焊盘的贯通电极上不产生空隙，而能够形成可靠性高的贯通电极。
下面，说明第二实施方式的摄像机模块的贯通电极的制造方法。图14～图21是表示第二实施方式的摄像机模块的贯通电极的制造方法的截面图。
如图14所示，在硅半导体基板10内形成STI(例如，硅氧化膜)22B。详细地讲，在硅基板10形成浅槽，接着，在硅基板10上堆积硅氧化膜。并且，将硅基板10上的多余的硅氧化膜通过CMP研磨，而在浅槽内形成STI 22B。
然后，在STI 22B上及硅基板10上形成层间绝缘膜(例如，硅氧化膜)25。
接着，与第一实施方式同样，通过埋入布线法形成具有空区域的电极焊盘26B。另外，在第二实施方式中也表示了具有空区域的电极焊盘包含Cu的情况，但用于电极焊盘的材料不限定于Cu，也能够适用利用了其他材料的情况。
如图15所示，将层间绝缘膜25进行蚀刻，形成用于埋入Cu的槽布线图案。接着，为了提高Cu的紧密接合性，在槽布线图案上，在真空中通过溅射法形成阻挡金属，进而通过溅射法使用于形成Cu镀膜的晶种Cu连续地成膜。并且，在晶种Cu上通过镀埋入Cu，通过CMP去除在层间绝缘膜25表面成膜的Cu的剩余部分。由此，如图16所示，在层间绝缘膜25内形成电极焊盘26B。此时，在相对于硅基板10的第一主面垂直的方向上，电极焊盘26之间的空区域和STI 22B配置在相互对应的位置。电极焊盘26B间的空区域以与STI 22B相同的图案或比STI 22B小的图案形成。
然后，从在电极焊盘26B上及层间绝缘膜25上形成层间绝缘膜(例如硅氧化膜)27的工序至形成焊盘开口部41的工序，与第一实施方式相同。
在其后的工序中，在硅半导体基板10上从第二主面侧起开出贯通孔，在第二主面上形成布线及外部连接端子。以下，叙述这些工序。
首先，为了使贯通孔的开口容易，而使硅基板10变薄的工序与第一实施方式相同。
接着，在硅基板10的第二主面上涂布抗蚀剂，并进行曝光及显影，从而形成用于形成贯通孔的抗蚀剂图案。并且，如图17所示，将硅基板10通过RIE法从第二主面侧起进行蚀刻，形成贯通孔42。此时，包含硅的硅基板10与包括氧化膜的STI 22B及层间绝缘膜25的蚀刻选择比(蚀刻率比)为100左右，在硅基板10被削除的时刻，硅的蚀刻停止。然后，通过光抗蚀剂去除和湿法蚀刻来去除抗蚀剂图案。
进而，如图18所示，在贯通孔42的内面上及第二主面上通过CVD法形成绝缘膜(例如，硅氧化膜)35。由此，在电极焊盘26B间的空区域中残留的硅氧化膜离电极焊盘面的厚度201变得比在电极焊盘26B下残留的硅氧化膜的厚度202厚。
然后，将贯通孔底部的硅氧化膜、即电极焊盘26B的贯通孔侧的硅氧化膜25、35通过RIE法进行蚀刻。在图19中表示蚀刻过程中的状态。在该时刻，电极焊盘26B间的硅氧化膜25比电极焊盘26B的贯通孔侧的面上残留得多。
这里，为了消减硅基板10的面内分布造成的硅氧化膜的蚀刻量的不均匀，进行硅氧化膜25的过蚀刻。通过该过蚀刻，如图20所示，在电极焊盘26B间的空区域中存在的硅氧化膜25后退至电极焊盘26B的厚度的范围内，即被蚀刻至电极焊盘26B的上表面(玻璃基板侧的面)与下表面(贯通孔侧的面)之间。另外，这里示出了电极焊盘26B间的硅氧化膜被蚀刻至电极焊盘26B的上表面与下表面之间的例子，但该硅氧化膜可以位于与电极焊盘26B的上表面相同的位置，也可以位于比电极焊盘26B的下表面更靠贯通孔侧的位置。由此，能够使在电极焊盘26B间的空区域中存在的层间绝缘膜(硅氧化膜)25和电极焊盘26B的阶梯差成为电极焊盘26B的厚度以下。
如上所述，在进行贯通孔42底部的硅氧化膜的蚀刻时，通过使电极焊盘26B间的硅氧化膜稍厚地残留，能够防止在电极焊盘26B间的空区域中存在的硅氧化膜向玻璃基板侧较深地蚀刻。由此，如图20所示，能够降低在电极焊盘26B间的空区域中存在的硅氧化膜和电极焊盘26B的阶梯差。
然后，如图21所示，在电极焊盘26B的硅基板侧的面上、贯通孔的内面上以及第二主面上形成阻挡金属36。进而，在阻挡金属36上形成Cu膜37。由此，能够确保贯通孔底部的平坦性。
这样，通过减少电极焊盘26B与硅氧化膜25间的阶梯差，使阻挡金属36及晶种Cu的基于溅射法的成膜变得容易。由此，在其后的镀Cu工序中，能够不产生空隙地形成Cu膜。
然后，从阻焊剂38的形成工序到图13所示的摄像机模块的完成的工序与第一实施方式相同。
在第二实施方式中，即使是具备了具有未形成图案的空区域的电极焊盘的结构，也能够在连接至电极焊盘的贯通电极上不产生空隙而形成可靠性高的贯通电极。
如以上说明，根据第二实施方式，通过在电极焊盘26B间的空区域的正下方的硅基板10内形成STI 22B，能够在贯通孔的蚀刻中降低在空区域中存在的硅氧化膜与电极焊盘26B的阶梯差。由此，能够形成可靠性高的贯通电极。其他的效果与第一实施方式相同。
[第三实施方式]
下面，说明本发明的第三实施方式的摄像机模块。
图22是将在第三实施方式的摄像机模块的硅半导体基板上形成的贯通电极及其附近进行放大的截面图。
在该第三实施方式中，在电极焊盘26B下的硅基板10上形成作为伪膜的导电膜，例如多晶硅膜24B，并且在电极焊盘26B间的空区域下的硅基板10内形成STI 22B。
多晶硅膜24B在相对于硅基板10的第一主面垂直的方向上，配置在与电极焊盘26B对应的位置。多晶硅膜24B以与电极焊盘26B相同的图案或比电极焊盘26B小的图案形成。
STI 22B在相对于硅基板10的第一主面垂直的方向上，配置在与电极焊盘26B间的空区域对应的位置。STI 22B以与电极焊盘26B间的空区域相同的图案或比空区域大的图案形成。
在电极焊盘26B下的硅基板10上形成多晶硅膜24B，在空区域下的硅基板10内形成STI 22B，从而使得在进行贯通孔的蚀刻时硅基板10及多晶硅膜24B被蚀刻的时刻，空区域的层间绝缘膜(硅氧化膜)25及STI(硅氧化膜)22B的厚度比电极焊盘26B下的层间绝缘膜(硅氧化膜)25的厚度厚地残留。由此，在进行贯通孔的蚀刻时，能够防止空区域的硅氧化膜超过电极焊盘26B而较深地蚀刻，并能够降低电极焊盘26B与空区域的硅氧化膜的阶梯差。
因此，在形成了贯通电极之后，如图22所示，在贯通电极附近的电极焊盘26B下的硅基板10上配置有多晶硅膜24B，在电极焊盘26B间的空区域下的硅基板10内配置有STI 22B。其他结构与第一实施方式相同。
在具有上述结构的第三实施方式的摄像机模块中，与第一、第二实施方式同样，在连接至电极焊盘的贯通电极上不产生空隙就能够形成可靠性高的贯通电极。进而，在第三实施方式中，由于形成有多晶硅膜24B和STI22B两者，因此比第一、第二实施方式更能降低电极焊盘26B与空区域的硅氧化膜的阶梯差，能够形成可靠性高的贯通电极。其他效果与第一实施方式相同。
下面，说明第三实施方式的摄像机模块的贯通电极的制造方法。图23～图29是表示第三实施方式的摄像机模块的贯通电极的制造方法的截面图。
如图23所示，在硅半导体基板10内形成STI(例如，硅氧化膜)22B。接着，在硅基板10上例如通过热氧化法形成栅极氧化膜23。进而，在栅极绝缘膜23上通过光刻法形成作为伪膜的多晶硅膜24B。
然后，在多晶硅膜24B上及栅极绝缘膜23上形成层间绝缘膜(例如，硅氧化膜)25。
接着，与第一实施方式同样，通过埋入布线法形成具有空区域的电极焊盘26B。如图24所示，在层间绝缘膜25内形成电极焊盘26B。另外，在第三实施方式中也表示了具有空区域的电极焊盘包含Cu的情况，但用于电极焊盘的材料不限定于Cu，也能够适用利用了其他材料的情况。
这里，在相对于硅基板10的第一主面垂直的方向上，电极焊盘26B与多晶硅膜24B配置在相互对应的位置上。电极焊盘26B以与多晶硅膜24B相同的图案或比多晶硅膜24B大的图案形成。进而，在相对于硅基板10的第一主面垂直的方向上，电极焊盘26B间的空区域与STI 22B配置在相互对应的位置上。电极焊盘26B间的空区域以与STI 22B相同的图案或比STI 22B小的图案形成。
然后，从在电极焊盘26B上及层间绝缘膜25上形成层间绝缘膜(例如，硅氧化膜)27的工序到形成焊盘开口部41的工序，与第一实施方式相同。
在其后的工序中，在硅半导体基板10上从第二主面侧起开出贯通孔，在第二主面上形成布线及外部连接端子。以下，叙述这些工序。
首先，为了使贯通孔的开口变得容易，使硅基板10变薄的工序与第一实施方式相同。
接着，在硅基板10的第二主面上涂布抗蚀剂，并进行曝光及显影，从而形成用于形成贯通孔的抗蚀剂图案。并且，如图25所示，将硅基板10从第二主面侧起通过RIE法进行蚀刻，形成贯通孔42。此时，包含硅的硅基板10及多晶硅膜24B与包括氧化膜的STI 22B及层间绝缘膜25的蚀刻选择比(蚀刻率比)为100左右，在硅基板10及多晶硅膜24B被削除的时刻，硅的蚀刻停止。然后，通过光抗蚀剂去除和湿法蚀刻来去除抗蚀剂图案。
进而，如图26所示，在贯通孔42的内面上及第二主面上通过CVD法形成绝缘膜(例如，硅氧化膜)35。由此，在电极焊盘26B间的空区域中残留的硅氧化膜离电极焊盘面的厚度301变得比在电极焊盘26B下残留的硅氧化膜的厚度302厚。
然后，将贯通孔底部的硅氧化膜、即电极焊盘26B的贯通孔侧的硅氧化膜23、35通过RIE法进行蚀刻。在图27中表示蚀刻过程中的状态。在该时刻，电极焊盘26B间的硅氧化膜25比电极焊盘26B的贯通孔侧的面上的残留得多。
这里，为了消减硅基板10的面内分布的硅氧化膜的蚀刻量的不均匀，进行硅氧化膜25的过蚀刻。通过该过蚀刻，如图28所示，在电极焊盘26B间的空区域中存在的硅氧化膜25后退至电极焊盘26B的厚度的范围内，即被蚀刻至电极焊盘26B的上表面(玻璃基板侧的面)与下表面(贯通孔侧的面)之间。另外，这里表示了电极焊盘26B间的硅氧化膜被蚀刻至电极焊盘26B的上表面与下表面之间的例子，但该硅氧化膜可以位于与电极焊盘26B的上表面相同的位置，也可以位于比电极焊盘26B的下表面更靠贯通孔侧的位置。由此，使在电极焊盘26B间的空区域中存在的层间绝缘膜(硅氧化膜)25与电极焊盘26B的阶梯差成为电极焊盘26B的厚度以下。
如上所述，通过在进行贯通孔42底部的硅氧化膜的蚀刻时将电极焊盘26B间的硅氧化膜稍厚地残留，能够防止在电极焊盘26B间的空区域中存在的硅氧化膜向玻璃基板侧较深地蚀刻。由此，如图28所示，能够降低在电极焊盘26B间的空区域中存在的硅氧化膜与电极焊盘26B的阶梯差。
然后，如图29所示，在电极焊盘26B的硅基板侧的面上、贯通孔的内面上以及第二主面上形成阻挡金属36。进而，在阻挡金属36上形成Cu膜37。由此，能够确保贯通孔底部的平坦性。
这样，通过减少电极焊盘26B与硅氧化膜25间的阶梯差，阻挡金属36及晶种Cu的基于溅射法的成膜变得容易。由此，在其后的镀Cu工序中，能够不产生空隙地形成Cu膜37。
然后，从阻焊剂38的形成工序到图22所示的摄像机模块的完成的工序，与第一实施方式相同。
在第三实施方式中，即使是具备了具有未形成图案的空区域的电极焊盘的结构，也在连接至电极焊盘的贯通电极上不产生空隙就能够形成可靠性高的贯通电极。进而，第三实施方式能够使硅氧化膜的厚度最佳化，以使在空区域中存在的硅氧化膜与电极焊盘26B的阶梯差成为最小限度。由此，第三实施方式比第一、第二实施方式更能降低在电极焊盘26B间的空区域中存在的硅氧化膜与电极焊盘26B的阶梯差。
如以上说明，根据第三实施方式，在电极焊盘26B的正下方的绝缘膜内形成多晶硅膜24B，在空区域的正下方的硅基板10内形成STI 22B，由此在贯通孔的蚀刻中使硅氧化膜的厚度最佳化，以使在空区域中存在的硅氧化膜与电极焊盘26B的阶梯差成为最小限度。由此，能够形成可靠性高的贯通电极。其他效果与第一实施方式相同。
另外，如上所示，在各实施方式中表示了多晶硅膜24B以与电极焊盘26B相同的图案形成的例子，但不限定于此，多晶硅膜24B也可以以比电极焊盘26B小的图案形成。此外，表示了STI 22B以与电极焊盘26B间的空区域相同的图案形成的例子，但不限定于此，STI 22B也可以以比电极焊盘26B间的空区域大的图案形成。
根据本发明的实施方式，可提供能够在具有贯通电极的半导体器件中提高贯通电极的可靠性的摄像机模块、半导体器件及其制造方法。
此外，上述各实施方式不仅能够单独地实施，而且也可以适当地组合来实施。进而，在上述的各实施方式中包含各种阶段的发明，通过在各实施方式中记载的多个构成要件的适当的组合，能够提取各种阶段的发明。
本发明的其他优点及变形对于本领域技术人员来说是显而易见的。因此，本发明在广义上并不限于如上所述的特定细节和代表性的实施方式。因此，在不脱离由所附上的权利要求及其等效物限定的本发明精神或范围内可进行各种变更。

Claims (17)

1.一种半导体器件，包括：
第一绝缘膜，形成在半导体基板的第一主面上；
电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的图案具有不存在上述导电膜的空区域；
外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；以及
贯通电极，形成在从上述半导体基板的上述第二主面侧开孔并到达上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接；
在上述电极焊盘所具有的上述空区域中存在上述第一绝缘膜，存在于上述空区域中的上述第一绝缘膜与上述电极焊盘在贯通电极侧的阶梯差为上述电极焊盘的厚度以下。
2.如权利要求1所述的半导体器件，其中，
还包括伪膜，该伪膜形成在上述半导体基板与上述电极焊盘之间的上述第一绝缘膜内，在相对于上述半导体基板的上述第一主面垂直的方向上，上述伪膜配置在与上述电极焊盘对应的位置。
3.如权利要求2所述的半导体器件，其中，
从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述伪膜具有与上述电极焊盘相同的图案或比上述电极焊盘小的图案。
4.如权利要求2所述的半导体器件，其中，
上述伪膜与上述半导体基板相比，蚀刻选择比小，与上述第一绝缘膜相比，蚀刻选择比大。
5.如权利要求1所述的半导体器件，其中，还包括：
摄像元件，形成于上述半导体基板的上述第一主面；
滤色器；与上述摄像元件对应地配置在上述摄像元件上；以及
微透镜，配置在上述滤色器上。
6.如权利要求1所述的半导体器件，其中，
还包括第二绝缘膜，该第二绝缘膜在相对于上述半导体基板的第一主面垂直的方向上，形成在与上述电极焊盘所具有的上述空区域对应的上述半导体基板内。
7.如权利要求6所述的半导体器件，其中，
在从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述第二绝缘膜具有与上述空区域相同的图案或比上述空区域大的图案。
8.如权利要求6所述的半导体器件，其中，
上述第二绝缘膜与上述半导体基板相比，蚀刻选择比大，与上述第一绝缘膜相比，蚀刻选择比小。
9.一种摄像机模块，包括：
第一绝缘膜，形成在半导体基板的第一主面上；
电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的图案具有不存在上述导电膜的空区域；
外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；
贯通电极，形成在从上述半导体基板的上述第二主面侧开孔并到达上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接；
摄像元件，形成于上述半导体基板的上述第一主面；
滤色器，与上述摄像元件对应地配置在上述摄像元件上；
微透镜，配置在上述滤色器上；以及
摄像透镜，配置在上述微透镜上；
在上述电极焊盘所具有的上述空区域中存在上述第一绝缘膜，存在于
在上述电极焊盘所具有的上述空区域中存在上述第一绝缘膜，存在于上述空区域中的上述第一绝缘膜与上述电极焊盘在贯通电极侧的阶梯差为上述电极焊盘的厚度以下。
10.如权利要求9所述的摄像机模块，其中，
还包括伪膜，该伪膜形成在上述半导体基板与上述电极焊盘之间的上述第一绝缘膜内，在相对于上述半导体基板的上述第一主面垂直的方向上，上述伪膜配置在与上述电极焊盘对应的位置。
11.如权利要求10所述的摄像机模块，其中，
从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述伪膜具有与上述电极焊盘相同的图案。
12.如权利要求9所述的摄像机模块，其中，
还包括第二绝缘膜，该第二绝缘膜在相对于上述半导体基板的第一主面垂直的方向上，形成在与上述电极焊盘所具有的上述空区域对应的上述半导体基板内。
13.如权利要求12所述的摄像机模块，其中，
在从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述第二绝缘膜具有与上述空区域相同的图案。
14.一种半导体器件的制造方法，包括如下步骤：
在半导体基板的第一主面上形成伪膜；
在上述伪膜上及上述半导体基板上形成第一绝缘膜；
在相对于上述半导体基板的第一主面垂直的方向上，在与上述伪膜对应的上述第一绝缘膜内，形成槽图案；
在形成于上述第一绝缘膜的上述槽图案内，形成电极焊盘；
在上述第一绝缘膜上及上述电极焊盘上形成第二绝缘膜；
从上述半导体基板的与上述第一主面相对的第二主面侧，对上述半导体基板及上述伪膜进行蚀刻，形成贯通孔；
在上述贯通孔内形成第三绝缘膜；
从上述第二主面侧，对上述贯通孔底部的上述第三绝缘膜及上述第一绝缘膜进行蚀刻，露出上述电极焊盘，并且使存在于上述电极焊盘间的上述第一绝缘膜与上述电极焊盘的阶梯差成为上述电极焊盘的厚度以下；以及
在上述电极焊盘的半导体基板侧的面上及上述贯通孔内，形成贯通电极。
15.如权利要求14所述的半导体器件的制造方法，其中，
从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述伪膜具有与上述电极焊盘相同的图案。
16.一种半导体器件的制造方法，包括如下步骤：
在半导体基板的第一主面内形成第一绝缘膜；
在上述第一绝缘膜上及上述半导体基板上形成第二绝缘膜；
在相对于上述半导体基板的上述第一主面垂直的方向上，在与上述第一绝缘膜间对应的上述第二绝缘膜内，形成槽图案；
在上述第二绝缘膜内形成的上述槽图案内，形成电极焊盘；
在上述第二绝缘膜上及上述电极焊盘上形成第三绝缘膜；
从上述半导体基板的与上述第一主面相对的第二主面侧，对上述半导体基板进行蚀刻，形成贯通孔；
在上述贯通孔内形成第四绝缘膜；
从上述第二主面侧，对上述贯通孔底部的上述第四绝缘膜、上述第一绝缘膜及上述第二绝缘膜进行蚀刻，露出上述电极焊盘，并且使存在于上述电极焊盘间的上述第二绝缘膜与上述电极焊盘的阶梯差成为上述电极焊盘的厚度以下；以及
在上述电极焊盘的半导体基板侧的面上及上述贯通孔内，形成贯通电极。
17.如权利要求16所述的半导体器件的制造方法，其中，
从相对于上述半导体基板的上述第一主面垂直的方向观察时，上述第一绝缘膜具有与上述电极焊盘间的不存在上述电极焊盘的空区域相同的图案。
CN2010102147017A 2009-06-29 2010-06-24 具有贯通电极的半导体器件及其制造方法 Expired - Fee Related CN101937894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP154009/2009 2009-06-29
JP2009154009A JP2011009645A (ja) 2009-06-29 2009-06-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101937894A CN101937894A (zh) 2011-01-05
CN101937894B true CN101937894B (zh) 2012-11-28

Family

ID=43379753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102147017A Expired - Fee Related CN101937894B (zh) 2009-06-29 2010-06-24 具有贯通电极的半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8541820B2 (zh)
JP (1) JP2011009645A (zh)
CN (1) CN101937894B (zh)
TW (1) TWI408790B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP5802515B2 (ja) * 2011-10-19 2015-10-28 株式会社東芝 半導体装置及びその製造方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
US9257392B2 (en) * 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
KR101952119B1 (ko) 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
JP5917321B2 (ja) 2012-07-12 2016-05-11 株式会社東芝 半導体装置及びその製造方法
JP6070120B2 (ja) * 2012-11-30 2017-02-01 富士通株式会社 配線基板及びその設計方法
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
EP2772939B1 (en) 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US8877605B1 (en) * 2013-04-11 2014-11-04 Eastman Kodak Company Silicon substrate fabrication
US20140306301A1 (en) * 2013-04-11 2014-10-16 Yonglin Xie Silicon substrate mems device
FR3014242A1 (fr) * 2013-11-29 2015-06-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant une puce de circuits integres et une plaque optique empilees
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN104465564B (zh) * 2014-01-06 2017-09-15 昆山西钛微电子科技有限公司 晶圆级芯片tsv封装结构及其封装方法
EP2899760B1 (en) * 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
WO2016013978A1 (en) * 2014-07-23 2016-01-28 Heptagon Micro Optics Pte. Ltd. Light emitter and light detector modules including vertical alignment features
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP2017050340A (ja) * 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
JP6743035B2 (ja) * 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
JP6713481B2 (ja) * 2015-10-28 2020-06-24 オリンパス株式会社 半導体装置
US10777598B2 (en) 2016-03-24 2020-09-15 Sony Corporation Image pickup device and electronic apparatus
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6982977B2 (ja) 2017-04-24 2021-12-17 キヤノン株式会社 固体撮像装置の製造方法
WO2019097949A1 (ja) * 2017-11-14 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体の製造方法、並びに撮像装置
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
CN114126859B (zh) * 2019-07-25 2023-10-20 Ａｇｃ株式会社 层叠构件
KR20220037437A (ko) * 2019-07-25 2022-03-24 에이지씨 가부시키가이샤 적층 부재
KR102695369B1 (ko) * 2019-09-04 2024-08-16 삼성전자주식회사 반도체 소자
CN112599532A (zh) 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
US20240021498A1 (en) * 2020-12-09 2024-01-18 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device
CN118043965A (zh) 2021-10-08 2024-05-14 索尼半导体解决方案公司 半导体装置
CN113823613B (zh) * 2021-11-24 2022-02-15 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547778A (zh) * 2001-08-24 2004-11-17 Ф�ء�����˹��˾ 用于形成触点的方法及封装的集成电路组件
CN1728370A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 制备集成电路芯片的方法及所形成的晶片和芯片
CN101055867A (zh) * 2006-04-10 2007-10-17 株式会社东芝 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4373866B2 (ja) 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7964926B2 (en) * 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
US7227236B1 (en) * 2005-04-26 2007-06-05 Amkor Technology, Inc. Image sensor package and its manufacturing method
JP2007036060A (ja) 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4536629B2 (ja) 2005-09-21 2010-09-01 新光電気工業株式会社 半導体チップの製造方法
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
US7755120B2 (en) * 2007-01-22 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
JP2008277512A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び光電変換素子アレイ
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
KR101164956B1 (ko) * 2008-02-28 2012-07-12 에스케이하이닉스 주식회사 반도체 소자
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547778A (zh) * 2001-08-24 2004-11-17 Ф�ء�����˹��˾ 用于形成触点的方法及封装的集成电路组件
CN1728370A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 制备集成电路芯片的方法及所形成的晶片和芯片
CN101055867A (zh) * 2006-04-10 2007-10-17 株式会社东芝 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI408790B (zh) 2013-09-11
JP2011009645A (ja) 2011-01-13
US8541820B2 (en) 2013-09-24
TW201117346A (en) 2011-05-16
CN101937894A (zh) 2011-01-05
US20100327383A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
US7271466B2 (en) Semiconductor device with sidewall wiring
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP4139803B2 (ja) 半導体装置の製造方法
EP1564810B1 (en) Semiconductor device and manufacturing method thereof
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US7241679B2 (en) Method of manufacturing semiconductor device
CN101930986B (zh) 半导体器件、摄像机模块及半导体器件的制造方法
KR100646722B1 (ko) 반도체 장치 및 그 제조 방법
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
US8232202B2 (en) Image sensor package and fabrication method thereof
WO2013103136A1 (ja) 半導体装置およびその製造方法
JP2005235859A (ja) 半導体装置及びその製造方法
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
CN102473640A (zh) 半导体装置及其制造方法
US7511320B2 (en) Semiconductor device and manufacturing method of the same
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
US10950525B2 (en) Fabrication method of packaging structure
JP4845986B2 (ja) 半導体装置
KR20170129554A (ko) 초박형 이미지 센서-경통 일체형 카메라 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128