JP5917321B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5917321B2
JP5917321B2 JP2012156561A JP2012156561A JP5917321B2 JP 5917321 B2 JP5917321 B2 JP 5917321B2 JP 2012156561 A JP2012156561 A JP 2012156561A JP 2012156561 A JP2012156561 A JP 2012156561A JP 5917321 B2 JP5917321 B2 JP 5917321B2
Authority
JP
Japan
Prior art keywords
film
insulating film
opening
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012156561A
Other languages
English (en)
Other versions
JP2014022396A (ja
Inventor
辺 慎 也 渡
辺 慎 也 渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012156561A priority Critical patent/JP5917321B2/ja
Priority to US13/757,178 priority patent/US8921224B2/en
Publication of JP2014022396A publication Critical patent/JP2014022396A/ja
Application granted granted Critical
Publication of JP5917321B2 publication Critical patent/JP5917321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
近年、半導体装置においては、半導体装置上に設けられた回路の集積度を高めるために、シリコン貫通電極（Through Silicon Via、ＴＳＶ）が用いられている。このＴＳＶは、様々な素子が設けられた半導体基板を垂直に貫通する電極であり、例えば積層された複数の半導体基板を短い距離で接続することができることから、接続配線による遅延を減少させる方法としても知られている。
特開２００８−２１０９５２号公報 特開２００４−１５２９６７号公報 特開２００６−２１０４８５号公報
本発明は、貫通電極におけるショートによる半導体装置の不良を避けることができ、歩留まりを向上させることができる半導体装置及びその製造方法を提供するものである。
本発明の実施形態によれば、 シリコンを含む半導体基板の第１の面に、前記第１の面の上方から見て環状の形状を持つ環状絶縁膜を形成し、前記第１の面と前記環状絶縁膜との上に、第１の絶縁膜とシリコン膜と第１の金属膜とを順次積層し、前記第１の金属膜をストッパーとして用いて、前記第１の面の反対側にある前記半導体基板の第２の面から、前記半導体基板と前記第１の絶縁膜と前記シリコン膜とを貫き、且つ、前記環状絶縁膜の環内を通過し、前記第１の金属膜の表面に達する開口部を形成し、前記開口部の内壁を覆うように第２の絶縁膜を形成し、前記開口部に第２の金属膜を埋め込んで、前記第１の金属膜と接続する貫通電極を形成する。
図１は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。 図２は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。 図３は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。 図４は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その４）である。 図５は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その５）である。 図６は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その６）である。 図７は、第１の実施形態にかかる半導体装置の製造工程を説明するための図（その７）である。 図８は、第１の実施形態にかかる半導体装置の図である。 図９は、比較例の半導体装置の製造工程を説明するための図（その１）である。 図１０は、比較例の半導体装置の製造工程を説明するための図（その２）である。 図１１は、比較例の半導体装置の製造工程を説明するための図（その３）である。 図１２は、比較例の半導体装置の製造工程を説明するための図（その４）である。 図１３は、比較例の半導体装置の製造工程を説明するための図（その５）である。 図１４は、比較例の半導体装置の製造工程を説明するための図（その６）である。 図１５は、第２の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。 図１６は、第２の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。 図１７は、第２の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。 図１８は、第２の実施形態にかかる半導体装置の製造工程を説明するための図（その４）である。 図１９は、第２の実施形態にかかる半導体装置の製造工程を説明するための図（その５）である。 図２０は、第２の実施形態にかかる半導体装置の図である。 図２１は、第３の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。 図２２は、第３の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（第１の実施形態）
図１から図７を用いて、ＢＳＶ（Back Side Via）プロセスを用いた、本実施形態にかかる半導体装置の製造方法を説明する。詳細には、図１から図７の（ａ）は半導体装置の製造方法の各工程における断面図であり、図１から図７の（ｂ）は、各工程における半導体基板１００の上面（第１の面）１００ａの上方から見た上面図であり、図１から図７の（ｃ）は、各工程における半導体基板１００の下面（第２の面）１００ｂの上方から見た下面図である。ここでは、上面１００ａに各種膜や素子等を形成し、次いで下面１００ｂからエッチングを行ってＴＳＶ１１を形成するようなＢＳＶプロセスに適用した例を説明するが、本発明はこれに限定されるものではなく、ＮＡＮＤ型フラッシュメモリ等の不揮発性半導体記憶装置といった様々な半導体素子及び半導体記憶素子を有する半導体装置や様々なプロセスに適用することができる。
まず、シリコン基板からなり、且つ、例えば３８μｍの膜厚を有する半導体基板１００の上面１００ａに、ＲＩＥ（Reactive Ion Etching)法といった周知のエッチング法を用いてＳＴＩ（Shallow Trench Isolation)用の溝１３を形成する。この溝１３は、その深さが例えば３００ｎｍであり、上面１００ａの上方から見て環状の形状を有する。以下においては、溝１３は八角形のリング状の形状を有するものとして説明するが、溝１３はこのような形状に限定されるものではなく、円環状等であっても良い。また、図１（ｂ）に示されるように、八角形のリング状の溝の内径Ａは例えば１４μｍである。しかしながら、これに限定されるものではなく、半導体装置１２のサイズ等にあわせて選択することができる。次に、この溝１３を埋め込むように、酸化シリコン膜（例えば、テトラエトキシシラン（ＴＥＯＳ）、プラズマシラン（Ｐ−ＳｉＨ４）、ポリシラザン（ＰＳＺ）による酸化シリコン膜、又は、これらの組み合わせからなる酸化シリコン膜）からなり、且つ、膜厚が例えば３００ｎｍである絶縁膜（環状絶縁膜）１０１を形成することにより、図１（ａ）の断面図及び図１（ｂ）の上面図に示すようなＳＴＩ１４を得る。
そして、上面１００ａと絶縁膜１０１との上に、酸化シリコン膜、窒化シリコン膜、酸化ハフニウム膜、酸化アルミニウム膜やこれらの組み合わせからなり、且つ、膜厚が例えば２０ｎｍ以下である絶縁膜（第１の絶縁膜）１０２を積層する。さらに、膜厚が例えば６０ｎｍから１００ｎｍであるポリシリコン膜（シリコン膜）１０３と、ニッケルシリサイド、コバルトシリサイド、タングステン、窒化タングステン膜やこれらの組み合わせからなり、且つ、膜厚が例えば２０ｎｍから３０ｎｍである金属膜（第１の金属膜）１０４とを絶縁膜１０２上に順次積層する。このようにして、図２に示すような状態を得ることができる。なお、ポリシリコン膜１０３は、ポリシリコン膜に限定するものではなく、シリコンゲルマニウム膜といったシリコン系材料膜や、ポリシリコン膜に不純物を添加したものを用いることができる。また、ここでは図示しないが、金属膜１０４上に、さらに膜を積層したり、半導体素子等を形成したりしても良い。
次に、ＲＩＥ法を用いて、上面１００ａの反対側にある下面１００ｂから金属膜１０４に向かって、半導体基板１００と絶縁膜１０２とポリシリコン膜１０３とをエッチングする。この際、金属膜１０４を構成する金属材料に対して、半導体基板１００及びポリシリコン膜１０３を構成する材料の選択比が高くなるような条件により行う。このような条件で行うことにより、エッチングされる材料とは異なる材料からなる金属膜１０４は、エッチングのストッパーとして働くこととなる。従って、図３（ａ）の断面図に示すように、半導体基板１００と絶縁膜１０２とポリシリコン膜１０３とを貫通し、且つ、環状の絶縁膜１０１の環内を通過し、金属膜１０４の表面に達する開口部１０が形成される。なお、絶縁膜１０２の材料は、半導体基板１００及びポリシリコン膜１０３を構成する材料とは異なるが、絶縁膜１０２は２０ｎｍ以下の膜厚を有するため、上記のような条件でエッチングを行った場合であっても、絶縁膜１０２は、半導体基板１００とポリシリコン膜１０３と同時にエッチングすることができる。
このようにして形成された開口部１０は、図３（ｃ）の下面図に示すように、下面１００ｂの上方から見て円形のものとして形成されており、下面１００ｂにおける開口部１０の直径Ｃは、例えば１０μｍである。なお、開口部１０の断面はテーパー形状になることがあるため、図３（ｂ）の上面図に示すように、ポリシリコン膜１０３における開口部１０の直径Ｂは例えば９μｍとなる。しかしながら、開口部１０の形状、サイズ等は図に示されるものに限定されるものではなく、様々な形状等にすることができる。また、開口部１０は、それが八角形のリング状の絶縁膜１０１の内側を通過するように形成される。絶縁膜１０１は厚いため、他の膜と同時にエッチングすることが難しく、従って、同時に半導体基板１００と絶縁膜１０２とポリシリコン膜１０３とをエッチングし効率的に均一に開口部１０を形成するために、絶縁膜１０１を避けてエッチングを行うためである。よって、開口部１０と絶縁膜１０１との間に半導体基板１００の一部が位置するように、開口部１０を形成することが好ましく、詳細には、開口部１０は、リング状の絶縁膜１０１の内壁から２μｍ以上離して形成することが好ましい（図３（ｃ）中に示す距離Ｄ）。しかしながら、開口部１０はリング状の絶縁膜１０１の内壁に接していてもかまわない。
次に、半導体基板１００の膜厚の面内ばらつきを調整するために追加ＲＩＥを行う。この追加ＲＩＥは、金属膜１０４に対して半導体基板１００及びポリシリコン膜１０３の選択比が高くなるような条件により行うため、金属膜１０４をエッチングするような方向に進むことは難しく、そのため、横方向、すなわち、ポリシリコン膜１０３をエッチングする方向に進むこととなる。従って、図４（ａ）の断面図に示されるように、開口部１０の内壁のうちのポリシリコン膜１０３の部分にサイドノッチ（凹部）１１１が発生することがある。
そして、図５（ａ）の断面図及び図５（ｃ）の下面図に示すように、開口部１０の内壁を覆うように、プラズマＴＥＯＳによる酸化シリコン膜、ポリイミド等からなる絶縁膜（第２の絶縁膜）１０６を形成する。絶縁膜１０６は、後で開口部１０に金属膜（第２の金属膜）１０７を埋め込むために、開口部１０をふさぐことがないような膜厚にすることが好ましい。絶縁膜１０６が厚くなってしまうと、開口部１０に金属膜１０７を埋め込むことが難しくなり、最終的に得られるＴＳＶ１１の抵抗値が大きくなってしまうためである。この際、ポリシリコン膜１０３の膜厚が薄いためにサイドノッチ１１１のサイズは小さく、よって絶縁膜１０６はサイドノッチ１１１を十分に埋め込むことができる。しかしながら、本実施形態においては、サイドノッチ１１１を絶縁膜１０６で十分に埋め込むことができなくても良い。
さらに、図６（ａ）の断面図及び図６（ｃ）の下面図に示すように、銅等からなる金属膜１０７を開口部１０に埋込む。このように、開口部１０の内壁における半導体基板１００は、絶縁膜１０６に覆われているため、金属膜１０７と半導体基板１００とがショートすることを避けることができる。
そして、金属膜１０７の上にニッケル等からなる金属膜１０８を形成し、その上にスズ等からなるバンプ１０９を形成し、図７に示すように、ＴＳＶ１１を形成することができる。
次に、図８を用いて、本実施形態にかかる半導体装置１２を説明する。詳細には、図８（ａ）は半導体装置１２の断面図であり、図８（ｂ）は、半導体装置１２を上面１００ａの上方から見た上面図であり、図８（ｃ）は、半導体装置１２を下面１００ｂの上方から見た下面図である。図８に示すように、本実施形態の半導体装置１２は、半導体基板１００と、半導体基板１００の上面１００ａに形成され、上面１００ａの上方から見て環状の形状を有する絶縁膜１０１と、上面１００ａと絶縁膜１０１との上に順次形成された絶縁膜１０２とポリシリコン膜１０３と金属膜１０４と、ＴＳＶ１１とを有する。このＴＳＶ１１は、半導体基板１００の下面１００ｂから半導体基板１００と絶縁膜１０２とポリシリコン膜１０３とを貫き、且つ、環状の絶縁膜１０１の環内を通過し、金属膜１０４の表面にまで達する開口部１０と、開口部１０の内壁を覆うように形成された絶縁膜１０６と、開口部に埋め込まれた金属膜１０７と、金属膜１０７上に形成された金属膜１０８とバンプ１０９とを有する。詳細には、絶縁膜１０２は半導体基板１００に対して非常に薄く、例えば２０ｎｍ以下の膜厚を有する。さらに、半導体基板１００の一部が開口部１０と絶縁膜１０１との間に位置することが好ましく、さらに詳細には、開口部１０は、環状の絶縁膜１０１の内壁から２μｍ以上離れていることが好ましい（図８（ｃ）中に示す距離Ｄ）。
なお、先に説明したように、金属膜１０４上に、さらに複数の膜や半導体素子等を設けても良い。また、ＴＳＶ１１は、例えば半導体装置１２の外周部に形成されるが、この位置に限定されるものではなく、半導体装置１２における様々な個所に形成しても良い。
本実施形態によれば、ＴＳＶ１１において、金属膜１０７と半導体基板１００とがショートすることを避けることができ、ひいては半導体装置１２の歩留まりを向上させることができる。その詳細を以下に説明する。
以下、図９から図１４を用いて本発明者がこれまで行っていた半導体装置１２の製造方法を比較例として説明する。詳細には、図９から図１４における（ａ）は、比較例の製造方法の各工程における断面図であり、図９から図１４における（ｂ）は、比較例の製造方法の各工程における上面図であり、図９から図１４における（ｃ）は、比較例の製造方法の各工程における下面図である。
まず、図９（ａ）の断面図及び図９（ｂ）の上面図に示すように、シリコン基板からなる半導体基板１００の上面１００ａに、凹部１５を形成し、その凹部１５を埋め込むように、例えば酸化シリコン膜からなる絶縁膜１２１を形成する。なお、この凹部１５は、その深さが例えば３００ｎｍであり、上面１００ａの上方から見ると、環状ではなく、円形又は八角形等の形状を有する。このような形状の絶縁膜１２１とする理由は、開口部１０を形成する際に、絶縁膜１２１をストッパーとして用いるためである。
さらに、図１０（ａ）の断面図及び図１０（ｂ）の上面図に示すように、本実施形態と同様に、上面１００ａと絶縁膜１２１との上に、絶縁膜１０２とポリシリコン膜１０３と金属膜１０４とを順次積層する。
そして、ＲＩＥ法を用いて、絶縁膜１２１に対して半導体基板１００の選択比が大きくなる条件において、下面１００ｂから半導体基板１００をエッチングする。半導体基板１００とは異なる材料からなる絶縁膜１２１がエッチングのストッパーとして働くことから、図１１（ａ）の断面図に示すような、半導体基板１００を貫通する開口部１０が形成される。
次に、本実施形態と同様に、半導体基板１００の膜厚のばらつきを調整するために追加ＲＩＥを行う。この追加ＲＩＥは、絶縁膜１２１に対しては十分な選択比があるために、絶縁膜１２１をエッチングするような方向に進むことは難しく、横方向、すなわち、半導体基板１００をエッチングする方向に進むこととなる。従って、図１２（ａ）の断面図に示されるように、開口部１０の内壁のうちの半導体基板１００の部分に、サイドノッチ１３１が生成することがある。さらに、この比較例においては半導体基板１００の膜厚は厚いために、本実施形態において生成されるサイドノッチ１１１と比べて、大きなサイズを有するサイドノッチ１３１が生成されることがある。
そして、本実施形態と同様に、図１３（ａ）の断面図及び図１３（ｃ）の下面図に示すように、開口部１０の内壁を覆うように絶縁膜１０６を形成する。先に説明したように、絶縁膜１０６は薄いほうが好ましく、そのため、サイドノッチ１３１を完全に埋め込むように絶縁膜１０６を形成することは難しい。加えて、生成するサイドノッチ１３１のサイズも常に一定というわけではないため、サイドノッチ１３１を完全に埋め込むように絶縁膜１０６を形成することはさらに難しいこととなる。従って、サイドノッチ１３１の部分に形成される絶縁膜１０６は極端に薄くなる、もしくは、サイドノッチ１３１の部分には絶縁膜１０６が形成されないこととなる。
さらに、図１４（ａ）の断面図及び図１４（ｃ）の下面図に示すように、ＲＩＥ法を用いて、金属膜１０４に対して絶縁膜１２１と絶縁膜１０２とポリシリコン膜１０３との選択比が大きくなる条件において、半導体基板１００と絶縁膜１２１と絶縁膜１０２とポリシリコン膜１０３とを貫通する開口部１０を形成する。詳細には、この比較例においては、開口部１０は絶縁膜１２１と接触している。言い換えると、開口部１０と絶縁膜１２１との間には、半導体基板１００は存在していない。
なお、開口部１０を形成する際に、一度に金属膜１０４の表面までエッチングを行わず、最初に絶縁膜１２１の表面までエッチングを行い、次に金属膜１０４の表面までエッチングを行う理由は、以下の通りである。絶縁膜１２１は、絶縁膜１０２やポリシリコン膜１０３や金属膜１０４に比べて非常に厚いものである。このような厚い絶縁膜１２１を同じく厚い半導体基板１００と同時にエッチングし開口部１０の形成を行うと、同時に金属膜１０４を貫通してしまうおそれがある。従って、金属膜１０４を貫通してしまうことを避けるために、最初に絶縁膜１２１の表面までエッチングを行い、次に、異なる条件で金属膜１０４の表面までエッチングを行うのである。
さらに、本実施形態と同様に、金属膜１０７を開口部１０に埋込み、さらにこの金属膜１０７の上に金属膜１０８とバンプ１０９とを形成し、ＴＳＶ１１を形成するが、本実施形態と同様であるため詳細な説明は省略する。
この比較例においては、図１３（ａ）の断面図から明らかであるように、サイドノッチ１３１の部分に形成される絶縁膜１０６は極端に薄くなる、もしくは、サイドノッチ１３１の部分に絶縁膜１０６を形成することができないため、開口部１０に埋め込まれた金属膜１０７と半導体基板１００とがショートしてしまう。
一方、先に説明した本実施形態においては、同時に半導体基板１００と絶縁膜１０２とポリシリコン膜１０３とをエッチングすることにより、サイドノッチ１１１が発生する個所を、開口部１０の内壁のうち、半導体基板１００の部分ではなく、ポリシリコン膜１０３の部分にすることができる。従って、本実施形態によれば、開口部１０の内壁のうちの半導体基板１００の部分にはサイドノッチ１１１が発生しないため、開口部１０の内壁のうちの半導体基板１００の部分を覆うように絶縁膜１０６を形成することができ、金属膜１０７と半導体基板１００とがショートすることを避けることができる。そしてこれにより、半導体装置１２の歩留まりを向上させることができる。また、本実施形態においては、ポリシリコン膜１０３の膜厚が薄いためにサイドノッチ１１１のサイズは比較例のサイドノッチ１３１と比べて小さいため、絶縁膜１０６をサイドノッチに埋め込むことも容易となる。
また、本実施形態は、従来から用いていた半導体装置の製造プロセスを大幅に変更することなく行うことができる。
（第２の実施形態）
第２の実施形態は、上面１００ａに絶縁膜２０２とポリシリコン膜２０３とがさらに積層されている点で、第１の実施形態と異なる。すなわち、このような構造に対しても本実施形態を適用することができる。
以下に、本実施形態にかかる半導体装置１２の製造方法を、図１５から図１９を用いて説明する。詳細には、図１５から図１９における（ａ）は、本実施形態の製造方法の各工程における断面図であり、図１５から図１９における（ｂ）は、各工程における上面１００ａの上方から見た上面図であり、図１５から図１９における（ｃ）は、各工程における下面１００ｂの上方から見た下面図である。なお、ここでは、第１の実施形態と共通する部分については説明を省略する。また、第１の実施形態と同様に、ここでは、ＢＳＶプロセスに適用した例を説明するが、本発明はこれに限定されるものではなく、不揮発性半導体記憶装置といった様々な半導体素子及び半導体記憶素子を有する半導体装置や様々なプロセスに適用することができる。
まず、半導体基板１００の上面１００ａに、酸化シリコン膜等からなり、例えば２０ｎｍ以下の膜厚を有する絶縁膜２０２と、例えば６０ｎｍから１００ｎｍの膜厚を有するポリシリコン膜２０３とを順次積層する。次に、第１の実施形態と同様に、上面１００ａにＲＩＥ法等を用いて溝１３を形成する。この溝１３は、上面１００ａの上方から見ると環状の形状を有する。さらに、この溝１３を埋め込むように、酸化シリコン等からなる絶縁膜１０１を形成する。このようにして、図１５に示す構造を得ることができる。
そして、図１６（ａ）の断面図及び図１６（ｂ）の上面図に示すように、上面１００ａと絶縁膜１０１との上に、酸化シリコン膜等からなり、例えば２０ｎｍ以下の膜厚を有する絶縁膜２０８と、膜厚が例えば６０ｎｍから１００ｎｍであるポリシリコン膜２０９と、ニッケルシリサイド等からなり、且つ、膜厚が例えば２０ｎｍから３０ｎｍである金属膜１０４とを順次積層する。
さらに、図１７（ａ）の断面図に示すように、ＲＩＥ法を用いて、半導体基板１００、ポリシリコン膜２０３及びポリシリコン膜２０９を構成する材料の選択比が高くなるような条件において、下面１００ｂから金属膜１０４に向かって、半導体基板１００と絶縁膜２０２とポリシリコン膜２０３と絶縁膜２０８とポリシリコン膜２０９とを貫通し、且つ、環状の絶縁膜１０１の環内を通過する開口部１０が形成する。なお、絶縁膜２０２、２０８の材料は、半導体基板１００及びポリシリコン膜２０３、２０９を構成する材料とは異なるが、絶縁膜２０２、２０８は２０ｎｍ以下の膜厚を有するため、上記のような条件のエッチングを行った場合であっても、絶縁膜２０２、２０８は、半導体基板１００とポリシリコン膜２０３、２０９と同時にエッチングすることができる。また、第１の実施形態と同様に、開口部１０と絶縁膜１０１との間に半導体基板１００の一部が位置するように、開口部１０は形成されることが好ましく、詳細には、開口部１０は、環状の絶縁膜１０１の内壁から２μｍ以上離して形成することが好ましい（図１７（ｃ）中に示す距離Ｄ）。
次に、半導体基板１００の膜厚のばらつきを調整するために追加ＲＩＥを行う。第１の実施形態と同様に、この追加ＲＩＥは、金属膜１０４をエッチングするような方向に進むことは難しく、横方向のポリシリコン膜２０９をエッチングする方向に進むこととなる。従って、図１８（ａ）の断面図に示すように、開口部１０の内壁のうちのポリシリコン膜２０９の部分に、サイドノッチ２１１が発生することがある。
そして、図１９（ａ）の断面図及び図１９（ｃ）の下面図に示すように、第１の実施形態と同様に、開口部１０の内壁を覆うように絶縁膜１０６を形成する。絶縁膜１０６は、先に説明したように、開口部１０をふさぐことがないような膜厚にすることが好ましい。
さらに、第１の実施形態と同様に、金属膜１０７を開口部１０に埋込み、さらにこの金属膜１０７の上に金属膜１０８とバンプ１０９とを形成し、ＴＳＶ１１を形成するが、第１の実施形態と同様であるため詳細な説明は省略する。
次に、図２０を用いて、本実施形態にかかる半導体装置１２を説明する。詳細には、図２０（ａ）は半導体装置１２の断面図であり、図２０（ｂ）は上面１００ａの上方から見た上面図であり、図２０（ｃ）は下面１００ｂの上方から見た下面図である。図２０に示すように、本実施形態の半導体装置１２は、半導体基板１００と、半導体基板１００の上面１００ａに形成され、上面１００ａの上方から見て環状の形状を有する絶縁膜１０１と、上面１００ａと絶縁膜１０１との上方に順次形成された絶縁膜２０８とポリシリコン膜２０９と金属膜１０４と、上面１００ａと絶縁膜２０８との間に順次形成された絶縁膜２０２とポリシリコン膜２０３と、ＴＳＶ１１とを有する。このＴＳＶ１１は、下面１００ｂから半導体基板１００と絶縁膜２０２とポリシリコン膜２０３と絶縁膜２０８とポリシリコン膜２０９とを貫き、且つ、環状の絶縁膜１０１の環内を通過し、金属膜１０４の表面にまで達する複数の開口部１０と、開口部１０の内壁を覆うように形成された絶縁膜１０６と、開口部に埋め込まれた金属膜１０７と、金属膜１０７上に形成された金属膜１０８とバンプ１０９とを有する。なお、ＴＳＶ１１の詳細は、第１の実施形態と同様であるため、ここでは詳細な説明を省略する。
本実施形態によれば、第１の実施形態と同様に、サイドノッチ２１１が発生する個所を、開口部１０の内壁のうち、半導体基板１００の部分ではなく、ポリシリコン膜２０９の部分にすることができる。従って、開口部１０の内壁のうちの半導体基板１００の部分にはサイドノッチ２１１が発生しないため、開口部１０の内壁のうちの半導体基板１００の部分を覆うように絶縁膜１０６を形成することができ、金属膜１０７と半導体基板１００とがショートすることを避けることができる。これにより、半導体装置１２の歩留まりを向上させることができる。また、第１の実施形態と同様に、本実施形態は、従来から用いていた半導体装置の製造プロセスを大幅に変更することなく行うことができる。
（第３の実施形態）
第３の実施形態は、半導体基板１００の上面１００ａに配線層３０３が設けられているような構造に適用した点で、第１及び第２の実施形態と異なっている。すなわち、このような構造に対しても本実施形態を適用することができる。
以下に、本実施形態にかかる半導体装置１２の製造方法を、図２１及び図２２を用いて説明する。なお、図２１及び図２２は、本実施形態の製造方法の各工程における断面図である。ここでは、第１及び第２の実施形態と共通する部分については説明を省略する。また、第１及び第２の実施形態と同様に、ここでは、ＢＳＶプロセスに適用した例を説明するが、本発明はこれに限定されるものではなく、不揮発性半導体記憶装置といった様々な半導体素子及び半導体記憶素子を有する半導体装置や様々なプロセスに適用することができる。
まず、第１の実施形態と同様に、上面１００ａに溝１３を形成する。この溝１３は、上面１００ａの上方から見ると環状の形状を有する。さらに、この溝１３を埋め込むように、酸化シリコン等からなる絶縁膜１０１を形成する。そして、上面１００ａと絶縁膜１０１との上に、酸化シリコン膜等からなり、例えば２０ｎｍ以下の膜厚を有する絶縁膜１０２と、膜厚が例えば２０ｎｍから３０ｎｍである金属膜とを順次積層する。次に、この金属膜に対して、リソグラフィ法とＲＩＥ法等を用いて所望の形状になるように加工を行い、絶縁膜１０２上に複数の電極膜３０５を形成する。このようにして、図２１（ａ）に示す構造を得ることができる。
さらに、絶縁膜１０２と電極膜３０５とを覆うように、酸化シリコン膜や窒化シリコン膜等からなる絶縁膜３０１を形成する。絶縁膜３０１は半導体基板１００よりも薄い膜厚を有することが好ましく、その膜厚は例えば２００から２５０ｎｍである。そして、各電極膜３０５に電気的に接続するコンタクト４０を絶縁膜３０１中に形成する。詳細には、さらに各電極膜３０５に達する開口部を絶縁膜３０１に形成し、各開口部に金属膜３０２等を埋込み、コンタクト４０を形成する。このようにして、図２１（ｂ）に示す構造を得ることができる。
次に、絶縁膜３０１とコンタクト４０との上に配線層３０３を形成する。この配線層３０３は絶縁膜３０１に所望の形状の溝を形成し銅膜やタングステン膜等からなる金属膜を埋め込むことにより形成しても良く、また、絶縁膜３０１の上に金属膜を積層し、ＲＩＥ法を用いて所望の形状に加工しても良い。さらに、配線層３０３と絶縁膜３０１の上に、酸化シリコン膜や窒化シリコン膜等からなる絶縁膜３０７を積層する。このようにして、図２１（ｃ）に示す構造を得ることができる。なお、絶縁膜３０１又は絶縁膜３０７の上に、さらに膜や素子等を形成しても良い。
そして、図２１（ｄ）に示すように、第１の実施形態と同様に、ＲＩＥ法を用いて、配線層３０３を構成する金属材料に対して、半導体基板１００を構成する材料の選択比が高くなるような条件において、下面１００ｂから半導体基板１００と絶縁膜１０２、３０１とを貫通し、且つ、環状の絶縁膜１０１の環内と隣り合う２つの電極膜３０５の間とを通過する開口部１０を形成する。なお、絶縁膜１０２、３０１の材料は、半導体基板１００を構成する材料とは異なるが、絶縁膜１０２、３０１は半導体基板１００と比べて非常に薄いため、上記のような条件のエッチングを行った場合であっても、絶縁膜１０２、３０１は、半導体基板１００と同時にエッチングすることができる。また、第１の実施形態と同様に、開口部１０と絶縁膜１０１との間に半導体基板１００の一部が位置するように、開口部１０は形成されることが好ましく、詳細には、開口部１０は、環状の絶縁膜１０１の内壁から２μｍ以上離して形成することが好ましい。
次に、半導体基板１００の膜厚のばらつきを調整するために追加ＲＩＥを行う。第１の実施形態と同様に、この追加ＲＩＥは、配線層３０３をエッチングするような方向に進むことは難しく、横方向の絶縁膜３０１をエッチングする方向に進むこととなる。従って、図２２（ｅ）に示されるように、開口部１０の内壁のうちの絶縁膜３０１の部分に、サイドノッチ３１１が生成することがある。なお、サイドノッチ３１１により、電極膜３０５やコンタクト４０が露出されることになっても良い。
そして、図２２（ｆ）に示すように、第１の実施形態と同様に、開口部１０の内壁を覆うように絶縁膜１０６を形成する。絶縁膜１０６は、開口部１０をふさぐことがないような膜厚にすることが好ましい。この際、絶縁膜１０６により、サイドノッチ３１１を十分に埋め込むことができなくても良く、サイドノッチ３１１において、電極膜３０５やコンタクト４０が露出されていても良い。
さらに、第１の実施形態と同様に、金属膜１０７を開口部１０に埋込み、さらにこの金属膜１０７の上に金属膜１０８とバンプ１０９とを形成し、ＴＳＶ１１を形成するが、第１の実施形態と同様であるため詳細な説明は省略する。なお、サイドノッチ３１１において電極膜３０５やコンタクト４０が露出され、金属膜１０７と直接接触することになっても、金属膜１０７と電極膜３０５やコンタクト４０とが電気的に接続されるだけであるため、ＴＳＶ１１の機能において問題とはならない。
本実施形態によれば、第１及び第２の実施形態と同様に、サイドノッチ３１１が発生する個所を、開口部１０の内壁のうち、半導体基板１００の部分ではなく、絶縁膜３０１の部分にすることができる。従って、開口部１０の内壁のうちの半導体基板１００の部分にはサイドノッチ３１１が発生しないため、開口部１０の内壁のうちの半導体基板１００の部分を覆うように絶縁膜１０６を形成することができ、金属膜１０７と半導体基板１００とがショートすることを避けることができる。これにより、半導体装置１２の歩留まりを向上させることができる。また、第１及び第２の実施形態と同様に、本実施形態は、従来から用いていた半導体装置の製造プロセスを大幅に変更することなく行うことができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 開口部
１１ ＴＳＶ
１２ 半導体装置
１３ 溝
１４ ＳＴＩ
１５ 凹部
４０ コンタクト
１００ 半導体基板
１００ａ 上面
１００ｂ 下面
１０１、１０２、１０６、１２１、２０２、２０８、３０１、３０７ 絶縁膜
１０３、２０３、２０９ ポリシリコン膜
１０４、１０７、１０８、３０２ 金属膜
１０９ バンプ
１１１、１３１、２１１、３１１ サイドノッチ
３０３ 配線層
３０５ 電極膜

Claims (6)

  1. シリコンを含む半導体基板の第１の面に、前記第１の面の上方から見て環状の形状を持つ環状絶縁膜を形成し、
    前記第１の面と前記環状絶縁膜との上に、第１の絶縁膜とシリコン膜と第１の金属膜とを順次積層し、
    前記第１の金属膜をストッパーとして用いた第１のエッチングにより、前記第１の面の反対側にある前記半導体基板の第２の面から、前記半導体基板と前記第１の絶縁膜と前記シリコン膜とを貫き、前記環状絶縁膜の環内を通過し、前記第１の金属膜の表面に達する開口部を形成し、
    前記第１のエッチング後の第２のエッチングにより、前記開口部内の前記シリコン膜に横方向の凹部を形成し、
    前記開口部の内壁を覆うように第２の絶縁膜を形成し、
    前記開口部に第２の金属膜を埋め込んで、前記第１の金属膜と接続する貫通電極を形成する、
    ことを備える半導体装置の製造方法。
  2. 前記半導体基板の一部が前記開口部と前記環状絶縁膜との間に位置するように、前記開口部は形成される、請求項１に記載の半導体装置の製造方法。
  3. 第１の面とその反対側にある第２の面とを有する半導体基板と、
    前記第１の面に形成され、前記第１の面の上方から見て環状の形状を持つ環状絶縁膜と、
    前記第１の面と前記環状絶縁膜との上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の上に形成されたシリコン膜と、
    前記シリコン膜の上に形成された第１の金属膜と、
    前記第２の面から前記半導体基板と前記第１の絶縁膜と前記シリコン膜とを貫き、前記環状絶縁膜の環内を通過し、前記第１の金属膜の表面に達し、前記シリコン膜に横方向の凹部を有する開口部と、
    前記開口部の内壁を覆うように形成された第２の絶縁膜と、
    前記開口部に埋め込まれた第２の金属膜と、
    を備える半導体装置。
  4. 前記第１の絶縁膜は２０ｎｍ以下の膜厚を有する、請求項３に記載の半導体装置。
  5. 前記半導体基板の一部が前記開口部と前記環状絶縁膜との間に位置する、請求項３又は４に記載の半導体装置。
  6. 前記第２の絶縁膜は、前記凹部内に形成された部分を有する、請求項３から５のいずれか１項に記載の半導体装置。
JP2012156561A 2012-07-12 2012-07-12 半導体装置及びその製造方法 Active JP5917321B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012156561A JP5917321B2 (ja) 2012-07-12 2012-07-12 半導体装置及びその製造方法
US13/757,178 US8921224B2 (en) 2012-07-12 2013-02-01 Semiconductor device having through electrode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012156561A JP5917321B2 (ja) 2012-07-12 2012-07-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014022396A JP2014022396A (ja) 2014-02-03
JP5917321B2 true JP5917321B2 (ja) 2016-05-11

Family

ID=49913308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012156561A Active JP5917321B2 (ja) 2012-07-12 2012-07-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8921224B2 (ja)
JP (1) JP5917321B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576881B2 (en) 2013-02-18 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device
JP6489942B2 (ja) 2015-05-29 2019-03-27 東芝メモリ株式会社 半導体デバイスの製造方法
US10269683B2 (en) 2016-02-24 2019-04-23 Toshiba Memory Corporation Semiconductor device having a through electrode and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023041A (en) * 1996-11-08 2000-02-08 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance
WO1998020528A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. METHOD FOR IMPROVING RELIABILITY OF THIN CIRCUIT SUBSTRATES BY INCREASING THE Tg OF THE SUBSTRATE
JP2002289623A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2004152967A (ja) 2002-10-30 2004-05-27 Fujikura Ltd 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
JP2005276877A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4373866B2 (ja) * 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP2006210485A (ja) 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd ドライエッチング方法
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP2008210952A (ja) 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
JP5462524B2 (ja) * 2009-05-13 2014-04-02 パナソニック株式会社 半導体装置
JP2011003645A (ja) * 2009-06-17 2011-01-06 Sharp Corp 半導体装置およびその製造方法
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014022396A (ja) 2014-02-03
US8921224B2 (en) 2014-12-30
US20140015139A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
US8907493B2 (en) Semiconductor device and method of manufacturing the same
US9461007B2 (en) Wafer-to-wafer bonding structure
US9054081B2 (en) Semiconductor device having through-substrate via with insulating portion
TWI681506B (zh) 場效電晶體元件及其製造方法
US20120074582A1 (en) Device with through-silicon via (tsv) and method of forming the same
JP5601380B2 (ja) 半導体装置の製造方法
US8404580B2 (en) Methods for fabricating semiconductor devices
TWI684242B (zh) 半導體裝置之製造方法及半導體裝置
JP2013115382A (ja) 半導体装置及びその製造方法
US20120315738A1 (en) Method of manufacturing semiconductor device
JP2012222141A (ja) 半導体チップ
US9666507B2 (en) Through-substrate structure and method for fabricating the same
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
JP2010080774A (ja) 半導体装置
JP5917321B2 (ja) 半導体装置及びその製造方法
US9847296B2 (en) Barrier layer and structure method
US20130020721A1 (en) Semiconductor device and method for manufacturing the same
JP6674406B2 (ja) 半導体装置及びその製造方法
CN114759011A (zh) 半导体结构及其形成方法
TW569387B (en) Semiconductor device with multilayer interconnection structure and method of manufacturing the same
JP2018157110A (ja) 半導体装置およびその製造方法
US20160268289A1 (en) Integrated circuit device and method for manufacturing the same
JP2013046006A (ja) 半導体装置及びその製造方法
JP6362254B2 (ja) 半導体装置およびその製造方法
JP2015228473A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R151 Written notification of patent or utility model registration

Ref document number: 5917321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350