JP2010251558A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2010251558A
JP2010251558A JP2009100068A JP2009100068A JP2010251558A JP 2010251558 A JP2010251558 A JP 2010251558A JP 2009100068 A JP2009100068 A JP 2009100068A JP 2009100068 A JP2009100068 A JP 2009100068A JP 2010251558 A JP2010251558 A JP 2010251558A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
main surface
insulating film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009100068A
Other languages
English (en)
Inventor
Ikuko Inoue
郁子 井上
Kenichiro Hagiwara
健一郎 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009100068A priority Critical patent/JP2010251558A/ja
Priority to TW099105507A priority patent/TWI437699B/zh
Priority to CN2010101274833A priority patent/CN101866897B/zh
Priority to US12/727,564 priority patent/US8476729B2/en
Publication of JP2010251558A publication Critical patent/JP2010251558A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】貫通電極を有する半導体基板の電極から供給する電源の劣化や、半導体基板側から発生する電源ノイズによる影響を低減できる固体撮像装置を提供する。
【解決手段】半導体基板１０の第１の主面に形成された撮像素子２１と、基板１０の第１の主面に対向する第２の主面上に形成されたハンダボール１８と、基板１０に空けられた貫通孔内に形成された絶縁膜３５と、貫通孔内の絶縁膜３５上に形成された貫通電極３７と、基板１０の第１の主面の貫通電極３７上に形成された内部電極３２とを備える。基板１０の第１の主面に対して垂直な方向から見たとき、絶縁膜３５と基板１０が接する外形は、内部電極３２の外形より大きい。
【選択図】図２

Description

本発明は、半導体基板に形成された貫通電極を有する固体撮像装置に関し、例えばカメラモジュールに関するものである。
電子機器の小型化に伴い、搭載される半導体デバイスも小型化、高集積化される必要がある。１９９０年代後半にはウェハレベルＣＳＰ（Wafer Level Chip Scale Package）の実用化検討が始まっている（例えば、非特許文献１参照）。リード線を廃したフリップチップ方式で、半導体チップ表面を下向きにしてバンプにより基板と半導体チップとを接合させるというやり方である。
一方、複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージ（マルチチップパッケージ）の開発も１９９０年代後半から行われており、貫通電極を用いたパッケージが提案されている（例えば、特許文献１参照）。光学素子でウェハレベルＣＳＰの検討が始まるのは２０００年前後からである。
また、非特許文献２には、小柳らによるガラス＋接着層＋イメージセンサ＋貫通電極の構造と実際に作成した断面写真が記載されている。また、同様に、特許文献２および特許文献３にも、貫通電極、光透過性支持基板を備えた光学素子の断面構造が開示されている。
ところが、これらすべての文献にて提案された貫通電極はシリコン半導体基板内に形成するため、貫通電極とシリコン半導体基板とのカップリングや、貫通電極周辺の接地抵抗が高いことなどにより、パッドから貫通電極を介して供給する電源が劣化したり、逆にシリコン半導体基板側から発生する電源ノイズにより所望した良好な電圧波形を形成できないという問題が生じている。
特開平１０−２２３８３３号公報 米国特許第６４８９６７５号明細書 特開２００７−５３１４９号公報
日経Micro Devices 1998年4月号P28, P164, P176 International Electron Devices Meeting 1999 Technical Digest pp.879-882
本発明は、貫通電極を有する半導体基板の電極から供給する電源の劣化や、半導体基板側から発生する電源ノイズによる影響を低減できる固体撮像装置を提供する。
本発明の一実施態様の固体撮像装置は、半導体基板の第１の主面に形成された撮像素子と、前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、前記半導体基板に空けられた貫通孔内に形成された絶縁膜と、前記貫通孔内の前記絶縁膜上に形成され、前記外部端子に電気的に接続された貫通電極と、前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極とを具備し、前記半導体基板の第１の主面に対して垂直な方向から見たとき、前記絶縁膜と前記半導体基板が接する外形は、前記第１の電極の外形より大きいことを特徴とする。
本発明の他の実施態様の固体撮像装置は、半導体基板の第１の主面に形成された撮像素子と、前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、前記半導体基板に空けられた貫通孔内に形成され、前記外部端子に電気的に接続された貫通電極と、前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極と、前記貫通電極の外周の少なくとも１部を囲むように、前記半導体基板に形成された半導体領域と、前記半導体領域上に形成され、前記半導体領域に電気的に接続された配線とを具備し、前記半導体領域には前記配線を介して接地電位が供給されていることを特徴とする。
本発明によれば、貫通電極を有する半導体基板の電極から供給する電源の劣化や、半導体基板側から発生する電源ノイズによる影響を低減できる固体撮像装置を提供できる。
本発明の第１実施形態のカメラモジュールの構成を示す断面図である。 第１実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の部分を拡大した断面図である。 図２における周辺回路部をパッド開口部側から見た図である。 第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す図である。 第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す図である。 本発明の第２実施形態のカメラモジュールの構成を示す断面図である。 図６における周辺回路部をパッド開口部側から見た図である。 本発明の第３実施形態のカメラモジュールの構成を示す断面図である。 図８における周辺回路部をパッド開口部側から見た図である。
以下、図面を参照して本発明の実施形態について説明する。ここでは、固体撮像装置としてカメラモジュールを例に取る。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、本発明の第１実施形態のカメラモジュールについて説明する。
図１は、第１実施形態のカメラモジュールの構成を示す断面図である。撮像素子（図示せず）が形成されたシリコン半導体基板（撮像素子チップ）１０の第１の主面上には、接着剤１１を介して光透過性支持基板、例えばガラス基板１２が形成されている。ガラス基板１２上には、接着剤１３を介してＩＲ（赤外線）カットフィルタ１４が配置されている。さらに、ＩＲカットフィルタ１４上には、接着剤１５を介して撮像レンズ１６を含むレンズホルダー１７が配置されている。
また、シリコン半導体基板１０の、第１の主面に対向する第２の主面上には、外部端子（電極）、例えばハンダボール１８が形成されている。シリコン半導体基板１０およびガラス基板１２の周囲には、遮光兼電磁シールド１９が配置されている。この遮光兼電磁シールド１９は、接着剤２０でレンズホルダー１７に接着されている。このような構造により、カメラモジュール１００が形成されている。
カメラモジュール１００は、例えば、樹脂あるいはセラミックからなる実装基板２００上にハンダボール１８を介して直接実装(ＣＯＢ: Chip On Board)される。
次に、図１におけるシリコン半導体基板１０とガラス基板１２の断面構造を詳細に説明する。
図２は、第１実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の部分を拡大した断面図である。カメラモジュールは、撮像素子２１が形成された撮像画素部と、この撮像画素部から出力された信号を処理する周辺回路部とを有する。
カメラモジュールの撮像画素部は、以下のような構成を有する。
シリコン半導体基板１０の第１の主面には、素子分離絶縁層（例えば、ＳＴＩ(Shallow Trench Isolation)）２２と、素子分離絶縁層２２にて分離された素子領域が配置されている。素子領域には、フォトダイオード及びトランジスタを含む撮像素子２１が形成されている。
撮像素子２１が形成された第１の主面上には層間絶縁膜２３が形成され、層間絶縁膜２３上には層間絶縁膜２４が形成されている。さらに、層間絶縁膜２４中には配線２５が形成されている。
層間絶縁膜２４上には、パッシベーション膜２６が形成され、パッシベーション膜２６上にはベース層２７が形成されている。ベース層２７上には、撮像素子２１に対応するようにカラーフィルタ２８がそれぞれ配置されている。
カラーフィルタ２８上にはオーバーコート２９が形成され、オーバーコート２９上には撮像素子２１（またはカラーフィルタ２８）に対応するようにマイクロレンズ３０がそれぞれ形成されている。さらに、マイクロレンズ３０上は空洞３１となり、この空洞３１上には光透過性支持基板（透明基板）、例えばガラス基板１２が配置されている。
カメラモジュールの周辺回路部には、以下のような貫通電極及び電極パッドが形成されている。シリコン半導体基板１０の第１の主面上には層間絶縁膜２３が形成され、層間絶縁膜２３上には内部電極（第１の電極）３２が形成されている。
シリコン半導体基板１０の第２の主面から第１の主面を介して層間絶縁膜２３まで貫通孔が空けられている。貫通孔の側面上及び底面上には、絶縁膜３５が形成されている。シリコン半導体基板１０の第２の主面上には、絶縁膜３６が形成されている。
貫通孔の内面上（絶縁膜３５上及び内部電極３２の貫通孔側の面上）、及び絶縁膜３６上には、貫通電極（導電体層）３７が形成されている。内部電極３２は、撮像素子２１あるいは周辺回路部に形成された周辺回路（図示しない）に電気的に接続されている。
また、貫通電極３７上、及び第２の主面上の絶縁膜３６上には保護膜、例えばソルダーレジスト３８が形成されている。さらに、第２の主面上において、貫通電極３７上のソルダーレジスト３８の一部が開口され、露出した貫通電極３７上には、ハンダボール１８が形成されている。貫通孔に形成された貫通電極３７は、ハンダボール１８と、撮像素子２１あるいは周辺回路とを電気的に接続している。
なお、ソルダーレジスト３８は、例えばフェノール系樹脂、あるいはポリイミド系樹脂、アミン系樹脂などからなる。ハンダボール１８には、例えばＳｎ−Ｐｂ(共晶)、あるいは９５Ｐｂ−Ｓｎ(高鉛高融点半田)、Ｐｂフリー半田として、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕなどが用いられる。
また、内部電極３２上には、層間絶縁膜２４を介して素子面電極（第２の電極）３３が形成されている。内部電極３２と素子面電極３３間の層間絶縁膜２４内には、これら電極間を電気的に接続するコンタクトプラグ３４が形成されている。素子面電極３３は、例えばコンタクトプラグ３４及び内部電極３２を介して、電圧の印加及び信号の読み出しなどに使用される。特に、ダイソートテスト時には、素子面電極３３にテスト用針が当てられる。
さらに、素子面電極３３上には、パッシベーション膜２６が形成されている。パッシベーション膜２６上にはベース層２７が形成され、ベース層２７上にはオーバーコート２９が形成されている。さらに、オーバーコート２９上には、スチレン系樹脂層３９が形成されている。
素子面電極３３上に配置された、これらパッシベーション膜２６、ベース層２７、オーバーコート２９、及びスチレン系樹脂層３９が開口されて、パッド開口部４０が形成されている。スチレン系樹脂層３９上及び素子面電極３３上には、接着剤１１を介してガラス基板１２が形成されている。接着剤１１はパターニングされており、撮像素子２１上（またはマイクロレンズ３０上）には配置されていない。
図３は、図２における周辺回路部をパッド開口部側から見た図であり、絶縁膜３５、内部電極３２、及び貫通電極３７のレイアウトを示す平面図である。図に示すように、絶縁膜３５の内側には内部電極３２が配置され、内部電極３２の内側には貫通電極３７が配置されている。
貫通孔において貫通電極３７とシリコン半導体基板１０との間に配置される絶縁膜３５は、貫通電極３７とシリコン半導体基板１０とを絶縁するものである。図２及び図３に示すように、シリコン半導体基板１０の第１の主面に平行な方向において、絶縁膜３５の膜厚は３００〜１０００ｎｍ程度であり、その外形は内部電極３２の外形の外側に位置している。
このような構造により、膜厚が薄い絶縁膜を貫通電極とシリコン半導体基板との間に配置した従来例に比べて、貫通電極３７とシリコン半導体基板１０間の容量を低減でき、貫通電極３７の時定数を小さくすることができる。これにより、ハンダボール１８から供給する電源の劣化を防止することができ、さらにシリコン半導体基板１０側から発生する電源ノイズによる影響を低減できる。これにより、所望した良好な電源電圧を撮像素子２１及び周辺回路に供給することができる。
次に、第１実施形態における貫通電極３７の製造方法を以下に述べる、
図４及び図５は、第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す図である。
まず、図４に示すように、シリコン半導体基板１０に貫通孔を加工し、続いて、貫通孔内に絶縁膜３５を形成する。さらに、シリコン半導体基板１０の第２の主面上に絶縁膜３６を形成する。
続いて、図５に示すように、絶縁膜３６、３５、２３内に内部電極３２に達する貫通孔４１を空ける。さらに、図２に示すように、貫通孔４１の側面上及び底面上、及び基板１０の第２の主面上に貫通電極３７を形成する。これにより、内部電極３２と貫通電極３７を電気的に接続する。その後、ソルダーレジスト３８及びハンダボール１８を形成する。
以上説明したように第１実施形態によれば、貫通電極とシリコン半導体基板との間に、膜厚が厚い絶縁膜を形成することにより、貫通電極とシリコン半導体基板間の容量を低減することができる。これにより、貫通電極の時定数を小さくでき、外部端子から供給される電源電圧の劣化や、逆に半導体基板側から発生する電源ノイズによる影響を著しく低減することができる。これにより、信頼性の高い固体撮像装置を提供できる。
［第２実施形態］
本発明の第２実施形態のカメラモジュールについて説明する。第２実施形態では、貫通電極３７の外周を囲むように、接地電位に接続された半導体領域がシリコン半導体基板１０に形成されている。
図６は、第２実施形態のカメラモジュールの構成を示す断面図である。図７は、図６における周辺回路部をパッド開口部側から見た図であり、接地領域（半導体領域）４２、内部電極３２、及び貫通電極３７のレイアウトを示す平面図である。
カメラモジュールの撮像画素部は、第１実施形態と同様である。以下に、周辺回路部の構造を説明する。
図６に示すように、シリコン半導体基板１０の第１の主面上には層間絶縁膜２３が形成され、層間絶縁膜２３上には内部電極（第１の電極）３２が形成されている。シリコン半導体基板１０の第２の主面から第１の主面を介して層間絶縁膜２３まで貫通孔が空けられている。貫通孔の側面上、及びシリコン半導体基板１０の第２の主面上には、絶縁膜４５が形成されている。
さらに、貫通孔の内面上（絶縁膜４５上及び内部電極３２の貫通孔側の面上）、及び第２の主面の絶縁膜４５上には、貫通電極（導電体層）３７が形成されている。内部電極３２は、撮像素子２１あるいは周辺回路部に形成された周辺回路（図示しない）に電気的に接続されている。
また、貫通電極３７の外周を囲むように、シリコン半導体基板１０の第１の主面に、接地領域４２が形成されている。接地領域４２は、不純物濃度が高い拡散層からなり、貫通電極３７の近傍、例えば貫通電極３７から数μm〜数１０μmの位置に配置されている。図７には貫通電極３７の外周全体を囲むように、接地領域４２が形成された例を示したが、貫通電極３７の外周の１部のみに接地領域４２が形成されていてもよい。
さらに、接地領域４２上の層間絶縁膜２３、２４内には、接地領域４２に接続された配線４３、コンタクトプラグ４４が形成されている。接地領域４２には、接地電位等の基準電位が供給されている。このため、接地領域４２は、例えば配線４３及びコンタクトプラグ４４を介して、接地電位を持つハンダボール１８に接続される。
接地領域４２を持たない従来構造では、貫通電極３７周辺のシリコン半導体基板は、高い接地抵抗を有していたが、すなわち高い抵抗にて接地に接続されていたが、第２実施形態では、貫通電極３７周辺のシリコン半導体基板は、低い接地抵抗を有しており、電位が安定している。
このため、第１実施形態と同様に、ハンダボール１８から供給する電源の劣化を防止することができ、さらにシリコン半導体基板１０側から発生する電源ノイズによる影響を低減できる。これにより、所望した良好な電源電圧を撮像素子２１及び周辺回路に供給することができる。
以上説明したように第２実施形態によれば、貫通電極の周辺の接地抵抗を低減することにより、貫通電極の時定数を小さくし、外部端子から供給される電源電圧の劣化や、逆に半導体基板側から発生する電源ノイズによる影響を著しく低減することができる。これにより、信頼性の高い固体撮像装置を提供できる。
［第３実施形態］
本発明の第３実施形態のカメラモジュールについて説明する。第３実施形態は、第１実施形態及び第２実施形態の特徴部を組み合わせたものである。第３実施形態では、貫通電極３７とシリコン半導体基板１０との間に、膜厚が厚い絶縁膜が形成されると共に、貫通電極３７を囲むように、接地電位に接続された接地領域４２が形成されている。
図８は、第３実施形態のカメラモジュールの構成を示す断面図である。図９は、図８における周辺回路部をパッド開口部側から見た図であり、接地領域４２、絶縁膜３５、内部電極３２、及び貫通電極３７のレイアウトを示す平面図である。
図示するように、貫通電極３７とシリコン半導体基板１０との間に、膜厚が厚い絶縁膜３５が形成されている。さらに、貫通電極３７を囲むように、シリコン半導体基板１０の第１の主面に、接地電位に接続された接地領域４２が形成されている。その他の構成は、第１及び第２実施形態の構成と同様である。
第３実施形態によれば、第１及び第２実施形態よりも大きな効果を有し、第１及び第２実施形態よりさらに信頼性の高い固体撮像装置を提供できる。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
１０…シリコン半導体基板、１１…接着剤、１２…ガラス基板、１３…接着剤、１４…ＩＲ（赤外線）カットフィルタ、１５…接着剤、１６…撮像レンズ、１７…レンズホルダー、１８…ハンダボール（外部端子）、１９…遮光兼電磁シールド、２０…接着剤、２１…撮像素子、２２…素子分離絶縁層、２３…層間絶縁膜、２４…層間絶縁膜、２５…配線、２６…パッシベーション膜、２７…ベース層、２８…カラーフィルタ、２９…オーバーコート、３０…マイクロレンズ、３１…空洞、３２…内部電極（第１の電極）、３３…素子面電極（第２の電極）、３４…コンタクトプラグ、３５…絶縁膜、３６…絶縁膜、３７…貫通電極（導電体層）、３８…ソルダーレジスト、３９…スチレン系樹脂層、４０…パッド開口部、４１…貫通孔、４２…接地領域（半導体領域）、４３…配線、４４…コンタクトプラグ、４５…絶縁膜、１００…カメラモジュール、２００…実装基板。

Claims (5)

  1. 半導体基板の第１の主面に形成された撮像素子と、
    前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、
    前記半導体基板に空けられた貫通孔内に形成された絶縁膜と、
    前記貫通孔内の前記絶縁膜上に形成され、前記外部端子に電気的に接続された貫通電極と、
    前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極とを具備し、
    前記半導体基板の第１の主面に対して垂直な方向から見たとき、前記絶縁膜と前記半導体基板が接する外形は、前記第１の電極の外形より大きいことを特徴とする固体撮像装置。
  2. 前記貫通電極の外周の少なくとも１部を囲むように、前記半導体基板に形成された半導体領域と、
    前記半導体領域上に形成され、前記半導体領域に電気的に接続された配線とをさらに具備し、
    前記半導体領域には前記配線を介して接地電位が供給されていることを特徴とする請求項１に記載の固体撮像装置。
  3. 半導体基板の第１の主面に形成された撮像素子と、
    前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、
    前記半導体基板に空けられた貫通孔内に形成され、前記外部端子に電気的に接続された貫通電極と、
    前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極と、
    前記貫通電極の外周の少なくとも１部を囲むように、前記半導体基板に形成された半導体領域と、
    前記半導体領域上に形成され、前記半導体領域に電気的に接続された配線とを具備し、
    前記半導体領域には前記配線を介して接地電位が供給されていることを特徴とする固体撮像装置。
  4. 前記第１の電極上及び前記半導体基板の前記第１の主面上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された第２の電極と、
    前記第２の電極上及び前記層間絶縁膜上に形成され、前記第２の電極の一部分が開口された開口部を有するパッシベーション膜と、
    前記第２の電極と前記第１の電極との間に接続形成されたコンタクトプラグと、
    をさらに具備することを特徴とする請求項１乃至３のいずれかに記載の固体撮像装置。
  5. 前記撮像素子に対応するように、前記撮像素子上に配置されたカラーフィルタと、
    前記カラーフィルタ上に配置されたマイクロレンズと、
    をさらに具備することを特徴とする請求項１乃至４のいずれかに記載の固体撮像装置。
JP2009100068A 2009-04-16 2009-04-16 固体撮像装置 Pending JP2010251558A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009100068A JP2010251558A (ja) 2009-04-16 2009-04-16 固体撮像装置
TW099105507A TWI437699B (zh) 2009-04-16 2010-02-25 And a solid-state imaging device having a through-electrode
CN2010101274833A CN101866897B (zh) 2009-04-16 2010-03-09 具有贯通电极的固体摄像器件
US12/727,564 US8476729B2 (en) 2009-04-16 2010-03-19 Solid-state imaging device comprising through-electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100068A JP2010251558A (ja) 2009-04-16 2009-04-16 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2010251558A true JP2010251558A (ja) 2010-11-04

Family

ID=42958544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100068A Pending JP2010251558A (ja) 2009-04-16 2009-04-16 固体撮像装置

Country Status (4)

Country Link
US (1) US8476729B2 (ja)
JP (1) JP2010251558A (ja)
CN (1) CN101866897B (ja)
TW (1) TWI437699B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
WO2017022450A1 (ja) * 2015-07-31 2017-02-09 ソニー株式会社 ピンホールカメラ、電子機器、および製造方法
JP2020072187A (ja) * 2018-10-31 2020-05-07 キヤノン株式会社 半導体装置、モジュール、カメラおよび機器
WO2023074233A1 (ja) 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
US8532449B2 (en) * 2010-05-06 2013-09-10 Intel Corporation Wafer integrated optical sub-modules
JP2012018993A (ja) * 2010-07-06 2012-01-26 Toshiba Corp カメラモジュールおよびその製造方法
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9570398B2 (en) 2012-05-18 2017-02-14 Xintec Inc. Chip package and method for forming the same
JP2014022402A (ja) * 2012-07-12 2014-02-03 Toshiba Corp 固体撮像装置
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
TWI616692B (zh) * 2014-12-29 2018-03-01 鴻海精密工業股份有限公司 光纖連接器及光耦合透鏡
WO2016143288A1 (en) * 2015-03-12 2016-09-15 Sony Corporation Imaging device, manufacturing method, and electronic device
TWI600125B (zh) 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6743035B2 (ja) * 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
WO2017209296A1 (ja) * 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060067A (ja) * 2004-08-20 2006-03-02 Rohm Co Ltd 半導体チップの製造方法、半導体チップ、半導体装置の製造法および半導体装置
JP2007214360A (ja) * 2006-02-09 2007-08-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2008205256A (ja) * 2007-02-21 2008-09-04 Fujifilm Corp 裏面照射型固体撮像素子
JP2009065055A (ja) * 2007-09-07 2009-03-26 Fujifilm Corp 固体撮像装置及び固体撮像装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
DE19916572A1 (de) * 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
US6960837B2 (en) * 2002-02-26 2005-11-01 International Business Machines Corporation Method of connecting core I/O pins to backside chip I/O pads
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2005101711A (ja) 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法
JP2005234038A (ja) * 2004-02-17 2005-09-02 Seiko Epson Corp 誘電体多層膜フィルタ及びその製造方法並びに固体撮像デバイス
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
DE102005053494A1 (de) * 2005-11-09 2007-05-16 Fraunhofer Ges Forschung Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate
TW200739894A (en) 2006-04-10 2007-10-16 United Microelectronics Corp Semiconductor image sensor and method for fabricating the same
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060067A (ja) * 2004-08-20 2006-03-02 Rohm Co Ltd 半導体チップの製造方法、半導体チップ、半導体装置の製造法および半導体装置
JP2007214360A (ja) * 2006-02-09 2007-08-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2008205256A (ja) * 2007-02-21 2008-09-04 Fujifilm Corp 裏面照射型固体撮像素子
JP2009065055A (ja) * 2007-09-07 2009-03-26 Fujifilm Corp 固体撮像装置及び固体撮像装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
WO2017022450A1 (ja) * 2015-07-31 2017-02-09 ソニー株式会社 ピンホールカメラ、電子機器、および製造方法
US10986281B2 (en) 2015-07-31 2021-04-20 Sony Corporation Pinhole camera, electronic apparatus and manufacturing method
US11924557B2 (en) 2015-07-31 2024-03-05 Sony Corporation Pinhole camera, electronic apparatus and manufacturing method
JP2020072187A (ja) * 2018-10-31 2020-05-07 キヤノン株式会社 半導体装置、モジュール、カメラおよび機器
JP7378923B2 (ja) 2018-10-31 2023-11-14 キヤノン株式会社 半導体装置、モジュール、カメラおよび機器
US11841572B2 (en) 2018-10-31 2023-12-12 Canon Kabushiki Kaisha Semiconductor apparatus, module, camera, and equipment
WO2023074233A1 (ja) 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
CN101866897B (zh) 2012-11-14
US20100264503A1 (en) 2010-10-21
TWI437699B (zh) 2014-05-11
TW201101471A (en) 2011-01-01
CN101866897A (zh) 2010-10-20
US8476729B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
JP2010251558A (ja) 固体撮像装置
US11961867B2 (en) Electronic device package and fabricating method thereof
US7365364B2 (en) Sensor semiconductor device with sensor chip
JP5178569B2 (ja) 固体撮像装置
JP5078725B2 (ja) 半導体装置
JP6124502B2 (ja) 固体撮像装置およびその製造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI556379B (zh) 半導體封裝件及其製法
JP2012015470A (ja) 撮像装置および撮像装置の製造方法
US8018032B2 (en) Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
JP2010186870A (ja) 半導体装置
JP2022510692A (ja) パッシブデバイスアセンブリを備えた集積デバイスパッケージ
US11380726B2 (en) Sensor device
JP2005026582A (ja) 半導体装置及びその半導体装置の製造方法
JP2019195082A (ja) 固体撮像装置および固体撮像装置の製造方法
CN220585222U (zh) 芯片封装结构
JP2018022924A (ja) 固体撮像装置およびその製造方法
EP4447109A1 (en) Semiconductor device
US11682654B2 (en) Semiconductor structure having a sensor device and method of manufacturing the same
US11101388B2 (en) Semiconductor device
JP6236181B2 (ja) 固体撮像装置およびその製造方法
TWI500127B (zh) 薄型化主動感測模組及其製作方法
TW202324774A (zh) 光半導體封裝及光半導體封裝之製造方法
JP2020129688A (ja) 撮像装置
TWI462280B (zh) 晶圓級影像模組結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507