JP6236181B2 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP6236181B2
JP6236181B2 JP2017075445A JP2017075445A JP6236181B2 JP 6236181 B2 JP6236181 B2 JP 6236181B2 JP 2017075445 A JP2017075445 A JP 2017075445A JP 2017075445 A JP2017075445 A JP 2017075445A JP 6236181 B2 JP6236181 B2 JP 6236181B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
groove
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017075445A
Other languages
English (en)
Other versions
JP2017126783A (ja
JP2017126783A5 (ja
Inventor
下津佐 峰生
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017075445A priority Critical patent/JP6236181B2/ja
Publication of JP2017126783A publication Critical patent/JP2017126783A/ja
Publication of JP2017126783A5 publication Critical patent/JP2017126783A5/ja
Application granted granted Critical
Publication of JP6236181B2 publication Critical patent/JP6236181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Description

本発明は、固体撮像装置およびその製造方法に関する。
特許文献1には、受光部を構成する部材とそれを駆動する周辺回路を構成する部材とを結合して形成されたイメージセンサが開示されている。受光部を構成する部材は、マイクロレンズ、カラーフィルタ、フォトダイオード、トランスファートランジスタおよびメタルラインを有する。周辺回路を構成する部材は、受光部側のメタルラインと接続するためのメタルライン、ソース/ドレイン領域が形成された基板、絶縁膜、パッド、および、該絶縁膜および該基板を貫通して該パッドとメタルラインとを接続する接続部を有する。
特開2006−191081公報
特許文献1に記載された構成では、基板を貫通した接続部が該基板と接触しているので、複数のパッドを設けた場合において、該複数のパッドの絶縁が不完全になりうる。基板に形成された貫通口の側面を絶縁体で覆った後に接続部を形成する方法も考えられるが、この場合、深い貫通口の側面に安定的に絶縁膜を形成することが要求される。
本発明は、半導体層を貫通して配置される導電体の絶縁を簡単な方法で確実に行うために有利な技術を提供することを目的とする。
本発明の1つの側面は、固体撮像装置に係り、第1面とその反対側の第2面とを有する半導体層と、前記半導体層の前記第1面側に配された第1導電パターン及び第2導電パターンと、前記半導体層を貫通して前記第1導電パターンに接続された第1導電体と、前記半導体層を貫通して前記第2導電パターンに接続された第2導電体と、を備え、前記第1導電体及び前記第2導電体を通り且つ前記第1面に対して垂直な断面において、前記半導体層には、それぞれ、前記半導体層を貫通する、第1の溝、第2の溝、及び第3の溝が設けられ、前記断面において、前記第1の溝は、前記第1導電体と前記第2導電体との間に位置し、前記断面において、前記第1導電体は、前記第2の溝と前記第1の溝の間に位置し、前記断面において、前記第2導電体は、前記第1の溝と前記第3の溝の間に位置し、前記断面において、前記第1導電体は、前記第1の溝側の側面および前記第2の溝側の側面の双方で前記半導体層に直接接触し、且つ、前記第2導電体は、前記第1の溝側の側面および前記第3の溝側の側面の双方で前記半導体層に直接接触していることを特徴とする。
本発明は、半導体層を貫通して配置される導電体の絶縁を簡単な方法で確実に行うために有利な技術を提供することを目的とする。
第1実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第1実施形態の固体撮像装置の平面レイアウトを模式的に示す図。 第1実施形態の固体撮像装置の回路構成を示す図。 第1実施形態の固体撮像装置の製造方法を説明する模式的断面図。 第1実施形態の固体撮像装置の製造方法を説明する模式的断面図。 第1実施形態の固体撮像装置の製造方法を説明する模式的断面図。 第1実施形態の固体撮像装置の製造方法を説明する模式的断面図。 第1実施形態の固体撮像装置の部分的な構成を模式的に示す図。 第2実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第3実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第4実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第5実施形態の固体撮像装置の平面レイアウトを模式的に示す図。 第6実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第7実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第8実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第9実施形態の固体撮像装置が配列されたウエハを模式的に示す図。 第9実施形態の固体撮像装置の平面レイアウトを模式的に示す図。 第9実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第10実施形態の固体撮像装置の断面構造を模式的に示す断面図。 第10実施形態の固体撮像装置の平面レイアウトを模式的に示す図。
本発明の固体撮像装置は、例えば、MOSイメージセンサおよびCCDイメージセンサなどの種々のイメージセンサに適用されうる。また、本発明の固体撮像装置は、光電変換部が形成された半導体層の2つの面のうち光入射面と反対側の面に多層配線層が配置された固体撮像装置、および、多層配線層に設けられた開口を通して光電変換部に光が入射する固体撮像装置の双方に適用されうる。前者は、いわゆる裏面照射型の固体撮像装置であり、ボンディング用の電極は、光入射面およびその反対側の面のいずれにも設けられうる。後者は、従来から主流の固体撮像装置であり、これを便宜的に表面照射型と呼ぶことにする。
以下、本発明の固体撮像装置およびその製造方法を裏面照射型の固体撮像装置およびその製造方法に適用した例を説明する。しかしながら、本発明は、表面照射型の固体撮像装置およびその製造方法にも適用可能である。本発明を表面照射型の固体撮像装置およびその製造方法に適用する場合、後者は、ボンディング用の電極は、典型的には、光電変換部が形成された半導体層の2つの面のうち光入射面とは反対側の面に配置されうる。
[第1実施形態]
図3を参照しながら以下の各実施形態に共通に適用されうる固体撮像装置の回路構成を例示的に説明する。ここでは、一例として、信号電荷が電子である場合について説明する。固体撮像装置は、複数の光電変換部303が配列された画素部301と、画素部301から信号を読み出すための制御回路および読み出された信号を処理する信号処理回路を含む周辺回路部302とを有する。
画素部301は、複数の光電変換部303と、複数の転送トランジスタ304と、複数の増幅トランジスタ306と、複数のリセットトランジスタ307とを含む。画素部301は、別の観点において、複数の画素を含み、各画素は、1つの光電変換部303を含む。図3に示された例では、各画素は、光電変換部303と、転送トランジスタ304と、増幅トランジスタ306と、リセットトランジスタ307とを含む。他の例においては、増幅トランジスタ306およびリセットトランジスタ307が複数の画素(複数の光電変換部303)によって共有されうる。
転送トランジスタ304のソースは光電変換部303と接続され、転送トランジスタ304のドレインは増幅トランジスタ306のゲート電極と接続されている。増幅トランジスタ306のゲート電極と同一のノードをノード305とする。リセットトランジスタ307はノード305に接続され、ノード305の電位を任意の電位(例えばリセット電位)に設定する。増幅トランジスタ306は、ソースフォロア回路の一部であり、ノード305の電位に応じた信号を信号線RLに出力する。ノード305はフローティングディフュージョンと呼ばれうる。
周辺回路部302は、画素部301以外の部分として考えることができる。周辺回路部302は、画素部301のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路VSRを有しうる。また、周辺回路部302は、画素部301から出力された信号を保持し、増幅や加算やAD変換などの信号処理を行う読み出し回路RCを有しうる。また、周辺回路部302は、読み出し回路RCから信号を順次出力するタイミングを制御する制御回路である水平走査回路HSRを有しうる。
次に、図2を参照しながら固体撮像装置の平面レイアウトを例示的に説明する。固体撮像装置として構成されたチップ111は、画素部301、周辺回路部302およびパッド部Pを備えている。画素部301には光電変換部303が配置され、周辺回路部302には水平走査回路HSR、垂直走査回路VSRおよび読み出し回路RCが配置されている。パッド部Pは、開口108と、開口108の中に配置された金属電極(導電体)110と、開口108を取り囲む溝109とを有する。ここで、開口108の側面と溝109の内側側面との間には、半導体からなる壁部WPが形成されている。壁部WPは、以下で説明される半導体層の一部である。
図1は、図2のX−X’線の断面構造を模式的に示す断面図である。第1実施形態の固体撮像装置は、半導体層104および多層配線層102を有する。第1実施形態の固体撮像装置はまた、半導体層104を貫通し、かつ多層配線層102の中の導電層103に至る開口108と、開口108を取り囲み、かつ半導体層104を貫通した溝109とを備えている。第1実施形態の固体撮像装置はまた、導電層103に接続されるように開口108の中に配置された金属電極110を備えている。半導体層104は、金属電極110を取り囲むように開口108の側面と溝109の内側側面との間に配置された壁部WPを含む。
半導体層104は、例えば、シリコンなどの半導体で構成される。半導体層104には、光電変換部105(前述の光電変換部303に対応)が形成されている。ここで、一例において、半導体層104はp型半導体領域を含み、光電変換部105は電荷蓄積領域としてのn型半導体領域を含みうる。多層配線層102は、複数の金属配線と複数の層間絶縁膜(コンタクトプラグが形成された絶縁膜、ビアプラグが形成された絶縁膜)とが積層されて構成されている。複数の金属配線層には、金属電極110が接続される導電層103が含まれる。
多層配線層102の2つの面のうち半導体層104が配置された面と反対側の面には、支持基板101が結合されうる。支持基板101は、例えば、シリコン基板でありうる。接着剤を用いずに多層配線層102に支持基板101を結合させる場合、支持基板101としては、シリコン基板が適している。半導体層104の第2面(裏面)S2の側には、カラーフィルタ106、オンチップレンズ107、平坦化膜PLが配置されうる。第1実施形態の固体撮像装置は、半導体層104の第2面(裏面)S2の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。
開口108は、半導体層104の第2面(裏面)S2の側から半導体層104を貫通し、多層配線層102の中の導電層103に達するように形成されている。開口108を取り囲む溝109は、半導体層104の第2面(裏面)S2の側から半導体層104を貫通するように形成されている。溝109は、図2に例示されように、複数の開口108を相互に分離するように配置されている。
開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、多層配線層102の導電層103に接続されている。金属電極110は、例えば、ボンディング、バンプまたはめっき等の方法によって形成されうる。金属電極110は、例えば、金、銀またはアルミニウム等の材料で形成されうる。溝109の中には、固体が存在しない空間が存在する。
図4A〜図4Dを参照しながら第1実施形態の固体撮像装置の製造方法を説明する。図4A〜図4Dは、図1と同様の部分(図2のX−X’線の断面)を示す断面図である。図4Aを参照して説明する。半導体層104を準備する。半導体層104は、例えばシリコン基板である。まず、半導体層104の第1面(表面)S1に素子分離(不図示)を形成する。素子分離は、シリコン酸化膜などの絶縁層を含み、例えばSTI構造を有する。次いで、半導体層104にウエル(不図示)を形成する。その後、光電変換部105、並びに、トランジスタ(不図示)を構成するn型半導体領域(不図示)およびp型半導体領域(不図示)を形成する。また、半導体層104の上に、ゲート酸化膜を介してゲート電極層を形成する。ゲート電極層は、例えば、ポリシリコン層の堆積及びパターニングによって形成され、ゲート電極のほか、それに接続された配線も含みうる。
次いで、半導体層104の第1面(表面)S1の上に多層配線層102を形成する。具体的には、まず、ゲート電極層を覆うように層間絶縁膜となる膜を形成する。具体的には、層間絶縁膜となる膜にコンタクトホールを形成し、バリアメタル及びタングステンの膜を形成し、バリアメタル及びタングステンの膜の余分な部分を除去することで層間絶縁膜とコンタクトプラグを形成する。そして、層間絶縁膜の上にバリアメタル及びアルミニウムの膜を成膜し、これらをパターニングすることで配線層を形成する。更に、層間絶縁膜となる膜の形成、ビアホールおよびビアプラグの形成、配線層の形成を繰り返すことで、多層配線層102を形成する。配線層及びその形成には、銅配線及びダマシンプロセスを用いることができる。以上によって、図4Aに示す構成が得られる。導電層103は、図4Aに示す例では、多層配線層102の最上層に配置されているが、導電層103は、この例に限定されず、多層配線層102中のどの層に配されても構わない。
図4Bを参照して説明を続ける。多層配線層102の上面に支持基板101の下面を結合させる。多層配線層102の上面は、絶縁膜で構成され、CMPやエッチングなどで平坦化されている。支持基板101の下面も平坦な状態である。支持基板101は、例えばシリコン基板またはガラス基板などでありうる。多層配線層102に対する支持基板101の結合は、真空中または不活性ガス雰囲気中で行うことが好ましい。また、結合の前に、多層配線層102の上面および支持基板101の下面に対してプラズマ照射を行うことが望ましい。このプラズマ照射を行うことで、プラズマ照射を行わない場合に比べて、シリコン酸化膜やシリコン窒化膜などの絶縁膜同士の接合がより強固なものとなる。また、プラズマ照射の他に薬液処理によって結合面を活性化する方法も適用可能である。また、結合に接着剤を用いることも可能である。接着剤としては、例えばベンゾシクロブテン等が使用可能で、ベンゾシクロブテンの場合、摂氏250℃程度で結合を行うことができる。また、接着剤による結合において要求される多層配線層102の上面および支持基板101の下面の平坦性は、接着材を用いない場合に比べて低い。
図4Cを参照して説明を続ける。半導体層104を第2面(裏面)S2の側からを薄膜化する。薄膜化は、研削、CMPまたはエッチング等の方法によって行うことができる。半導体層104を薄膜化することで、入射光が光電変換部105に効率良く到達する。これは感度の向上に寄与する。半導体層104は、薄膜化を通して支持基板101よりも薄くされうる。
図4Dを参照して説明を続ける。半導体層104の第2面(裏面)S2に、樹脂からなる平坦化層PL1、カラーフィルタ106、樹脂からなる平坦化層PL2、オンチップレンズ107をこの順で形成する。以下では、平坦化層PL1、PL2を合わせて平坦化層PLをして説明する。更に、半導体層104および多層配線層102に開口108および溝109を形成する。開口108は、半導体層104を貫通し、かつ導電層103に達するように形成される。溝109は、半導体層104を貫通し、かつ複数の開口108を相互に分離するように形成される。
開口108および溝109は、開口108および溝109を形成すべき領域に開口を有するレジストパターンを形成し、これをエッチングマスクとして平坦化層PL、半導体層104および多層配線層102をエッチングすることによって形成することができる。具体的には、レジストを平坦化膜PLおよびオンチップレンズ107を覆うように塗布し、これを露光および現像することによってレジストパターンを形成する。次いで、例えばC4F8を含むガスを用いて平坦化層PLをドライエッチングすることによって半導体層104を露出させる。更に、例えば、SF6を含むガスを用い半導体層104をエッチングするステップと、C4F8を含むガスを使ってレジストパターンを保護するステップとを繰り返しながら半導体層104を貫通させる。更に、例えば、C4F8を含むガスを使って開口108が導電層103に達するまで多層配線層102をエッチングする。この際に、開口108および溝109が同時に形成される。
ここで、開口108を形成するためのエッチングは、導電層103に到達した時点で停止するが、溝109が導電層103と同一の層に突き当たらない場合には、エッチングが停止しない。よって、溝109が導電層103と同一の層に突き当たる部分では、開口108の深さと溝109の深さとが同じになるが、溝109が導電層103と同一の層に突き当たらない部分では、溝109の深さが開口108の深さよりも深くなりうる。開口108および溝109の形成の後、レジストパターンの表面の硬化層を、CF4を含むガスを使ってドライエッチングによって除去する。その後、O2を含むガスを用いてレジストパターンを除去する。
以下、図5を参照しながら開口108、溝109および導電層103の関係を説明する。図5は、開口108、溝109および導電層103の各領域を模式的に示す透視図である。開口108は、導電層103の領域内に形成されうる。溝109は、その全体が導電層103の領域内に形成されてもよいが、図5に例示されるように、溝109は、その一部が導電層103の領域の外側に配置されてもよい。図5に示す例では、領域201においては、溝109は、導電層103に接続された配線103aの領域上に形成される。ここで、導電層103と配線103aとは、同一の層に形成されたパターンである。領域202においては、溝109の底には、導電層103および配線103aが存在しない。
導電層103および配線103aは、コンタクトプラグ124を介して、導電層103および配線103aとは別の層の配線125に接続されている。導電層103は、例えば、一辺が50〜100μm程度でありうる。開口108は、導電層103よりもやや小さく形成され、例えば、導電層103の一辺が100μmである場合は、開口108の一辺は90μm程度でありうる。図5において、導電層103と開口108は、正方形であるが、他の形状でもよい。溝109は、例えば、その幅が数μm程度でありうる。半導体層104及び多層配線層102の厚さは、例えば、数μm程度でありうる。
開口108および溝109の形成の後に、図1に例示されるように、開口108の中に金属電極110を形成する。金属電極110は、導電層103と接続されるように形成される。金属電極110は、例えば、ボンディング、バンプ、めっき等の方法によって形成されうる。金属電極110は、例えば、金、銀、アルミニウム等の材料で形成されうる。溝109の中には、固体が存在しない空間が形成されている。溝109は、それによって囲まれた金属電極110を絶縁する機能を有する。
ここで、金属電極110は、半導体層104に接触して配置される可能性がある。また、固体撮像装置100の使用中の変形によって金属電極110が半導体層104に接触する可能性がある。金属電極110が半導体層104に接触すると、その金属電極110は、半導体層104を介して他の金属電極110に電気的に接続されうる。このようにして、金属電極110が他の金属電極110と電気的に接続されると、固体撮像装置が正常に動作しなくなる。例えば、金属電極110と他の金属電極110との間に微小な電流が流れる場合であっても、それによって特性が低下したり、誤動作が起こったりしうる。
第1実施形態によれば、多層配線層102の導電層103に接続された金属電極110が形成された開口108の周囲に、半導体層104を貫通するように溝109が形成されている。したがって、金属電極110が半導体層104に接触することがあっても、異なる金属電極110の間での導通が起こることはない。開口108と溝109とは、同時に形成することができるので、工程数の増加を抑えることができ、これにより製造コストの上昇を抑えることができる。
本発明の固体撮像装置の製造方法は、上記の製造方法に限定されるものではなく、種々の変更が可能である。例えば、平坦化層PL、カラーフィルタ106およびオンチップレンズ107の形成の前に開口108および溝109を形成してもよい。その場合は、開口108および溝109を形成した後にそれらに樹脂を充填して平坦化することが好ましい。何故なら、カラーフィルタ106およびオンチップレンズ107を高い精度で形成するためには、それらの下地に段差がない方が好ましいからである。そのようにすると、カラーフィルタ106およびオンチップレンズ107を形成した後に、開口108および溝109に充填された樹脂を取り除く工程が必要になる。これは、開口108および溝109に対応する部分に開口を有するレジストパターンを形成し、これをマスクとして樹脂をエッチングまたはアッシングすることによってなされうる。あるいは、樹脂が絶縁体である場合、開口108および溝109のうち開口108の中の樹脂のみを除去してもよい。
半導体層104は、例えば、バルクの半導体基板またはSOI(Silicon On Insulator又はSemiconductor On Insulator)基板を利用して形成されうる。
[第2実施形態]
図6を参照しながら本発明の第2実施形態の固体撮像装置およびその製造方法を説明する。図6は、第2実施形態において援用される図2のX−X’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1実施形態に従いうる。第2実施形態では、開口108、溝109および金属電極110は、光電変換部105が形成された半導体層(第2半導体層)104の第1面S1および第2面S2のうち第1面の側に配置された支持基板101としての半導体層に形成される。つまり、第2実施形態では、開口108、溝109および金属電極110は、光入射面とは反対側の面に形成される。第2実施形態の固体撮像装置もまた、半導体層104の第1面S1および第2面(裏面)S2のうち第2面の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。
半導体層104、光電変換部105、多層配線層102、導電層103、カラーフィルタ106およびオンチップレンズ107については、第1実施形態と同様である。支持基板101は、多層配線層102に結合されて、多層配線層102および半導体層104を支持する。第2実施形態の固体撮像装置は、支持基板101と半導体層104との間に多層配線層102が配置された構造を有する。
支持基板101としての半導体層は、シリコン基板等の半導体基板で構成されうる。多層配線層102に対する支持基板101の結合のために接着剤を使用しない場合、支持基板101は、シリコン基板であることが好ましい。
開口108は、支持基板101としての半導体層を貫通し、多層配線層102の中の導電層103に達するように形成されている。開口108を取り囲む溝109は、支持基板101としての半導体層を貫通するように形成されている。溝109は、図2に例示されるように、複数の開口108を相互に分離するように配置されている。導電層103は、図6に示す例では、多層配線層102の最上層に配置されているが、導電層103は、この例に限定されず、多層配線層102中のどの層に配されても構わない。
開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、多層配線層102の導電層103に接続されている。金属電極110は、例えば、ボンディング、バンプまたはめっき等の方法によって形成されうる。金属電極110がバンプなどで構成される場合、第2実施形態の固体撮像装置は、第1実施形態の固体撮像装置よりもパッケージ面積を小さくするために有利である。
[第3実施形態]
図7を参照しながら本発明の第3実施形態の固体撮像装置およびその製造方法を説明する。図7は、第3実施形態において援用される図2のX−X’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1実施形態に従いうる。第3実施形態の固体撮像装置は、第1部材308と第2部材309とを結合して構成される。第1部材308は、光電変換部105が形成された半導体層104と、多層配線層102とを有する。第2部材309は、支持基板101としての半導体層と、多層配線層122とを有する。第1部材308の多層配線層102と第2部材309の多層配線層122とで1つの多層配線層が形成される。支持基板101としての半導体層には、周辺回路部302のトランジスタを構成する半導体領域120が配置され、該半導体層の上には、該トランジスタのゲート電極121が形成されている。半導体層104および支持基板101としては、SOI基板を利用してもよい。
第1部材308と第2部材309とをそれぞれ別々に形成した後、第1部材308の多層配線層102と第2部材309の多層配線層122とが結合面123で結合される。半導体層104、および支持基板101としての半導体層は、シリコン基板等の半導体基板で構成されうる。第1部材308と第2部材309との結合方法は、第1実施形態における多層配線層102と支持基板101との結合方法にしたがいうる。第1部材308の多層配線層102および第2部材309の多層配線層122は、金属で形成された配線層がむき出しになっており、第1部材308と第2部材309との結合によって、これらの配線層が相互に金属接合されうる。あるいは、多層配線層102と多層配線層122とをマイクロバンプを用いて金属接合させ、隙間に有機充填材を挿入してもよい。
半導体層104の第2面(裏面)S2の側には、カラーフィルタ106、オンチップレンズ107および平坦化膜PLが配置されうる。第3実施形態の固体撮像装置もまた、半導体層104の第2面(裏面)S2の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。
開口108は、半導体層104の第2面(裏面)S2の側から半導体層104を貫通し、第1部材308の多層配線層102および第2部材309の多層配線層122のいずれかの中に配置された導電層103に達するように形成されている。開口108を取り囲む溝109は、半導体層104の第2面(裏面)S2の側から半導体層104を貫通するように形成されている。溝109は、図2に例示されように、複数の開口108を相互に分離するように配置されている。開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、多層配線層102の導電層103に接続されている。
第1部材308と第2部材309とを結合して固体撮像装置を形成することにより、光電変換部105の感度を向上させたり、画素密度を高めたりすることが容易になる。ここで、図3を参照しながら第1部材308および第2部材309への回路素子の割り振りの例を説明する。第1部材308には、光電変換部303および転送トランジスタ304が配置されうる。第2部材309には、増幅トランジスタ306、リセットトランジスタ307、および、部302の回路の少なくとも一部が配置されうる。第2部材309に配置された周辺回路部302から第1部材308に配置された転送トランジスタ304のゲート電極には、接合部であるノード310を介して制御信号が供給される。第1部材308の光電変換部303で発生した信号は、転送トランジスタ304のドレイン領域、即ちノード305に転送される。ノード305は、第1部材308に配置された部分と第2部材309に配置された部分とを含む。
このような構成によれば、1つの部材(即ち1つの基板)に画素部の構成要素の全てを配置する場合に比べて、光電変換部303の面積を大きくすることができ、これにより感度を向上させることができる。また、1つの部材(即ち1つの基板)に画素部の構成要素の全てを配置する場合に比べて、光電変換部の面積を同一とするならば、光電変換部303の数を増加させることができ、多画素化が可能となる。また、1つの部材(即ち1つの基板)に画素部の構成要素の全てを配置する場合に比べて、画素部と周辺回路部との作り分けが容易となる。
[第4実施形態]
図8を参照しながら本発明の第4実施形態の固体撮像装置およびその製造方法を説明する。図8は、第4実施形態において援用される図2のX−X’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1〜第3実施形態に従いうる。第4実施形態では、開口108、溝109および金属電極110は、光電変換部105が形成された半導体層(第2半導体層)104の第1面S1の側に配置された支持基板101としての半導体層に形成される。つまり、第4実施形態では、開口108、溝109および金属電極110は、光入射面とは反対側の面に形成される。第4実施形態の固体撮像装置もまた、半導体層104の第2面(裏面)S2の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。
第4実施形態の固体撮像装置は、第3実施形態と同様に、第1部材308と第2部材309とを結合して構成される。第1部材308は、光電変換部105が形成された半導体層104と、多層配線層102とを有する。第2部材309は、支持基板101としての半導体層と、多層配線層122とを有する。第1部材308の多層配線層102と第2部材309の多層配線層122とで1つの多層配線層が形成される。支持基板101としての半導体層には、周辺回路部302のトランジスタを構成する半導体領域120が配置され、該半導体層の上には、該トランジスタのゲート電極121が形成されている。半導体層104および支持基板101としては、SOI基板を利用してもよい。
開口108は、支持基板101としての半導体層を貫通し、第1部材308の多層配線層102および第2部材309の多層配線層122のいずれかの中に配置された導電層103に達するように形成されている。開口108を取り囲む溝109は、支持基板101としての半導体層を貫通するように形成されている。溝109は、図2に例示されるように、複数の開口108を相互に分離するように配置されている。開口108および溝109の形成前に支持基板101としての半導体層を薄膜化してもよい。開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、多層配線層102の導電層103に接続されている。金属電極110は、例えば、ボンディング、バンプまたはめっき等の方法によって形成されうる。
[第5実施形態]
図9を参照しながら本発明の第5実施形態を説明する。第5実施形態は、開口108と溝109との関係の変形例であり、第5実施形態は、他の全ての実施形態に適用可能である。図9は、固体撮像装置の平面レイアウトを例示する図である。第5実施形態では、符号200で示されるように、複数の開口108a、108bを取り囲んだ溝109を有する。つまり、開口108aと開口108bとの間には溝109が設けられていない。
このような構成は、開口108a、108bに配置された金属電極110に共通の電圧(例えば、電源電圧、接地電圧)が印加される場合や、開口108a、108bに配置された金属電極110から同一信号が出力される場合に有用である。ここで、電源電圧は、例えば、3.3Vでありうる。
[第6実施形態]
図10を参照しながら本発明の第6実施形態の固体撮像装置およびその製造方法を説明する。図10は、第6実施形態において援用される図2のY−Y’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1〜第5実施形態に従いうる。第6実施形態は、2つの部材を結合して形成される固体撮像装置に適用されうる。
第6実施形態の固体撮像装置では、第1部材308の多層配線層102と第2部材309の多層配線層122とで1つの多層配線層MLが形成されている。第6実施形態の固体撮像装置は、シール部203a、203bおよび204の少なくとも1つを有する。シール部203aは、多層配線層MLの外縁に沿って多層配線層MLに配置されている。シール部203bは、溝209を取り囲むように多層配線層MLに配置されている。シール部204は、多層配線層MLにおける開口108と溝109との間に配置されている。
以下、第6実施形態の固体撮像装置の製造方法を例示的に説明する。まず、第1部材308の半導体層104に素子分離126を形成する。素子分離126は、シリコン酸化膜などの絶縁層を含み、例えばSTI構造を有する。次いで、半導体層104にトランジスタを形成るためのウエル領域になりうるp型の半導体領域127を形成する。次いで、p型の半導体領域127にトランジスタを構成するソース・ドレイン領域になりうるn型導電型の半導体領域128を形成する。一方、第2部材309においても、素子分離129、p型の半導体領域130、n型の半導体領域120を形成する。第1部材308と第2部材309とで、素子分離の形状や製法、半導体領域の濃度や深さなどは同じにする必要はない。
更に、第1部材308に光電変換部105および多層配線層102を形成し、第2部材309に多層配線層122を形成し、第1部材308の多層配線層102側と第2部材309の多層配線層122側とを結合面123で結合する。第6実施形態では、開口108、溝109および金属電極110は、光入射面とは反対側の面に形成される。第6実施形態の固体撮像装置もまた、半導体層104の第2面(裏面)S2の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。半導体層104および支持基板101としては、SOI基板を利用してもよい。
開口108は、半導体層104を貫通し、更に第1部材308の多層配線層102を貫通し、第2部材309の多層配線層122の中に配置された導電層103に達するように形成されている。開口108を取り囲む溝109もまた、半導体層104を貫通し、更に第1部材308の多層配線層102を貫通し、第2部材309の多層配線層122の中に配置された導電層103に達するように形成されている。溝109は、図2に例示されるように、複数の開口108を相互に分離するように配置されている。開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、導電層103に接続されている。金属電極110は、例えば、ボンディング、バンプまたはめっき等の方法によって形成されうる。
シール部203a、203b、204は、多層配線層102、122における配線のための金属膜、コンタクトプラグ、ビアプラグと同一材料で、これらと同時に形成されうる。つまり、シール部203、204は、多層配線層102、122における配線のための金属膜と、コンタクトプラグおよびビアプラグを構成する金属との金属接合によって構成されうる。
第6実施形態において、導電層103は、第2部材309の多層配線層122に配置されている。この場合、開口108および溝109は、前述のように、第2部材309の多層配線層122の導電層103に達する。そのため、開口108および溝109は、結合面123、多層配線層102の積層構造、多層配線層122の積層構造を剥き出しにしている。しかし、第6実施形態によれば、シール部203a、203bおよび204によって、外部からの水分やイオンの浸入を防ぎ、回路素子を保護することができる。
また、第6実施形態では、シール部203a、203b、204は、半導体領域128、120と接合されている。そして、半導体領域128、120と半導体領域127、130により保護ダイオードが形成されている。このため、シール部203a、203b、204の構成は、外部からのノイズによる影響を低減する機能を有する。
シール部203a、203b、204の構成は、上記の構成に限定されるものではない。例えば、シール部204は、シール部203a、203bのような構成を有してもよい。例えば、溝109が結合面123に達しておらず、多層配線層102の途中までしか達していない場合、溝109の外側を取り囲むようにシール部203bは、多層配線層102にのみ配置されてもよい。
上記の例では、トランジスタを構成するウエル領域になりうる半導体領域がp型であり、トランジスタを構成するソース・ドレイン領域になりうる半導体領域がn型である。しかしながら、これは一例に過ぎず、パッドの電位や基板の極性により、トランジスタを構成するウエル領域になりうる半導体領域をn型にし、トランジスタを構成するソース・ドレイン領域になりうる半導体領域をp型としてもよい。
[第7実施形態]
図11を参照しながら本発明の第7実施形態の固体撮像装置およびその製造方法を説明する。図11は、第7実施形態において援用される図2のY−Y’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1〜第6実施形態に従いうる。第7実施形態は、2つの部材を結合して形成される固体撮像装置に適用されうる。
第7実施形態の固体撮像装置では、第1部材308の多層配線層102と第2部材309の多層配線層122とで1つの多層配線層MLが形成されている。第7実施形態の固体撮像装置は、シール部203a、203b、204の少なくとも1つを有する。シール部203aは、多層配線層MLの外縁に沿って多層配線層MLに配置されている。シール部203bは、溝209を取り囲むように多層配線層MLに配置されている。シール部204は、多層配線層MLにおける開口108と溝109との間に配置されている。
以下、第7実施形態の固体撮像装置の製造方法を例示的に説明する。まず、第1の部材308の半導体層104に素子分離126を形成する。素子分離126は、シリコン酸化膜などの絶縁層を含み、例えばSTI構造を有する。次いで、半導体層104にゲート酸化膜(不図示)とゲート電極114を形成する。一方、第2部材309においても、素子分離129、ゲート酸化膜(不図示)、ゲート電極121を形成する。第1部材308と第2部材309とで、素子分離の形状や製法、ゲート酸化膜及びゲート電極の厚さや種類などは同じにする必要はない。
更に、第1部材308に光電変換部105および多層配線層102を形成し、第2部材309に多層配線層122を形成し、第1部材308の多層配線層102側と第2部材309の多層配線層122側を結合面123で結合する。第7実施形態では、開口108、溝109および金属電極110は、光入射面とは反対側の面に形成される。第7実施形態の固体撮像装置もまた、半導体層104の第2面(裏面)S2の側に配置されたオンチップレンズ107を通して光電変換部105に光が入射する裏面照射型の固体撮像装置である。半導体層104および支持基板101としては、SOI基板を利用してもよい。
開口108は、半導体層104を貫通し、更に第1部材308の多層配線層102を貫通し、第2部材309の多層配線層122の中に配置された導電層103に達するように形成されている。開口108を取り囲む溝109もまた、半導体層104を貫通し、更に第1部材308の多層配線層102を貫通し、第2部材309の多層配線層122の中に配置された導電層103に達するように形成されている。溝109は、図2に例示されるように、複数の開口108を相互に分離するように配置されている。開口108の中には、金属電極110が配置されている。金属電極110は、チップ111を封止したパッケージのピンに対してボンディングワイヤによって接続されうる。金属電極110は、多層配線層102の導電層103に接続されている。金属電極110は、導電層103に接続されている。金属電極110は、例えば、ボンディング、バンプまたはめっき等の方法によって形成されうる。
シール部203a、203b、204は、多層配線層102、122における配線のための金属膜、コンタクトプラグ、ビアプラグと同一材料で、これらと同時に形成されうる。つまり、シール部203、204は、多層配線層102、122における配線のための金属膜と、コンタクトプラグおよびビアプラグを構成する金属との金属接合によって構成されうる。第7実施形態においても、第6実施形態と同様の効果が得られる。
[第8実施形態]
図12を参照しながら本発明の第8実施形態の固体撮像装置およびその製造方法を説明する。図12は、第8実施形態において援用される図2のX−X’線の断面構造を模式的に示す断面図である。ここで言及しない事項は、第1〜第7実施形態に従いうる。第8実施形態の固体撮像装置は、開口108および溝109の形成によって露出した半導体層104の面を保護する保護層131を有する。
第8実施形態の固体撮像装置は、半導体層104の形成および薄膜化までは、第1実施形態の製造方法に従って製造されうる。半導体層104を薄膜化した後、半導体層104および多層配線層102に開口108および溝109を形成する。開口108は、半導体層104を貫通し、かつ導電層103に達するように形成される。溝109は、半導体層104を貫通し、かつ複数の開口108を相互に分離するように形成される。
開口108および溝109の形成の後、保護層となりうるシリコン窒化膜などの膜をプラズマCVD法などの方法によって、半導体層104の第2面(裏面)S2、および、開口108および溝109に露出した側面を覆うように形成する。次に、半導体層104の第2面(裏面)S2の側に、カラーフィルタ106、オンチップレンズ107、平坦化膜PLを形成する。
次いで、開口108および溝109を覆っている部分の平坦化膜PLおよび開口108の底部のシリコン窒化膜をエッチングなどで除去し、導電層103を露出させ、シリコン窒化膜からなる保護層131を形成する。更に、開口108の中に金属電極110を形成する。金属電極110は、導電層103と接続されるように形成される。金属電極110は、例えば、ボンディング、バンプ、めっき等の方法によって形成されうる。金属電極110は、例えば、金、銀、アルミニウム等の材料で形成されうる。平坦化層PL、カラーフィルタ106、オンチップレンズ107の形成と保護層131の形成とは、順番が変更されてもよい。第8実施形態と第6又は第7実施形態との組み合わせによりシール効果を更に高めることができる。
第8実施形態によれば、保護層131によって半導体層104の第2面(裏面)S2が保護されるとともに、開口108および溝109の側面も保護される。
[第9実施形態]
図13〜図15を参照しながら第9実施形態の固体撮像装置およびその製造方法を説明する。ここで言及しない事項は、第1〜第8実施形態に従いうる。図13(a)は、固体撮像装置が形成されるウエハを示す平面図、図13(b)は、図13(a)のウエハにおける1つのチップ111およびその周辺を模式的に示す図、図14は、チップ111の平面レイアウトを模式的に示す図である。図15は、図14(c)のZ−Z’線の断面構造を模式的に示す断面図である。
第9実施形態の固体撮像装置は、チップ111(他の観点では、半導体層104)の外縁に沿って該外縁の内側に配置された第2の溝132を有する。第2の溝132によってチップ111の外縁とチップ111の内部とを分離することができる。また、第2の溝132は、ウエハをダイシングライン133でダイシングする際にチップ111の内部にクラックが形成されることを防止する機能も有する。第9実施形態の特徴は、第1〜第8実施形態のそれぞれの特徴と組み合わせて実施することができる。
第9実施形態の固体撮像装置は、半導体層104の形成および薄膜化までは、第1実施形態の製造方法に従って製造されうる。半導体層104を薄膜化した後、半導体層104および多層配線層102に開口108、溝109および第2の溝132を形成する。開口108は、半導体層104を貫通し、かつ導電層103に達するように形成される。溝109は、半導体層104を貫通し、かつ複数の開口108を相互に分離するように形成される。第2の溝132は、半導体層104の外縁(他の観点では、ダイシングライン133)に沿って該外縁の内側に、半導体層104を貫通するように形成される。
開口108、溝109および第2の溝132の形成の後、保護層となりうるシリコン窒化膜等の膜をプラズマCVD法等の方法によって半導体層104の第2面(裏面)S2、及び、開口108、溝109及び第2の溝132に露出した側面を覆うように形成する。次に、半導体層104の第2面(裏面)S2の側に、カラーフィルタ106、オンチップレンズ107、平坦化膜PLを形成する。
次いで、開口108、溝109および第2の溝132を覆っている部分の平坦化膜PLおよび開口108の底部のシリコン窒化膜をエッチングなどで除去し、導電層103を露出させ、シリコン窒化膜からなる保護層131を形成する。更に、開口108の中に金属電極110を形成する。金属電極110は、導電層103と接続されるように形成される。金属電極110は、例えば、ボンディング、バンプ、めっき等の方法によって形成されうる。金属電極110は、例えば、金、銀、アルミニウム等の材料で形成されうる。平坦化層PL、カラーフィルタ106、オンチップレンズ107の形成と保護層132の形成とは、順番が変更されてもよい。更に、複数の固体撮像装置(チップ111)が形成されたウエハをダイシングライン133で切断することによってダイシングし、図15に模式的に示す構成が得られる。
第9実施形態によれば、半導体層104の第2面(裏面)S2および側面を保護するとともに、ダイシングによってチップ111の内部にクラックが生じることを防止することができる。また、金属電極110の形成用の開口108の形成、複数の金属電極110の相互間の電気的な分離用の溝109の形成、および、ダイシングによってチップ111の内部にクラックが生じることの防止用の第2の溝132の形成を同時に行うことができる。
[第10実施形態]
図16および図17を参照しながら第10実施形態の固体撮像装置およびその製造方法を説明する。ここで言及しない事項は、第1〜第9実施形態に従いうる。図17は、固体撮像装置(チップ)の平面レイアウトを模式的に示す図である。図16は、図17のV−V’線の断面構造を模式的に示す断面図である。
第10実施形態では、第1部材308の多層配線層102の配線と第2部材309の多層配線層122の配線との接続を導電体161、162および接続部163で行う。第10実施形態の特徴は、第1〜第9実施形態のそれぞれの特徴と組み合わせて実施することができる。
第1部材308と第2部材309との結合までは、第3実施形態(図7)に従って実施しうる。ただし、第1部材308の多層配線層102および第2部材309の多層配線層122は、この結合によって互いに配線が接続されないように形成される。第1部材308と第2部材309とが結合された後に、半導体層104の第2面(裏面)S2の上に絶縁膜190を形成する。絶縁膜190は、平坦化膜(前述の平坦化膜PL1)として機能しうる。次いで、絶縁膜190および半導体層104を貫通し、多層配線層MLの中の相互に接続すべき導電層191、192にそれぞれ達するように開口152、153を形成する。次いで、必要に応じて開口151、153の側面に絶縁膜67を形成した後、開口152、153に導電体161、162を形成する。次いで、開口152、153のそれぞれの中に形成された導電体161、162を相互に接続する接続部163を形成する。
次いで、半導体層104の第2面(裏面)S2の側にカラーフィルタ106、平坦化膜PLおよびオンチップレンズ107を形成する。次いで、開口151、152および接続部163が配置された領域を取り囲むように溝109を形成する。溝109は、開口152、152と同時に形成されてもよい。溝109は、第1〜第9実施形態において説明された金属電極110を取り囲む溝109と同様のものである。
接続部163は、パッドとして利用されてもよい。図16には示されていないが、図17に示されているように、第10実施形態の固体撮像装置は、ボンディング用の金属電極110を備えている。
[応用例]
以下、上記の各実施形態に係る固定撮像装置の応用例として、該固定撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置(例えば、パーソナルコンピュータ、携帯端末)も含まれる。カメラは、上記の実施形態として例示された本発明に係る固定撮像装置と、該固定撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
102:多層配線層、103:導電層、104:半導体層、108:開口、109:溝、110:導電体、WP:壁部。

Claims (20)

  1. 第1面とその反対側の第2面とを有する半導体層と、
    前記半導体層の前記第1面側に配された第1導電パターン及び第2導電パターンと、
    前記半導体層を貫通して前記第1導電パターンに接続された第1導電体と、
    前記半導体層を貫通して前記第2導電パターンに接続された第2導電体と、
    を備え、
    前記第1導電体及び前記第2導電体を通り且つ前記第1面に対して垂直な断面において、前記半導体層には、それぞれ、前記半導体層を貫通する、第1の溝、第2の溝、及び第3の溝が設けられ、
    前記断面において、前記第1の溝は、前記第1導電体と前記第2導電体との間に位置し、
    前記断面において、前記第1導電体は、前記第2の溝と前記第1の溝の間に位置し、
    前記断面において、前記第2導電体は、前記第1の溝と前記第3の溝の間に位置し、
    前記断面において、前記第1導電体は、前記第1の溝側の側面および前記第2の溝側の側面の双方で前記半導体層に直接接触し、且つ、前記第2導電体は、前記第1の溝側の側面および前記第3の溝側の側面の双方で前記半導体層に直接接触している
    ことを特徴とする固体撮像装置。
  2. 前記断面において、前記半導体層の、前記第1導電体に接する第1部分と、前記半導体層の、前記第2の溝に対して前記第1導電体と反対側に位置する第2部分とは、電気的に分離され、
    前記断面において、前記半導体層の、前記第2導電体に接する第3部分と、前記半導体層の、前記第3の溝に対して、前記第2導電体と反対側に位置する第4部分とは、電気的に分離されている請求項1に記載の固体撮像装置。
  3. 前記半導体層は光電変換部を有する請求項1または2に記載の固体撮像装置。
  4. 前記半導体層の前記第1面側に配され、複数の金属配線層及び複数の絶縁層を有する多層配線層を有する請求項1乃至3のいずれか1項に記載の固体撮像装置。
  5. 前記金属配線層は、前記第1導電パターン及び前記第2導電パターンを含む請求項4に記載の固体撮像装置。
  6. 前記多層配線層は、半導体層と接する絶縁層を有し、前記第1乃至前記第3の溝の少なくとも1つは、前記絶縁層の内部まで到達する請求項4または5に記載の固体撮像装置。
  7. 第1面とその反対側の第2面とを有する第1半導体層と、
    前記第1半導体層の前記第1面側に配された第2半導体層と、
    前記第1半導体層と前記第2半導体層の間に配された第1導電パターン及び第2導電パターンと、
    前記第1半導体層を貫通して前記第1導電パターンに接続された第1導電体と、
    前記第1半導体層を貫通して前記第2導電パターンに接続された第2導電体と、
    を備え、
    前記第1導電体及び前記第2導電体を通り且つ前記第1面に対して垂直な断面において、前記第1半導体層には、それぞれ、前記第1半導体層を貫通する、第1の溝、第2の溝、及び第3の溝が設けられ、
    前記断面において、前記第1の溝は、前記第1導電体と前記第2導電体との間に位置し、
    前記断面において、前記第1導電体は、前記第2の溝と前記第1の溝の間に位置し、
    前記断面において、前記第2導電体は、前記第1の溝と前記第3の溝の間に位置し、
    前記断面において、前記第1導電体は、前記第1の溝側の側面および前記第2の溝側の側面の双方で前記第1半導体層に直接接触し、且つ、前記第2導電体は、前記第1の溝側の側面および前記第3の溝側の側面の双方で前記第1半導体層に直接接触している
    ことを特徴とする固体撮像装置。
  8. 前記断面において、前記第1半導体層の、前記第1導電体に接する第1部分と、前記第1半導体層の、前記第2の溝に対して前記第1導電体と反対側に位置する第2部分とは、電気的に分離され、
    前記断面において、前記第1半導体層の、前記第2導電体に接する第3部分と、前記第1半導体層の、前記第3の溝に対して、前記第2導電体と反対側に位置する第4部分とは、電気的に分離されている請求項7に記載の固体撮像装置。
  9. 前記第1半導体層は光電変換部を有する請求項7または8に記載の固体撮像装置。
  10. 前記第1半導体層と前記第2半導体層の間に配され、複数の金属配線層及び複数の絶縁層を有する第1多層配線層を有する請求項7乃至9のいずれか1項に記載の固体撮像装置。
  11. 前記第1多層配線層の複数の絶縁層は、前記第1半導体層と接する絶縁層を有し、
    前記第1乃至前記第3の溝の少なくとも1つは、前記絶縁層の内部まで到達する請求項10に記載の固体撮像装置。
  12. 前記第1多層配線層と前記第2半導体層の間に配され、複数の金属配線層及び複数の絶縁層を有する第2多層配線層を有する請求項10または11に記載の固体撮像装置。
  13. 前記第1多層配線層の前記複数の金属配線の1つと、前記第2多層配線層の前記複数の金属配線の1つとが、接する請求項12に記載の固体撮像装置。
  14. 前記第1多層配線層の前記複数の金属配線の前記1つと、前記第2多層配線層の前記複数の金属配線の前記1つとは、プラグを介さずに直接接する請求項13に記載の固体撮像装置。
  15. 前記第1多層配線層及び前記第2多層配線層を含む断面において、前記第1多層配線層の前記複数の金属配線の前記1つの端部と、前記第2多層配線層の前記複数の金属配線の前記1つの端部は、ずれている請求項13または14に記載の固体撮像装置。
  16. 前記第2多層配線層の前記複数の金属配線層は、前記第1導電パターン及び前記第2導電パターンを含む請求項12乃至15のいずれか1項に記載の固体撮像装置。
  17. 前記第2半導体層は、トランジスタの半導体領域を有し、前記第1導電パターンは、前記トランジスタに電気的に接続される請求項7乃至16のいずれか1項に記載の固体撮像装置。
  18. 前記第2半導体層は、トランジスタの半導体領域を有する請求項7乃至16のいずれか1項に記載の固体撮像装置。
  19. 前記第1導電体と前記第2導電体は、電気的に導通していない請求項1乃至18のいずれか1項に記載の固体撮像装置。
  20. 請求項1乃至19のいずれか1項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とするカメラ。
JP2017075445A 2017-04-05 2017-04-05 固体撮像装置およびその製造方法 Active JP6236181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017075445A JP6236181B2 (ja) 2017-04-05 2017-04-05 固体撮像装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075445A JP6236181B2 (ja) 2017-04-05 2017-04-05 固体撮像装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012044299A Division JP6124502B2 (ja) 2012-02-29 2012-02-29 固体撮像装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017206330A Division JP6701149B2 (ja) 2017-10-25 2017-10-25 撮像装置およびカメラ

Publications (3)

Publication Number Publication Date
JP2017126783A JP2017126783A (ja) 2017-07-20
JP2017126783A5 JP2017126783A5 (ja) 2017-10-05
JP6236181B2 true JP6236181B2 (ja) 2017-11-22

Family

ID=59364606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075445A Active JP6236181B2 (ja) 2017-04-05 2017-04-05 固体撮像装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6236181B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525129B2 (ja) * 2004-03-26 2010-08-18 ソニー株式会社 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
JP2017126783A (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
JP6124502B2 (ja) 固体撮像装置およびその製造方法
US20210036040A1 (en) Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
US10367022B2 (en) Solid-state imaging device, members for the same, and imaging system
TWI425605B (zh) A semiconductor device and a back-illuminated solid-state imaging device
JP5451547B2 (ja) 固体撮像装置
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP7309670B2 (ja) 固体撮像装置
TW201133810A (en) Solid-state image sensor and method of manufacturing the same
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
JP6236181B2 (ja) 固体撮像装置およびその製造方法
JP6701149B2 (ja) 撮像装置およびカメラ
JP2020129688A (ja) 撮像装置
US10304889B2 (en) Image sensor device and manufacturing method thereof
JP2022036438A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171027

R151 Written notification of patent or utility model registration

Ref document number: 6236181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151