JP4525129B2 - 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 - Google Patents

Description

本発明は、固体撮像素子とその製造方法に関する。また、半導体集積回路装置とその製造方法に関する。

従来より、固体撮像素子においては、半導体基体の表面側に各素子や各膜等を形成し、この表面側より光を入射させて撮像する構成が採られていた。しかしながら、このような構成の場合、表面側に形成された各素子や各膜等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
そこで、近年、このような問題を解決する構成として、半導体基体の表面側に各素子や各膜等を形成し、半導体基体の裏面側より光を入射させて撮像できるようにすることで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が用いられるようになった（例えば特許文献１参照）。

一方、半導体集積回路装置においては、近年の素子の微細化に伴う高集積化により、トランジスタの使用ゲート数が大幅に増加し、論理回路のセル間、また、マイクロ機能のブロック間を結合する配線層のレイアウトが複雑化している。
配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。
そこで、このような問題を解決するために、基板の表面側のみならず、基板の裏面側にも配線層を形成する方法が知られている（例えば特許文献２参照）。

特開２００３−３１７８５号公報 特開平９−２６０６９９号公報

以下、上述した構成を有する固体撮像素子及び半導体集積回路装置を製造する方法を、図面を参照して説明する。

先ず、上述した構成を有する裏面照射型の固体撮像素子、例えばＣＭＯＳ型の固体撮像素子を製造する方法を、図１８〜図２０を参照して説明する。
先ず、図１８Ａに示すように、例えばシリコンからなる支持基板（シリコン基板）６２上に、埋め込み酸化膜（所謂ＢＯＸ層）６３を介して、単結晶シリコン層（所謂ＳＯＩ層）６４が形成されたＳＯＩ基板６５を用意する。

次に、ＳＯＩ基板６５の単結晶シリコン層６４内の所定の位置に、フォトダイオードＰＤを形成する。そして、さらに、単結晶シリコン層６４の撮像領域８４及び周辺領域８５上に絶縁膜を介して、それぞれゲート電極６６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２をそれぞれ形成して、図１８Ｂに示す状態にする。

次に、単結晶シリコン層６４の撮像領域８４及び周辺領域８５上に絶縁層６７を介して多層の配線層６８（６８１，６８２，６８３）を形成する。この際、配線層６８とＣＭＯＳ型のトランジスタＴｒ２とにより、周辺回路部８３が形成される。
また、単結晶シリコン層６４のパッド領域８６上に絶縁層６７を介して電極層６９を形成し、図１８Ｃに示す状態にする。
なお、配線層６８１と電極層６９は同時に形成される。

次に、絶縁層６７上に平坦化膜（図示せず）を形成し、この平坦化膜上に接着材層（図示せず）を塗布し、図１９Ｄに示すように、支持基板７０を貼り合わせる。

次に、上下を反転させることにより、ＳＯＩ基板６５の裏面側、すなわちシリコン基板６２が露出された状態にする。そして、露出されたシリコン基板６２、埋め込み酸化膜６３を除去することにより、図１９Ｅに示すように、ＳＯＩ基板６５の単結晶シリコン層６４が露出された状態にする。

次に、図１９Ｆに示すように、絶縁層６７内に埋め込まれた電極層６９に外部よりコンタクト配線（図示せず）を接続させるために、パッド領域８６において、単結晶シリコン層６４、絶縁層６７を順にエッチングして電極層６９に達する開口７１を形成する。これにより電極層６９が露出される。

この後は、開口７１を含んで絶縁膜７２を形成し、開口７１内の底面で電極層６９が露出するように絶縁膜７２をエッチングすることにより、図２０Ｇに示す状態にする。
そして、単結晶シリコン層６４の裏面側に反射防止膜や平坦化膜（図示せず）等を形成し、フォトダイオードＰＤに対応する部分にカラーフィルタ７２を介してオンチップマイクロレンズ７３を形成する。これにより画素部８２が形成される。
このようにして、図２０Ｈに示すように、裏面照射型のＣＭＯＳ型の固体撮像素子６０を得ることができる。
なお、この固体撮像素子６０では、電極層６９がパッド電極として用いられる。

ところで、裏面照射型の固体撮像素子６０を製造する場合、絶縁層６７内に埋め込まれている電極層６９に外部よりコンタクト配線を接続させるために、図１９Ｆに示したように、単結晶シリコン層６４の裏面側（図中上側）より、単結晶シリコン層６４、絶縁層６７を順にエッチングして電極層６９に達する開口７１を形成し、電極層６９を露出させるようにしている。

しかしながら、このエッチングの際、電極層６９を構成する金属が多少削られてしまうことにより、次に示すような問題が生じる。
すなわち、図２１に示すように、エッチングの際に削られて飛散した研削屑Ｘが開口７１の側壁に付着し、この研削屑Ｘに起因する金属や金属不純物が単結晶シリコン層６４内へと拡散する。そして、この金属等が、図中矢印Ｙで示すように、さらに撮像領域８４へと拡散し、例えば単位画素８２を構成するフォトダイオードＰＤに侵入してしまう。
このような場合は、固体撮像素子６０の性能を劣化させてしまうことになる。

一方、例えば半導体集積回路装置を製造する場合においても、上述した固体撮像素子６０を製造する場合と同様の問題が生じる。
すなわち、図２２に示すように、例えば半導体基体（単結晶シリコン層）６４の表面側及び裏面側に、各トランジスタＴｒ１，Ｔｒ２や配線層６８Ａ，６８Ｂが形成された構成の半導体集積回路装置を製造する場合、上述した固体撮像素子を製造する場合と同様に、絶縁層６７内に埋め込まれている電極層６９に外部よりコンタクト配線を接続させるために、単結晶シリコン層６４の裏面側（図中上側）より、絶縁層６７、単結晶シリコン層６４、絶縁層６７を順にエッチングして電極層６９に達する開口７１を形成し、電極層６９を露出させるようにしている。

しかしながら、この場合においても、電極層６９を構成する金属が多少削られて研削屑Ｘが飛散することにより、この研削屑Ｘに起因する金属や金属反応物等が単結晶シリコン層６４内へと拡散する。そして、この金属等が、図中矢印Ｙで示すように、さらに各トランジスタＴｒ１，Ｔｒ２が形成された領域へと拡散し、例えば単結晶シリコン層６４内に形成された、各トランジスタＴｒ１，Ｔｒ２を構成するソース領域やドレイン領域、またチャネル領域（図示せず）に侵入してしまう。
このような場合は、半導体集積回路装置の性能を劣化させてしまうことになる。

また、図２３に示すように、例えば半導体基体６４の裏面側のみに各トランジスタＴｒ１，Ｔｒ２や配線層６８を設けた構成において、半導体基体６４を薄くする必要がある場合には、ウェハの強度を確保するために、表面側に支持基板７０を貼り付けた後、半導体基体６４を裏面側よりエッチングして電極層６９に達する開口７１を形成し、電極層６９を露出させるようにしている。
したがって、この場合においても、エッチングして開口７１を形成した際に、飛散した研削屑Ｘが開口７１の側壁へと付着し、この研削屑Ｘに起因する金属等が、図中矢印Ｙで示すように、さらに各トランジスタＴｒ１，Ｔｒ２が形成された領域へと拡散し、図２２に示した半導体集積回路装置を製造する場合と同様に、各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、またチャネル領域（図示せず）に侵入してしまう。

なお、上述した場合では、複数の層から形成されたＳＯＩ基板６５から、固体撮像素子６０や半導体集積回路装置を製造する場合を挙げて説明を行ったが、例えばシリコン基板単層から上述した構成の固体撮像素子や半導体集積回路装置を製造する場合においても同様の問題が生じる。

上述した点に鑑み、本発明は、金属や金属不純物等の拡散により光電変換素子が影響を受けない構成の固体撮像素子を提供するものである。
また、本発明は、光電変換素子へと向かう金属や金属不純物等の拡散を抑えることができる構成の固体撮像素子の製造方法を提供するものである。
また、本発明は、金属や金属不純物等の拡散により、トランジスタが影響を受けない構成の半導体集積回路装置を提供するものである。
また、本発明は、トランジスタへと向かう金属や金属不純物等の拡散を抑えることができる構成の半導体集積回路装置の製造方法を提供するものである。

本発明に係る固体撮像素子は、光電変換素子が形成された半導体基体と、この半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子であって、半導体基体の裏面側から前記電極層に達する開口が形成され、少なくとも、光電変換素子と開口との間の半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている構成とする。

上述した本発明に係る固体撮像素子によれば、半導体基体の裏面側から前記電極層に達する開口が形成され、少なくとも、光電変換素子と前記開口との間の前記半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されているので、例えば製造途中において、半導体基体の裏面側から絶縁層に達する開口を形成した際に、研削屑が飛散し、この研削屑に起因する金属や金属不純物等が半導体基体内に拡散した場合でも、拡散防止領域により金属等のさらなる拡散を抑制することが可能になる。これにより、例えば半導体基体に形成された光電変換素子への影響を抑えることが可能になる。

本発明に係る固体撮像素子の製造方法は、光電変換素子が形成された半導体基体と、この半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子を製造する方法であって、半導体基体の裏面側から電極層に達する開口を形成する工程の前に、少なくとも、光電変換素子が形成される領域と開口が形成される領域との間の半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を有するようにする。

上述した本発明に係る固体撮像素子の製造方法によれば、半導体基体の裏面側から電極層に達する開口を形成する工程の前に、少なくとも、光電変換素子が形成される領域と開口が形成される領域との間の半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を有するので、例えば半導体基体の裏面側より電極層に達する開口を形成した際に、電極層が削られて研削屑が飛散し、この研削屑に起因する金属や金属不純物等が半導体基体内に拡散しても、この金属等の拡散を拡散防止領域によって抑えることができる。これにより、例えば半導体基体に形成された光電変換素子に金属等が侵入することを防ぐことができる。

本発明に係る半導体集積回路装置は、半導体基体の表面側に形成されたトランジスタと、この半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置であって、半導体基体の裏面側から電極層に達する開口が形成され、少なくとも、トランジスタと開口との間の半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている構成とする。

上述した本発明に係る半導体集積回路装置によれば、半導体基体の裏面側から絶縁層に達する開口が形成され、少なくとも、トランジスタと開口との間の半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されているので、例えば製造途中において、半導体基体の裏面側から絶縁層に達する開口を形成した際に、研削屑が飛散し、この研削屑に起因する金属や金属不純物等が半導体基体内に拡散した場合でも、拡散防止領域により金属等のさらなる拡散を抑制することが可能になる。これにより、例えばトランジスタへの影響を抑えることが可能になる。

本発明に係る半導体集積回路装置の製造方法は、半導体基体の表面側に形成されたトランジスタと、半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置を製造する方法であって、半導体基体の裏面側から絶縁層に達する開口を形成する工程の前に、少なくとも、トランジスタが形成される領域と開口が形成される領域との間の半導体基体内に溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を有するようにする。

上述した本発明に係る半導体集積回路装置の製造方法によれば、半導体基体の裏面側から絶縁層に達する開口を形成する工程の前に、少なくとも、トランジスタが形成される領域と開口が形成される領域との間の半導体基体内に溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を有するので、例えば半導体基体の裏面側より電極層に達する開口を形成した際に、電極層が削られて研削屑が飛散し、この研削屑に起因する金属や金属不純物等が半導体基体内に拡散しても、この金属等の拡散を抑えることができる。これにより、半導体基体に形成されたトランジスタの、例えば活性層やチャネル領域等に金属等が侵入することを防ぐことができる。

本発明に係る固体撮像素子及び半導体集積回路装置によれば、製造途中において、金属や金属不純物等の拡散により光電変換素子やトランジスタが影響を受けることを回避することができる。したがって、高性能で高い信頼性を有する固体撮像素子及び半導体集積回路装置を実現することができる。

本発明に係る固体撮像素子の製造方法及び半導体集積回路装置の製造方法によれば、光電変換素子やトランジスタへの金属や金属不純物等の拡散を回避することができるため、良好な特性の固体撮像素子及び半導体集積回路装置を製造することが可能になる。

以下、図面を参照して、本発明の実施の形態を説明する。

先ず、本発明に係る固体撮像素子の一実施の形態を、図１及び図２を参照して説明する。
図１は、本発明に係る固体撮像素子を、裏面照射型のＣＭＯＳ型の固体撮像素子に適用した場合を示している。
この図１は、画素がマトリクス状に配列された撮像領域と、その周辺に形成された周辺回路部と、さらにパッド領域とを含む要部の概略断面図を示している。また、図２は、図１の固体撮像素子の平面図を模式的に示したものである。
本実施の形態に係るＣＭＯＳ型固体撮像素子１０では、例えば単結晶シリコン層等の半導体層（半導体基体）４の撮像領域２４に、１つの光電変換素子（フォトダイオードＰＤ）と複数のＭＯＳトランジスタＴｒ１で構成された単位画素２２がマトリクス状に複数形成されている。また、単結晶シリコン層４の周辺領域２５に、複数のＣＭＯＳ型のトランジスタＴｒ２からなる周辺回路部２３が形成されている。
また、単結晶シリコン層４のパッド領域２６は、後述するように、内部に形成された電極層２９に外部よりコンタクト配線が接続される領域である。この固体撮像素子１０では、電極層２９をパッド電極として用いる。

単位画素２２に形成された複数のＭＯＳ型のトランジスタＴｒ１は、単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間の表面側（図中下側）上にゲート絶縁膜を介してゲート電極６が形成された構成である。
また、周辺回路部２３のＣＭＯＳ型のトランジスタＴｒ２も、単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間の表面側にゲート絶縁膜を介してゲート電極６が形成された構成である。

単結晶シリコン層４の撮像領域２４及び周辺領域２５の表面側（図中下側）には、絶縁層７を介して多層の配線層８Ａ（８１，８２，８３）が形成されている。この配線層８Ａは、フォトダイオードＰＤ上に重なるように形成されている。さらに、配線層８Ａ上には固体撮像素子１０の機械的強度を保持するために、支持基板３０が接着層を介して貼り合わされている。
一方、単結晶シリコン層４の裏面側（図中上側）には、絶縁膜３２を介して、例えば図示しない反射防止膜や平坦化膜等が形成され、さらに、各単位画素２２のフォトダイオードＰＤに対応して、カラーフィルタ３３を介してオンチップレンズ３４が形成されている。

パッド領域２６では、単結晶シリコン層４の裏面側（図中上側）より、絶縁層７内に形成された電極層２９に達する開口３１が形成されている。そして、上述したように、この電極層２９に外部よりコンタクト配線（図示せず）が接続される。
なお、電極層２９は、配線層８１と同一の面上に形成されると共に、配線層８１と同じ材料（例えばＡｌ）で形成されている。また、開口３１の側壁には絶縁膜３２が形成されている。

このような構成のＣＭＯＳ型の固体撮像素子１０においては、単結晶シリコン層４の裏面側からオンチップレンズ３４を通じてフォトダイオードＰＤに光が照射される。

そして、本実施の形態の固体撮像素子１０においては、特に、単結晶シリコン層４内において、パッド領域２６と撮像領域２４との間に拡散防止領域１５が形成されている。
具体的には、図１及び図２に示すように、パッド領域２６を基準として、周辺領域２５及び撮像領域２４側の一方の単結晶シリコン層４内において、パッド領域２６の開口３１から近い位置に溝１６が形成され、この溝１６内に拡散防止層が埋め込まれた構成である。

この拡散防止領域１５は、例えば、製造途中において、電極層２９に達する開口３１を形成した際に、電極層２９が多少削られることにより飛散した研削屑が開口３１の側壁へと付着し、研削屑に起因する金属や金属不純物等が単結晶シリコン層４内へと拡散することを防ぐためのものである。これにより、拡散した金属等が単結晶シリコン層４内をさらに撮像領域２４へと拡散して単位画素２２のフォトダイオードＰＤに与える影響を防ぐことができる。

拡散防止層を構成する具体的な材料としては、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化炭化シリコン（ＳｉＯＣ膜）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）等を用いることができる。

このような構成の本実施の形態の固体撮像素子１０によれば、単結晶シリコン層４において、パッド領域２６と撮像領域２４との間に埋め込み型の拡散防止領域１５が形成されているので、後述する製造工程において、裏面側より電極層２９に達する開口３１を形成した際に、電極層２９が削られることにより飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層４内に拡散したとしても、金属等の拡散を抑制することが可能になる。これにより、研削屑が単結晶シリコン層４内をさらに拡散し、フォトダイオードＰＤへ与える影響を防ぐことが可能になる。

次に、このような構成の固体撮像素子１０を製造する方法を、図３〜図５を参照して説明する。なお、図１と対応する部分には同一符号を付している。
先ず、図３Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。
なお、埋め込み酸化膜３や単結晶シリコン層４の膜厚は任意に設定することができる。例えば単結晶シリコン層４の膜厚は、０．５μｍ〜１０μｍの範囲内で設定することができる。

そして、本実施の形態においては、特に、このＳＯＩ基板５の単結晶シリコン層４内において、パッド領域２６と撮像領域２４との間に拡散防止領域１５を予め形成して、図３Ｂに示す状態にする。
具体的には、先ず、ＳＯＩ基板５の単結晶シリコン層４上にフォトレジスト膜（図示せず）を成膜し、従来より公知のリソグラフィ技術を用いて、溝形成用のパターンのレジストマスク（図示せず）を形成する。
次に、このレジストマスクをマスクとして、単結晶シリコン層４をエッチングして溝（穴）１６を形成し、上述した拡散防止層の材料を、例えばＣＶＤ法を用いて溝１６内に埋設する。
そして、この後、単結晶シリコン層４の表面に残存する必要のない材料のみを、例えばＣＭＰ法やＥＢ法を用いて除去することにより、図３Ｂに示したような拡散防止領域１５を形成することができる。

次に、ＳＯＩ基板５の単結晶シリコン層４内の所定の位置に、フォトダイオードＰＤを形成する。そして、さらに、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に、絶縁層を介してそれぞれゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２を形成して、図３Ｃに示す状態にする。

次に、図４Ｄに示すように、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に絶縁層７を介して多層の配線層８Ａを形成する。この際、ＣＭＯＳ型のトランジスタＴｒ２及び配線層８Ａ等からなる周辺回路部２３が形成される。また、単結晶シリコン層４のパッド領域２６上に絶縁層７を介して電極層２９を形成する。
具体的には、先ず、単結晶シリコン層４の撮像領域２４、周辺領域２５、さらにはパッド領域２６上に絶縁層７を形成して平坦化処理を行った後、撮像領域２４及び周辺領域２５では１層目となる配線８１を所定のパターンに形成する。また、パッド領域２６では電極層２９を形成する。
次に、１層目の配線８１及び電極層２９を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、撮像領域２４及び周辺領域２５では２層目となる配線８２を所定のパターンに形成する。
次に、２層目の配線８２を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、撮像領域２４及び周辺領域２５では３層目となる配線８３を所定のパターンに形成する。
そして、この後、絶縁層７上に例えばＳｉＮ膜やＳｉＯＮ膜等からなる平坦化膜を形成する。
なお、図４Ｄに示す場合では配線層８Ａが３層構造の場合を示したが、３層以上の場合はこのような工程が繰り返される。

次に、平坦化膜上に接着材層（図示せず）を塗布し、図４Ｅに示すように、支持基板３０を貼り合わせる。このように、ＳＯＩ基板５の表面側に支持基板３０を貼り合わせるのは、後述する工程において、ＳＯＩ基板５を薄膜化させる際に機械的な強度を確保するためである。

次に、上下を反転させることにより、ＳＯＩ基板５の裏面側（図中上側）、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を除去して、図４Ｆに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。

次に、図５Ｇに示すように、絶縁層７内に埋め込まれた電極層２９に外部よりコンタクト配線を接続するために、パッド領域２６において、裏面側より、単結晶シリコン層４、絶縁層７を順にエッチングして電極層２９に達する開口３１を形成する。これにより、電極層２９が露出される。

この際、本実施の形態においては、上述した工程（図３Ｂ参照）において、パッド領域２６と撮像領域２４との間に拡散防止領域１５が形成されているので、エッチングにより電極層２９が多少削られて飛散した研削屑が開口３１の側壁へと付着することにより、研削屑に起因する金属や金属不純物等が単結晶シリコン層４内に拡散したとしても、拡散防止領域１５によって金属等の拡散を抑えることができる。

この後は、開口３１を含んで絶縁膜３２を形成し、開口３１内の底面のみに電極層２９が露出するように、絶縁膜３２をエッチングして、図５Ｈに示す状態にする。
次に、図５Ｉに示すように、単結晶シリコン層４の裏面側に例えば反射防止膜や平坦化膜等を形成し、フォトダイオードＰＤに対応する部分に、カラーフィルタ３３を介してオンチップマイクロレンズ３４を形成する。これにより画素部２２が形成される。
このようにして、図１に示した構成の裏面照射型のＣＭＯＳ型固体撮像素子１０を製造することができる。

なお、図４Ｅ〜図４Ｆに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜３を残すことも可能である。

上述した製造方法によれば、ＳＯＩ基板５の単結晶シリコン層４において、パッド領域２６と撮像領域２４との間に、予め拡散防止領域１５を形成するようにしたので、図５Ｇに示したように、裏面側より単結晶シリコン層４、絶縁層７を順にエッチングして電極層２９に達する開口３１を形成した際に、削られた研削屑が飛散して、この研削屑に起因する金属等が単結晶シリコン層４内に拡散したとしても、開口３１の近傍の単結晶シリコン層４内に形成された拡散防止領域１５により金属等のさらなる拡散を抑えることができる。
これにより、金属等がさらに撮像領域２４へと向かって拡散することを抑えて、フォトダイオードＰＤに金属等が侵入することを防ぐことができる。

上述した本実施の形態の固体撮像素子においては、図１及び図２に示したように、拡散防止領域１５を、パッド領域２６、すなわちパッド電極として用いる電極層２９の一方の側に形成した場合を示したが、例えば平面図を図６Ａに示すように、パッド領域２６の周囲を囲むように形成することもできる。
このような構成の拡散防止領域１５を有する固体撮像素子を製造する場合は、図３Ｂに示した工程において、溝１６形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、パッド領域２６の周囲を囲むようなパターンで形成すればよい。

このように、拡散防止領域１５をパッド領域２６の周囲を囲むように形成した場合は、パッド領域２６において、エッチングした際に様々な方向へ研削屑が飛散したとしても、例えば図２に示した拡散防止領域１５を一方の側に形成した場合に比べて、より効果的に金属等の拡散を抑える構成を得ることができる。したがって、固体撮像素子の特性に与える影響をさらに抑えることができる。

また、この他にも、平面図を図６Ｂに示すように、パッド領域２６の周囲を囲んで拡散防止領域１５を形成せずに、撮像領域２４の周囲を囲んで拡散防止領域１５を形成することもできる。
このような構成の拡散防止領域１５を有する固体撮像素子を製造する場合は、図３Ｂに示した工程において、溝１６形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、撮像領域２４の周囲を囲むようなパターンで形成すればよい。

このように、拡散防止領域１５を撮像領域２４の周囲を囲むように形成した場合は、上述した図６Ａに示す拡散防止領域１５の構成の場合と同様に、より効果的に研削屑の拡散を抑える構成を得ることができ、固体撮像素子に与える影響をさらに抑えることができる。

上述した製造方法では、図３Ｂに示したように、ＳＯＩ基板５の単結晶シリコン層４にフォトダイオードＰＤ、また単結晶シリコン層４の表面側に各トランジスタ（ＭＯＳ型のトランジスタＴｒ１、ＣＭＯＳ型のトランジスタＴｒ２）、配線層８Ａ、電極層２９等を形成する前に、予め単結晶シリコン層４内の所定の位置に拡散防止領域１５を形成したが、例えばＳＯＩ基板５の単結晶シリコン層４にフォトダイオードＰＤ、また単結晶シリコン層４の表面側に各トランジスタＴｒ１，Ｔｒ２、配線層８Ａ、電極層２９等を形成した後に、単結晶シリコン層４内の所定の位置に拡散防止領域１５を形成することもできる。

以下、このように拡散防止領域１５を形成する場合を、上述した図３〜図５と図７を参照して説明する。
なお、図７は、ＳＯＩ基板５の単結晶シリコン層４の表面側（図中上側）に各トランジスタＴｒ１，Ｔｒ２、配線層８Ａ、電極層２９等を形成し、支持基板３０を貼り合わせて上下を反転させた後、露出されたシリコン基板２、埋め込み酸化膜３を除去して単結晶シリコン層４を露出させた状態を示している。すなわち、上述した実施の形態の固体撮像素子を製造する方法において、図３Ｂに示した拡散防止領域１５を形成する工程を除いて、図３Ａ〜図４Ｅに示す工程までを行った後の状態を示している。

そして、この図７に示す状態で、単結晶シリコン層４内において、パッド領域２６と撮像領域２４との間に拡散防止領域１５を形成して、上述した図４Ｆに示す状態にする。すなわち、上述したように、単結晶シリコン層４の所定の位置に溝１６を形成し、この溝１６内に材料膜１７を埋め込むことにより拡散防止領域１５を形成する。
そして、この後は、上述した実施の形態の製造方法の場合と同様に図５Ｇ〜図５Ｉに示す工程を行うことにより、ＣＭＯＳ型の固体撮像素子を製造することができる。

なお、このように製造途中において拡散防止領域１５を形成する場合、単結晶シリコン層４内に溝１６と開口３１を同時に形成することができる。
以下、このように拡散防止領域１５を形成する場合を、図３〜図５と図８を参照して説明する。なお、図８Ａは、図７と同じ状態を示している。
このように、ＳＯＩ基板５の単結晶シリコン層４が露出している、図８Ａに示す状態において、先ず、図示しないが、単結晶シリコン層４上にフォトレジスト膜を成膜し、公知のリソグラフィ技術を用いて溝１６と開口３１形成用のパターンのレジストマスクを形成する。
次に、このレジストマスクをマスクとして単結晶シリコン層４をエッチングすることにより、図８Ｂに示すように、単結晶シリコン層４内の所定の位置に、溝１６と開口３１とがそれぞれ形成された状態にする。
次に、開口３１のみにおいて、その底面に露出する絶縁層７を電極層２９に達するまでさらにエッチングすることにより、図８Ｃに示す状態にする。
そして、この後は、上述した実施の形態の固体撮像素子を製造する場合と同様に、図５Ｈ及び図５Ｉに示す工程を行って、ＣＭＯＳ型の固体撮像素子を製造することができる。

このように溝１６と開口３１とを同時に形成する場合は、溝１６形成用のレジストマスクを形成する工程と開口３１形成用のレジストマスクを形成する工程を１回の工程で行うことができるので、レジストマスク形成工程を簡略化することができる。

次に、本発明に係る固体撮像素子の他の実施の形態を、図９を参照して説明する。
なお、この図９においても、図１に示した場合と同様に、画素がマトリクス状に配列された撮像領域と、その周辺に形成された周辺回路部と、さらにパッド領域とを含む要部の概略断面図を示している。
先の実施の形態の固体撮像素子１０では、図１に示したように、溝１６内が埋め込まれた、いわゆる埋め込み型の拡散防止領域１５の場合であった。これに対して、本実施の形態の固体撮像素子１１では、図９に示すように、溝１６内が空洞とされた、いわゆる空洞型の拡散防止領域１５が形成された場合である。
なお、拡散防止領域１５以外の構成は、上述した実施の形態の固体撮像素子１０の場合と同様であるので、図１と対応する部分には同一符号を付して重複説明を省略している。

このような構成の本実施の形態の固体撮像素子１１によれば、上述した固体撮像素子１０の場合と同様に、例えば製造途中において、エッチングにより電極層２９に達する開口２９を形成した際に、電極層２９が多少削られることにより飛散した研削屑に起因する金属や金属不純物等が単結晶シリコン層４内へと拡散したとしても、空洞型の拡散防止領域１５により、さらなる研削屑の拡散を抑制することが可能になる。

本実施の形態の、空洞型の拡散防止領域１５を有する固体撮像素子１１を製造する場合は、上述した実施の形態の固体撮像素子を製造する場合において、図３Ｂに示す工程で、単結晶シリコン層４内の所定の位置に溝１６を形成した後、拡散防止層を埋め込む工程を行わないようにすればよい。
これにより、その後、電極層２９を露出させるために、裏面側より単結晶シリコン層４、絶縁層７を順にエッチングして開口３１を形成する際（図３Ｇ参照）には、溝１６内はまだ空洞とされているので、飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層４内に拡散しても、さらなる拡散を抑えることができる。

このように本実施の形態の製造方法においては、製造途中において、研削屑に起因する金属等が、単結晶シリコン２内を撮像領域２４へと拡散してくることを抑えることができるので、フォトダイオードＰＤに金属等が侵入することを防ぐことができる。

なお、最終的に得ようとする固体撮像素子の構成によっては、開口３１を形成した工程の後に、空洞型の拡散防止領域１５の溝１６内に、例えば絶縁膜、平坦化膜、保護膜等が埋め込まれる場合も考えられる。
また、このように、溝１６内に絶縁膜、平坦化膜、保護膜等が埋め込まれたとしても、最終的にパッド領域２６と撮像領域２４との間に溝１６が残ることはいうまでもない。

上述した本実施の形態では、本発明を、裏面照射型のＣＭＯＳ型固体撮像素子に適用した場合を挙げて説明を行ったが、例えばＣＭＯＳ型以外の裏面照射型の固体撮像素子にも適用することができる。

次に、本発明に係る半導体集積回路装置の一実施の形態を、図１０を参照して説明する。
図１０は、本発明に係る半導体集積回路装置を、表面側及び裏面側のそれぞれにトランジスタや配線層が形成された半導体集積回路装置に適用した場合を示している。
また、この図１０は、トランジスタが形成された領域と、パッド領域を含む要部の概略断面図を示している。また、図１と対応する部分には同一符号を付している。
本実施の形態に係る半導体集積回路装置４０では、例えば単結晶シリコン層等の半導体層（半導体基体）４の一方の側、すなわち表面側（図中上側）では、所定の位置に複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成されている。
また、単結晶シリコン層４のパッド領域２６は、後述するように、内部に形成された電極層２９に外部よりコンタクト配線が接続される領域である。この半導体集積回路装置４０では、電極層２９をパッド電極として用いる。

ＭＯＳ型のトランジスタＴｒ１，Ｔｒ２は、それぞれ単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。なお、各トランジスタＴｒ１，Ｔｒ２のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成されている。

単結晶シリコン層４の各トランジスタＴｒ１，Ｔｒ２が形成された領域の表面側（図中下側）には、絶縁層７を介して多層（例えば３層）の配線層８Ａ（８１，８２，８３）が形成されている。そして、さらに配線層８Ａ上には、支持基板３０が接着層（図示せず）を介して貼り合わされている。

一方、単結晶シリコン層４の裏面側（図中上側）においても、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上には、絶縁層７を介して多層（例えば３層）の配線層８Ｂ（８１，８２，８３）が形成されている。

パッド領域２６では、前述した実施の形態の固体撮像素子１０の場合と同様に、単結晶シリコン層４の裏面側より、絶縁層７内に形成された電極層２９に達する開口３１が形成されている。そして、上述したように、この電極層２９に外部よりコンタクト配線（図示せず）が接続される。
なお、電極層２９は、配線層８１と同一の面上に形成されると共に、配線層８１と同じ材料で形成されている。また、開口３１の側壁には絶縁膜３２が形成されている。

そして、本実施の形態の半導体集積回路装置４０においては、特に、単結晶シリコン層４内において、パッド領域２６とトランジスタＴｒ１，Ｔｒ２が形成された領域との間に拡散防止領域１５が形成されている。
具体的には、単結晶シリコン層４内において、パッド領域２６の開口３１から近い位置に溝１６が形成され、この溝１６内に拡散防止層が埋め込まれた構成である。

この拡散防止領域１５は、上述した実施の形態の固体撮像素子の場合と同様に、製造途中における開口形成工程の際に、エッチングにより飛散した研削屑に起因する金属や金属不純物等が単結晶シリコン層４内へと拡散することを防ぐものである。これにより、拡散した金属等が単結晶シリコン層４内を各トランジスタＴｒ１，Ｔｒ２が形成された領域へとさらに拡散して、例えば各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、さらにはチャネル領域に与える影響を防ぐことができる。

なお、この拡散防止層を構成する具体的な材料や拡散防止領域１５の形状は、前述した実施の形態の固体撮像素子１０の場合と同様であるので、重複説明は省略する。

このような構成の本実施の形態の半導体集積回路装置４０によれば、単結晶シリコン層４において、パッド領域２６と、各トランジスタＴｒ１，Ｔｒ２が形成された領域との間に拡散防止領域１５が形成されているので、前述した実施の形態の固体撮像素子の場合と同様に、後述する製造工程において、裏面側より電極層２９に達する開口３１を形成した際に、電極層２９が削られることにより飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層４内に拡散したとしても、金属等の拡散を抑制することが可能になる。これにより、金属等が単結晶シリコン層４内をさらに拡散して、各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、さらにはチャネル領域に与える影響を防ぐことが可能になる。

次に、このような構成の半導体集積回路装置４０を製造する方法を、図１１〜図１３を参照して説明する。なお、図１０と対応する部分には同一符号を付している。
先ず、図１１Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。なお、単結晶シリコン層４の膜厚は、例えば０．５μｍ〜１０μｍの範囲内で設定することができる。

そして、本実施の形態においては、特に、このＳＯＩ基板５の単結晶シリコン層４内において、後述するパッド領域２６と各トランジスタが形成される領域２７との間に拡散防止領域１５を予め形成して、図１１Ｂに示す状態にする。
なお、具体的な拡散防止領域１５の形成方法は、前述した実施の形態の固体撮像素子１０を製造する場合と同様であるので、重複説明は省略する。

次に、単結晶シリコン層４の各トランジスタが形成される領域２７上に絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成し、図１１Ｃに示す状態にする。

次に、図１２Ｄに示すように、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、絶縁層７を介して多層の配線層８Ａ（８１，８２，８３）を形成する。また、単結晶シリコン層４のパッド領域２６上に絶縁層７を介して電極層２９を形成する。
なお、具体的な各トランジスタＴｒ１，Ｔｒ２や配線層８Ａの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。

次に、平坦化膜上に接着材層（図示せず）を塗布し、図１２Ｅに示すように、支持基板３０を貼り合わせる。

次に、上下を反転させることにより、ＳＯＩ基板５の裏面側（図中上側）、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を除去して、図１２Ｆに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。

次に、図１３Ｇに示すように、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に対応する位置に、絶縁層７を介して多層の配線層８Ｂ（８１，８２，８３）を形成する。

次に、図１３Ｈに示すように、絶縁層７内に埋め込まれた電極層２９に外部よりコンタクト配線を接続するために、パッド領域２６において、裏面側より、絶縁層７、単結晶シリコン層４、絶縁層７を順にエッチングして電極層２９に達する開口３１を形成する。これにより、電極層２９が露出される。

この際、本実施の形態においては、上述した工程（図１１Ｂ参照）において、パッド領域２６とトランジスタＴｒ１，Ｔｒ２が形成された領域との間に拡散防止領域１５が形成されているので、エッチングにより、電極層２９が多少削られてしまい、飛散した研削屑が開口３１の側壁に付着して、この研削屑に起因する金属や金属不純物等が単結晶シリコン層４内へと拡散したとしても、開口３１の近傍の単結晶シリコン層４内に形成された埋め込み型の拡散防止領域１５により金属等の拡散を抑えることができる。

この後は、開口３１を含んで絶縁膜３２を形成し、開口３１内の底面のみに電極層２９が露出するように、絶縁膜３２をエッチングして、図１３Ｉに示す状態にする。
このようにして、図１０に示した構成の半導体集積回路装置４０を製造することができる。

なお、図１２Ｅ〜図１２Ｆに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜３を残すことも可能である。

上述した製造方法によれば、単結晶シリコン層４において、パッド領域２６と、各トランジスタが形成される領域２７との間に、予め拡散防止領域１５を形成するようにしたので、開口３１形成工程（図１３Ｈ参照）において、削られた研削屑が飛散して、この研削屑に起因する金属等が単結晶シリコン層４内に拡散したとしても、開口３１の近傍の単結晶シリコン層４内に形成された拡散防止領域１５により金属等のさらなる拡散を抑えることができる。
これにより、金属等がさらにトランジスタＴｒ１，Ｔｒ２が形成された領域へと向かって拡散することを防ぐことができるので、例えば各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、またチャネル領域等（図示せず）に金属等が侵入することを防ぐことができる。

本実施の形態の半導体集積回路装置４０では、図１及び図２に示したように、拡散防止領域１５を、パッド領域２６の一方の側に形成した場合を示したが、例えば平面図を図６Ａに示したように、パッド領域２６の周囲を囲むように形成することもできる。
このような場合は、図１１Ｂに示した工程において、溝１６形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、パッド領域２６の周囲を囲むようなパターンで形成すればよい。

このような構成の拡散防止領域１５とした場合は、パッド領域２６において、エッチングした際に様々な方向へ研削屑が飛散したとしても、拡散防止領域１５を一方の側に形成した場合に比べて、より効果的に研削屑の拡散を抑える構成を得ることができる。したがって、半導体集積回路装置４０の特性に与える影響をさらに抑えることができる。
また、図示しないが、例えば各トランジスタＴｒ１，Ｔｒ２が形成された領域の周囲を囲むように形成することもできる。

また、上述した製造方法においても、図１１Ｂに示したように、ＳＯＩ基板５の単結晶シリコン層４の表面側に、各トランジスタＴｒ１、Ｔｒ２、配線層８Ａ、電極層２９等を形成する前に、予め単結晶シリコン層４内の所定の位置に拡散防止領域１５を形成したが、例えばＳＯＩ基板５の単結晶シリコン層４に、フォトダイオードＰＤ、また単結晶シリコン層４の表面側に各トランジスタＴｒ１，Ｔｒ２、配線層８Ａ、電極層２９等を形成した後に、単結晶シリコン層４内の所定の位置に拡散防止領域１５を形成することもできる。

このように拡散防止領域１５を形成する場合は、図１１Ｂに示した拡散防止領域１５を形成する工程を行わずに図１２Ｆに示す工程までを行った後に、単結晶シリコン層４内の所定の位置に拡散防止領域１５を形成するようにする。
なお、拡散防止領域１５の具体的な形成方法は、前述した実施の形態の固体撮像素子１０を製造する場合と同様である。
そして、この後は、図１３Ｇ〜図１３Ｉに示した工程を行うことにより、図１０に示す構成の半導体集積回路装置４０を製造することができる。

また、上述した本実施の形態においては、単結晶シリコン層４の表面側及び裏面側に、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａ，８Ｂが形成された構成の半導体集積回路装置４０（図１０参照）を製造する場合を挙げて説明を行ったが、図１４に示すように、単結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層６８Ａが形成された構成の半導体集積回路装置４２を製造する場合にも本発明を適用することができる。この場合においては、以下に示すようにして行うことができる。

すなわち、上述した製造方法の場合と同様に、図１１Ａ〜図１２Ｆに示した工程を行った後、図１５に示すように、単結晶シリコン層６４の裏面側より、単結晶シリコン層４、絶縁層６７を順にエッチングして開口７１を形成して電極層６９を露出させる。

この際、上述した工程（図１１Ｂ参照）において、パッド領域２６とトランジスタＴｒ１，Ｔｒ２が形成された領域との間に拡散防止領域１５が形成されているので、エッチングにより電極層２９が多少削られることにより飛散した研削屑が開口３１の側壁に付着して、この研削屑に起因する金属や金属不純物等が単結晶シリコン層４内へと拡散したとしても、開口３１の近傍の単結晶シリコン層４内に形成された埋め込み型の拡散防止領域１５により金属等の拡散を抑えることができる。

そして、この後は、上述した半導体集積回路装置の製造方法の場合と同様に、図示しないが、開口を含んで絶縁膜を形成し、開口内の底面を覆う絶縁膜のみを除去することにより電極層を露出させる。
これにより、図１４に示したような、表面側のみにトランジスタＴｒ１，Ｔｒ２及び配線層６８Ａが形成された構成の半導体集積回路装置４２を製造することができる。

このように、結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層６８Ａが形成された構成の半導体集積回路装置４２を製造する場合においても、開口形成工程（図１５参照）において、単結晶シリコン層４内での金属等の拡散を抑えることができるので、上述した製造方法の場合と同様に、各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、さらにはチャネル領域（図示せず）に金属等が侵入することを防ぐことができる。

なお、このように、表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層６８Ａが形成された構成の半導体集積回路装置４２を製造する場合において、製造途中において拡散防止領域１５を形成する場合は、図８に示したと同様に、単結晶シリコン層４内に溝１６と開口３１を同時に形成することができる。
すなわち、図１５において、単結晶シリコン層４に溝１６を形成する工程と開口３１を形成する工程を同時に行った後、図８Ｃに示したように、開口３１のみにおいて、その底面に露出する絶縁層７を電極層２９に達するまでさらにエッチングする。そして、この後は、図１３Ｈ〜図１３Ｉに示した場合と同様に、開口３１を含んで絶縁膜７２を形成し、開口内の底面を覆う絶縁膜のみを除去することにより電極層を露出させ、開口内において、電極層上にパッドを設けることにより、図１４に示したような、表面側のみにトランジスタＴｒ１，Ｔｒ２及び配線層６８Ａが形成された構成の半導体集積回路装置４２を製造することができる。

このように、溝１６と開口３１とを同時に形成する場合は、溝１６形成用のレジストマスクを形成する工程と開口３１形成用のレジストマスクを形成する工程を１回の工程で行うことができるので、レジストマスク形成工程を簡略化することができる。

次に、本発明に係る半導体集積回路装置の他の実施の形態を、図１６を参照して説明する。
なお、この図１６においても、図１０に示した場合と同様に、トランジスタが形成された領域と、パッド領域とを含む要部の概略断面図を示している。
上述した実施の形態の半導体集積回路装置４０では、図１０に示したように、溝１６内に材料が埋め込まれた、いわゆる埋め込み型の拡散防止領域１５の場合を示したが、本実施の形態の半導体集積回路装置４１では、溝１６内が空洞とされた、いわゆる空洞型の拡散防止領域１５の場合である。
また、その他の具体的な構成は、前述した実施の形態の固体撮像素子１０の場合と同様であるので、対応する部分には同一符号を付して重複説明を省略する。

このように、空洞型の拡散防止領域１５を有する半導体集積回路装置４１を製造する場合は、単結晶シリコン層４内の所定の位置に溝１６を形成した後に、拡散防止層を埋め込む工程を行わないようにすればよい。
これにより、その後、電極層２９を露出させるために、裏面側より、絶縁層７、単結晶シリコン層４、絶縁層７を順にエッチングして開口３１を形成した際（図１３Ｇ参照）では、溝１６内はまだ空洞とされているので、飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層４内に拡散しても、さらなる拡散を抑えることができる。

なお、最終的に得ようとする半導体集積回路装置の構成によっては、開口３１を形成した工程の後に、空洞型の拡散防止領域１５の溝１６内に、例えば平坦化膜や保護膜等が埋め込まれる場合も考えられる。
また、このように、溝１６内に平坦化膜や保護膜等が埋め込まれたとしても、最終的にパッド領域２６と撮像領域２４との間に溝１６が残ることはいうまでもない。

このように本実施の形態の製造方法においても、上述した実施の形態の固体撮像素子１０を製造する場合と同様に、製造途中において、金属等が、単結晶シリコン２内を外部取り出し用電極部２６側からトランジスタＴｒ１，Ｔｒ２が形成された領域へと拡散してくることを抑えることができるので、各トランジスタＴｒ１，Ｔｒ２のソース領域やドレイン領域、さらにはチャネル領域（図示せず）に金属等が侵入することを防ぐことができる。

上述した本実施の形態では、パッド領域２６の構成として、開口３１内において電極層（パッド電極）２９を露出させて、この電極層２９に外部からのコンタクト配線が撮像される構成を説明したが、この他にも、以下に示すようなパッド領域２６の構成が考えられる。
例えば、図１７Ａに示す構成は、単結晶シリコン層４内に形成された広い幅の開口３１内において、その内面にＴｉ膜３６やＡｌ膜３７が形成され、Ａｌ膜３７に外部よりコンタクト配線（図示せず）が接続されるようにした場合である。
なお、３８は、絶縁層７内において電極層２９に接して形成されたＳｉＮ膜である。また３９は絶縁膜である。
すなわち、この構成は、絶縁層７内に形成されたＣｕよりなる配線層２９上に、外部からのコンタクト配線（図示せず）を直接接続させることができないため、Ｔｉ膜３６、さらにはＡｌ膜３７を開口３１の内面に形成して、Ａｌ膜３７に外部よりコンタクト配線（図示せず）が接続されるようにしている。
その他の構成は、図１に示す場合と同様であるので、対応する部分には同一符号を付している。

また、図１７Ｂに示す構成は、開口３１の形状を変形させることにより、開口３１の表面側において、外部よりコンタクト配線（図示せず）が接続されるようにした場合である。
すなわち、この構成では、開口３１の表面側が広い幅Ｄ２で形成され、この開口３１の表面側を除いては狭い幅Ｄ１で形成されている。そして、広い幅Ｄ２で形成された表面側において、Ａｌ膜３７に外部よりコンタクト配線（図示せず）が接続されるようにしている。
また、１７Ｃに示すように、このような構成において、電極層２９と開口３１の内面に形成されたＴｉ膜３６との間に、絶縁層７内に形成されたＷ（タングステン）からなるプラグ４２を介して接続するようにした構成とすることもできる。
その他の構成は、図１７Ａに示す場合と同様であるので、対応する部分には同一符号を付している。

このような、図１７Ａ〜図１７Ｃに示した、いずれの構成においても、単結晶シリコン層４の所定の位置に開口３１を形成する時に、拡散防止領域１５で金属等の拡散を抑制することが可能になる。

上述した本実施の形態においては、本発明を、シリコン基板２上に埋め込み酸化膜３を介して単結晶シリコン層４が積層された、複数の層からなるＳＯＩ基板５から固体撮像素子及び半導体集積回路装置を製造する場合を挙げて説明を行ったが、単層の半導体基体（単結晶シリコン層）から、上述したような固体撮像素子や半導体集積回路装置を製造する場合にも、本発明を適用することが可能である。

尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の固体撮像素子の一実施の形態を示す概略断面図である。 拡散防止層の具体的な形状を示す平面図である。 Ａ〜Ｃ 図１の固体撮像素子の製造工程図（その１）である。 Ｄ〜Ｆ 図１の固体撮像素子の製造工程図（その２）である。 Ｇ〜Ｉ 図１の固体撮像素子の製造工程図（その３）である。 Ａ、Ｂ 拡散防止層の形状の他の形態を示す平面図である。 図１の固体撮像素子の他の製造方法を示す製造工程図（概略断面図）である。 Ａ〜Ｃ 図１の固体撮像素子のさらに他の製造方法を示す製造工程図（概略断面図）である。 本発明の固体撮像素子の他の実施の形態を示す概略断面図である。 本発明の半導体集積回路装置の一実施の形態を示す概略断面図である。 Ａ〜Ｃ 図１０の半導体集積回路装置の製造工程図（その１）である。 Ｄ〜Ｆ 図１０の半導体集積回路装置の製造工程図（その２）である。 Ｇ〜Ｉ 図１０の半導体集積回路装置の製造工程図（その３）である。 本発明の半導体集積回路装置の他の形態を説明するための概略断面図である。 図１４に示す半導体集積回路装置の製造方法を説明するための概略断面図である。 本発明の半導体集積回路装置の他の実施の形態を示す概略断面図である。 Ａ〜Ｃ パッド領域の概略断面図である。 Ａ〜Ｃ 固体撮像素子の製造方法を示す製造工程図（その１）である。 Ｄ〜Ｆ 固体撮像素子の製造方法を示す製造工程図（その２）である。 Ｇ〜Ｈ 固体撮像素子の製造方法を示す製造工程図（その３）である。 問題点を説明するための図（その１）である。 問題点を説明するための図（その２）である。 問題点を説明するための図（その３）である。

符号の説明

２・・・支持基板、３・・・埋め込み酸化膜、４・・・半導体基体（単結晶シリコン層）、５・・・ＳＯＩ基板、６・・・ゲート電極、７・・・絶縁層、８Ａ，８Ｂ（８１，８２，８３）・・・配線層、１０，１１，１２・・・固体撮像素子、１５・・・拡散防止領域、１６・・・溝、２２・・・単位画素、２３・・・、２４・・・撮像領域、２５・・・周辺領域、２６・・・パッド領域、２９・・・電極層、３０・・・支持基板、３１・・・開口、３２絶縁膜、３３・・・カラーフィルタ、３４・・・オンチップマイクロレンズ、Ｔｒ１，Ｔｒ２・・・トランジスタ、ＰＤ・・・フォトダイオード、４０，４１，４２・・・半導体集積回路装置

Claims (27)

1. 光電変換素子が形成された半導体基体と、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子であって、
   前記半導体基体の裏面側から前記電極層に達する開口が形成され、
   少なくとも、前記光電変換素子と前記開口との間の前記半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている
   固体撮像素子。
2. 前記拡散防止領域は、前記半導体基体内に溝が形成された構成である請求項１に記載の固体撮像素子。
3. 前記拡散防止領域は、前記開口が形成される前から形成されている請求項１に記載の固体撮像素子。
4. 前記溝は、パッド領域に形成された開口とは異なる溝である請求項２に記載の固体撮像素子。
5. 前記パッド領域に形成された前記開口の側壁に絶縁膜が形成されている請求項４に記載の固体撮像素子。
6. 前記溝内に拡散防止層が埋め込まれている請求項２に記載の固体撮像素子。
7. 前記拡散防止層が、ＳｉＯ，ＳｉＮ，ＳｉＯＣ，ＳｉＯＮ，ＳｉＣのいずれかから成る請求項６に記載の固体撮像素子。
8. 前記電極層がパッド電極である請求項１に記載の固体撮像素子。
9. 前記拡散防止領域がパッド領域を囲んで形成されている、請求項１に記載の固体撮像素子。
10. 光電変換素子が形成された半導体基体と、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子を製造する方法であって、
    前記半導体基体の裏面側から前記電極層に達する開口を形成する工程の前に、少なくとも、前記光電変換素子が形成される領域と前記開口が形成される領域との間の前記半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を行う
    固体撮像素子の製造方法。
11. 前記溝内に拡散防止層を埋め込むことにより前記拡散防止領域を形成する請求項１０に記載の固体撮像素子の製造方法。
12. 前記半導体基体に前記光電変換素子を形成する工程の前に、前記拡散防止領域を形成する工程を行う請求項１１に記載の固体撮像素子の製造方法。
13. 前記半導体基体に前記光電変換素子を形成する工程と、前記半導体基体の表面側に電極層を形成する工程を行った後、前記拡散防止領域を形成する工程を行う請求項１１に記載の固体撮像素子の製造方法。
14. 前記拡散防止領域の前記溝と前記半導体基体のみを貫通する第１の開口とを同時に形成した後に、前記半導体基体のみを貫通する前記第１の開口から前記電極層に達する第２の開口を形成して、前記半導体基体の裏面側から前記電極層に達する開口を形成する請求項１３に記載の固体撮像素子の製造方法。
15. 前記半導体基体と埋め込み酸化膜と基板とから成るＳＯＩ基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記ＳＯＩ基板の前記基板及び前記埋め込み酸化膜を除去して、前記半導体基体を露出させる、請求項１０に記載の固体撮像素子の製造方法。
16. 前記半導体基体と埋め込み酸化膜と基板とから成るＳＯＩ基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記ＳＯＩ基板の前記基板のみを除去する、請求項１０に記載の固体撮像素子の製造方法。
17. 半導体基体の表面側に形成されたトランジスタと、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置であって、
    前記半導体基体の裏面側から前記電極層に達する開口が形成され、
    少なくとも、前記トランジスタと前記開口との間の前記半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている
    半導体集積回路装置。
18. 前記拡散防止領域は、前記半導体基体内に溝が形成された構成である請求項１７に記載の半導体集積回路装置。
19. 前記拡散防止領域は、前記開口が形成される前から形成されている請求項１７に記載の半導体集積回路装置。
20. 前記溝内に拡散防止層が埋め込まれている請求項１８に記載の半導体集積回路装置。
21. 半導体基体の表面側に形成されたトランジスタと、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置を製造する方法であって、
    前記半導体基体の裏面側から前記電極層に達する開口を形成する工程の前に、少なくとも、前記トランジスタが形成される領域と前記開口が形成される領域との間の前記半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を行う
    半導体集積回路装置の製造方法。
22. 前記溝内に拡散防止層を埋め込むことにより前記拡散防止領域を形成する請求項２１に記載の半導体集積回路装置の製造方法。
23. 前記半導体基体の表面側に前記トランジスタを形成する工程を行う前に、前記拡散防止領域を形成する工程を行う請求項２２に記載の半導体集積回路装置の製造方法。
24. 前記半導体基体の表面側に前記トランジスタを形成する工程と、前記半導体基体の表面側に電極層を形成する工程を行った後に、前記拡散防止領域を形成する工程を行う請求項２２に記載の半導体集積回路装置の製造方法。
25. 前記拡散防止領域の前記溝と前記半導体基体のみを貫通する第１の開口とを同時に形成した後に、前記半導体基体のみを貫通する前記第１の開口から前記電極層に達する第２の開口を形成して、前記半導体基体の裏面側から前記電極層に達する開口を形成する請求項２４に記載の半導体集積回路装置の製造方法。
    
26. 前記半導体基体と埋め込み酸化膜と基板とから成るＳＯＩ基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記ＳＯＩ基板の前記基板及び前記埋め込み酸化膜を除去して、前記半導体基体を露出させる、請求項２１に記載の半導体集積回路装置の製造方法。
27. 前記半導体基体と埋め込み酸化膜と基板とから成るＳＯＩ基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記ＳＯＩ基板の前記基板のみを除去する、請求項２１に記載の半導体集積回路装置の製造方法。

Images