JPH0521772A

JPH0521772A - 半導体イメージセンサ装置及びその製造方法

Info

Publication number: JPH0521772A
Application number: JP3174062A
Authority: JP
Inventors: Yutaka Saito; 豊斉藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1991-07-15
Filing date: 1991-07-15
Publication date: 1993-01-29

Abstract

(57)【要約】【構成】光を受けて電気信号に変換する半導体イメー
ジセンサ装置において透光基体３を用いた張り合わせ技
術を使用し、フォトトランジスタ２が形成された受光面
と反対側の面に出力信号を取り出すという構成にした。【効果】1) 出力信号取り出しを受光面の反対側とする
ことで外部からの電極や配線が受光側と反対側を通るた
め光源との距離を減少することが可能となり、感度向
上、分解能向上が期待できる。2) 出力信号取り出し受
光面の反対側とすることでバンプ電極の形成も可能とな
り、実装の自由度が大幅に広がる。3) 受光用フォトセ
ンサの上面を透光基体で覆うため、従来の実装のように
保護のためのポッティング材などを使用する必要がなく
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光を受けて電気信号に変
換する半導体イメージセンサ装置及びその製造方法に関
する。

【０００２】

【従来の技術】従来の半導体イメージセンサ装置の断面
図を図１５、及び図１６に示す。図１５において、例え
ば１０１がＮＰＮのフォトトランジスタとすると、光が
入射した時、基板と基点とするＮＰＮの方向のコレクタ
電流が流れ、この電流を外部電極１０６によって取り出
す構成となっているが、この外部電極は、受光面側に形
成されていた。また図１６に示すように、配列されたフ
ォトトランジスタと同一面上にフォトトランジスタ出力
取り出し電極やそれを駆動及び読み出しを行うための回
路が構成され、また受光面側に外部接続用電極が設けら
れていた。

【０００３】

【発明が解決しようとする課題】前記従来の半導体イメ
ージセンサ装置の構造では、このイメージセンサ装置を
読み取り基板に実装した場合においては、読み取り基板
の回路から前記内蔵回路へ接続するための電極や電線が
前記フォトトランジスタの受光面と同一面側を通るため
フォトトランジスタと光源との間隔を一定量以下に減少
することができない、回路内蔵型などの場合回路が光の
影響を受ける、あるいは出力取り出し電極や回路がある
ため、ピクセルのいわゆる開口率があげられない、等の
課題があった。

【０００４】

【課題を解決するための手段】前記課題を解決するため
本発明では、透光基体を用いた張り合わせ技術を使用
し、フォトトランジスタが形成された受光面と反対側の
面に出力信号を取り出すという手段をとった。

【０００５】

【作用】前記手段を取ることで、半導体イメージセンサ
装置の出力や内蔵回路と外部の回路を接続する電極や電
線がフォトトランジスタの受光面と反対側を通るように
なった。内蔵回路を受光面の反対側に形成することが可
能となった。ピクセルの開口率を大きくとれるようにな
った。

【０００６】

【実施例】以下、本発明を図面に基づいて詳細に説明す
る。図１は本発明の第１の実施例の半導体イメージセン
サ装置の断面図である。図１において、図の上部が受光
面である。フォトトランジスタ２は透光基体３を通った
入射光４を受け電気信号の出力を出す。この出力はフォ
トトランジスタ出力取り出し電極５を介し、該電極の延
長である外部接続用電極６へと導かれ、半導体イメージ
センサ装置の入射光４を受ける側である受光面の反対側
から開口部９を介して取り出される。

【０００７】図２は本発明の第２の実施例の半導体イメ
ージセンサ装置の断面図である。図２において、フォト
トランジスタ２は透光基体３を通った入射光４を受け電
気信号の出力をだす。この出力はフォトトランジスタ出
力取り出し電極５を介し、さらに半導体基板１を介し、
半導体イメージセンサ装置の入射光4を受ける側である
受光面の反対側へ導かれ、さらに外部接続電極６を介し
て取り出される。本実施例では外部接続用電極６を反対
側へ形成したことで開口部９形成は通常の半導体集積回
路装置の製造方法に近似しており、より実用的である。

【０００８】図３（ａ）〜（ｇ）は本発明の第２の実施
例の工程順の断面図である。Ｎ型導電型のシリコン基板
に素子分離用酸化膜（ＬＯＣＯＳ）32を形成する（図3
(a)）。次にＰ型の不純物をイオン注入もしくは不純物
気相拡散法（９００〜９５０℃の不活性気体中でＢＢｒ
₃等の気化ガスを熱分解し拡散）により導入し、熱処理
をしてフォトトランジスタのＰ型導電型ベース領域33を
形成し、次にＮ型不純物をイオン注入もしくは不純物気
相拡散法（９００〜９５０℃の不活性気体中でＰＯｃｌ
₃あるいはＰ₂Ｏ₅等の気化ガスを分解し拡散）により
導入し、熱処理してＮ型導電型エミッタ34が形成され
る。同時に基板を介して出力を反対側へ出すためのＮ型
導電型拡散層領域35が形成される。次に、コンタクト孔
開口後、フォトトランジスタの出力を取り出す電極とし
てポリシリコン５を形成する（図３（b)）。次に透明
接着材７を介して透光基体５を接着する（図３(c))。し
かるのち反対側面のシリコン基板１を配列された各フォ
トトランジスタ及びフォトトランジスタ出力を装置反対
側へ取り出すためのシリコン基板１それぞれがＬＯＣＯ
Ｓで分離されるまで研削する（図３（e)) 。しかるの
ち、絶縁層39を形成する（図３（f)）。しかるのち、装
置反対側へ外部接続用電極６、保護膜41を形成し、開口
部９を形成する（図３（ｇ））。

【０００９】図4(a)〜（ｃ）は本発明の第３の実施例の
半導体イメージセンサ装置の製造工程順の断面図であ
る。第１半導体基板43上に絶縁体（酸化膜）44を有しさ
らに第２半導体基板45を有する、いわゆるＳＯＩ基板を
使用した例である。そして、第２の実施例のごとくＬＯ
ＣＯＳ酸化膜形成、フォトトランジスタ形成、フォトト
ランジスタ出力取り出し電極の形成を行い、透光基体３
の接着を行う（図４（a)）。しかるのち、第１半導体基
板43を除去する。第１の半導体基板の除去において第２
の実施例のごとく研削を用いてもよいし、半導体基板と
絶縁体とのエッチングレートの違いを利用し、エッチン
グを用いてもよい。さらには、本実施例ではＬＯＣＯＳ
形成時にすでに各フォトトランジスタはそれぞれ分離さ
れているため、この工程であらためて半導体基板１を除
去する量を制御する必要もない（図４（b)）。しかるの
ち、装置反対側へ外部接続用電極６、保護膜41を形成す
る（図４（ｃ））。

【００１０】図５（ａ）〜（ｄ）は本発明の第４の実施
例の半導体イメージセンサ装置の製造工程順の断面図で
ある。第２半導体基板１に絶縁体（酸化膜）44を有し、
さらに第２半導体基板43有する、第３の実施例と同様
に、ＳＯＩ基板を使用した例である。第１半導体基板１
上にフォトトランジスタ２を形成し、フォトトランジス
タ出力取り出し電極用不純物拡散領域55を形成する（図
5(a)）。次に、配列された各フォトトランジスタ２、フ
ォトトランジスタ出力取り出し電極用不純物拡散領域55
を分離するためフォトリソ工程、エッチング工程を経て
該領域以外の第２の半導体基板の部分が除去される、部
分を除去することで分離することをアイランド分離と呼
ぶ（図5(b)）。次に、絶縁膜56形成後、フォトトランジ
スタ出力取り出し電極５を形成する（図5(c)）。しかる
のち、第３の実施例と同様に透光基体３の接着、第１半
導体基板43の除去、外部接続用電極６、保護膜41を形成
する（図5(ｄ））。したがって、本実施例のごとくアイ
ランド分離を用いることでＬＯＣＯＳでの分離と比べて
フォトトランジスタ２はより光源に近づくことが可能と
なる。

【００１１】図６は本発明の第５の実施例の半導体イメ
ージセンサ装置の断面図である。受光面側に接着される
透光基体３に、配列された各フォトトランジスタに対応
するレンズ61を有する構造となっている。いわゆるオン
チップマイクロレンズである。入射光を集光できるた
め、感度の高い半導体イメージセンサ装置が実現でき
る。

【００１２】図７は本発明の第６の実施例の半導体イメ
ージセンサ装置の断面図である。受光面側に接着される
透光基体３に、配列された各フォトトランジスタに対応
するグレーデッドインデックス型の光ファイバーを有す
る構造となっている。いわゆるファイバーアレープレー
トを用いる。入射光をフォトトランジスタ上に結像でき
るため、実質的に、より一層入射光の光源に近接した形
の受光が実現できる。

【００１３】図８は本発明の第７の実施例の半導体イメ
ージセンサ装置の断面図である。蛍光体入り接着剤73を
使用した例である。Ｘ線などを蛍光体で発光させて検出
することが可能となる。蛍光体としてはＧｄ₂Ｏ₂：Ｔ
ｂなどを沈降法で形成すれば、工程中で基体72を結着
（接着）することもでき大変有益である。また、ＺｎＷ
Ｏ₄やＣｓＩ：Ｔｌ等を蒸着あるいはスパッタで蛍光膜
として形成しあらためて接着材を介して基体72を接着す
ることも可能である。すなわち、本実施例ではＸ線等の
蛍光を検出可能とすると同時に蛍光体、蛍光膜の耐環境
性を確保するという面で大変意義がある。さらに、本実
施例では基体72は必ずしも透明に限ったものではない。
Ｓｉウエハーや、ベリリウム等の金属類のようにＸ線は
通過するが、可視光に対する光反射率の高い基体を使用
してもよい。すなわち、フォトトランジスタ上でＸ線
（Ｘ線は基体を通過する）などで発生した蛍光の内、上
方へ散乱しそうなものも基体72で反射させてとらえるこ
とができ、高い効率での検出が可能となる。

【００１４】図９は本発明の第８の実施例の半導体イメ
ージセンサ装置とバンプ電極を介して信号処理用半導体
集積回路装置を接続した断面図である。図のごとく、バ
ンプ電極81を介して本発明による半導体イメージセンサ
装置80と信号処理用半導体集積回路装置82を接続するこ
とで、受光面の反対側で信号処理が可能となる。また配
列された各フォトトランジスタおよびそれに対応する出
力取り出し電極部のひとつの単位をいわゆるピクセルと
称すると、ピクセル一つ一つに対応する信号処理が可能
となる。２次元的配列のいわゆるエリア型半導体イメー
ジセンサ装置においては一般的にはその信号処理はフレ
ーム転送であろうとランダムアクセスであろうとＸ−Ｙ
の時分割的な読みだしになってしまう。そのような信号
処理だとピクセル一つ一つが拾う信号の時間依存性を観
ることができない。ピクセルひとつひとつから信号出力
用の電極を引き出す方法しかないのだが、ピクセルの数
が多い場合何層にも及ぶ多層配線が必要になったり、充
分なピクセル開口率が得られなくなったりして実質的に
不可能である。しかし、本実施例を用いることで例えば
接続する半導体集積回路装置において該信号の時間依存
性メモリ機能（いわゆるアナログメモリ）を有するもの
を使用すること等で容易となる。このようなピクセル一
つ一つの信号を検出・処理できる装置を今、パッドデバ
イスと呼ぶ。

【００１５】図１０は本発明の第９の実施例を説明する
ためのＣＭＯＳ回路内蔵型半導体イメージセンサ装置の
模式的回路図である。図１０においてフォトトランジス
タＰ１からＰｎの出力信号はトランスミッションゲート
Ｓ１からＳｎ及びＳＣ２を介して外部接続用電極91へと
時分割出力される。図１６は第９の実施例と比較対比さ
れる従来のＣＭＯＳ回路内蔵型半導体イメージセンサ装
置の断面図である。図１６のフォトトランジスタ10１や
ＮチャネルＭＯＳトランジスタ10３、ＰチャネルＭＯＳ
トランジスタ10４、外部接続用電極10５は受光面側に面
的に複雑に結線されている。図１１は第９の実施例の半
導体イメージセンサ装置の断面図である。受光面に対し
て半導体イメージセンサ装置の反対側に外部接続用電極
６に並んでＮチャネルＭＯＳトランジスタ11２やＰチャ
ネルＭＯＳトランジスタ11３等の回路構成素子が配列さ
れる。回路構成素子が受光面の反対側にあるため、入射
光の影響を受けず安定した回路の動作が得られる。図１
2(a)〜h)は本発明の第９の実施例の工程順の断面図であ
る。Ｎ型導電型のシリコン基板13１にウェル形成用酸化
膜13２を形成した後、Ｐ型導電型のウェル13３を形成す
る（図１２(a) ）。次にＬＯＣＯＳＳｉＯ₂136, 134
を形成する (図１2(b)）。

【００１６】次にフォトトランジスタのベース領域13７
を形成し、Ｎ型導電型のポリシリコン５を形成し、熱処
理の後ポリシリコン５のｎ型不純物が拡散し、エミッタ
34が形成される。同時に基板を介して出力を反対側へ出
すためのＮ型拡散層14０が形成される、これはいわゆる
ポリシリエミッタ方式のエミッタ形成方法であるが、第
８の実施例までで説明してきたようにエミッタ形成後コ
ンタクト開口しフォトトランジスタ出力取り出し電極を
形成してももちろんかまわない（図１２(c) ）。次にＣ
ＶＤによるＮＳＧ (Non-doped SiO₂)などの絶縁物14１
を堆積する（図１２(d) ）。次にエッチングや研磨など
で平坦化した面14２を形成する。この際、ＬＯＣＯＳ形
成時に厚いＬＯＣＯＳ13４と比較的薄いＬＯＣＯＳ13６
の２種類を形成しておくと、厚いＬＯＣＯＳがストッパ
ーとなり研磨がやりやすくなる、また電極や配線に使わ
れるポリシリコン５などは薄いＬＯＣＯＳを自由にオー
バーレイできるので配線に不自由を来すこともない（図
１２(e) ）。

【００１７】次に石英基板などの透光基体３を３５０〜
５００℃の不活性気体中で数時間の熱処理による熱接着
する（図１２(f))。しかるのち反対側面のシリコン基板
を厚いＬＯＣＯＳ面が露出するまで研磨した面14４を形
成する（図１２(g))。しかるのちシリコン基板１にＣＭ
ＯＳ回路を形成すべく一般的ＣＭＯＳ製造工程を経てＮ
チャネルＭＯＳトランジスタ11２やＰチャネルＭＯＳト
ランジスタ11３などを得る (図１２(h) ）。

【００１８】図１３は本発明の第１０の実施例の半導体
イメージセンサ装置の断面図である。受光面に対して半
導体イメージセンサ装置の同一面側にＮチャネルＭＯＳ
トランジスタ11２やＰチャネルＭＯＳトランジスタ11３
等の回路構成素子が配列される。しかし、外部接続用電
極６は受光面の反対側である。図１４ (a)〜(e) は本発
明の第１０の実施例の半導体イメージセンサ装置の製造
工程順の断面図である。ウェル形成（図１4(a)）、ＬＯ
ＣＯＳ形成（図１4(b)）。等のほぼ一般的なＣＭＯＳ製
造工程を経て、フォトトランジスタ２、ＮチャネルＭＯ
Ｓトランジスタ11２、ＰチャネルＭＯＳトランジスタ11
３等を同一面上に得る（図１4(c)）。次に、接着剤７で
透光基体３を接着するが本実施例では第９の実施例等と
異なり、この後の製造工程に高温の熱処理がないため接
着剤７は透光性があれば樹脂などで耐熱性の比較的低い
ものでもかまわない。次に、第２の実施例等と同様に受
光面の反対側の半導体基板を研削する（図１4(d)）。し
かるのち、外部接続用電極６、保護膜４を形成する（図
１4(e)）。

【００１９】以上、いくつかの実施例について述べてき
たが共通することとして次のことも説明しておく。フォ
トトランジスタ出力取り出し電極の材質としてはポリシ
リコンを例にとって説明してきたが、ポリサイド、シリ
サイド、ピユアメタル等の材料でももちろんかまわな
い。半導体基板と透光基体との接着方法はいろいろのべ
てきたように、ＣＶＤＳｉＯ₂やスピンオングラス等の
平坦化した面に熱接着でも、低融点ガラスでも、シリコ
ン系、フロン系、エポキシ系、ポリイミド系、有機系Ｕ
Ｖ硬化樹脂等々の各種樹脂系の接着材でももちろんかま
わない。接着剤の塗布は、半導体基板と透光基体の間に
シールを設けて接着剤を真空吸入法で注入してもよい
し、また、第７の実施例のように沈降法による溶質のゲ
ル化を利用しても良い、フォトトランジスタのコレクタ
バイアス電極は一部実施例中の図にあるように本発明の
特徴を生かして受光面の反対側に設けることで、ピクセ
ルで言えば開口率を大きくできたり、空乏層を縦方向に
制御することが容易になったりするが、もちろん受光面
側に設けて半導体基板を介して反対側へ導くあるいは信
号処理回路へ接続する等行ってもかまわない。

【００２０】本実施例では、半導体基板はＮ型、トラン
ジスタはＮＰＮ型を例にとって説明してきたが、もちろ
んＰ型基板を使用したり、ＰＮＰ型トランジスタを使用
してもかまわない。本実施例では、センサ部はフォトト
ランジスタで説明してきたがもちろん、ＰＮ接合より成
るセンサ部でもＭＯＳダイオードより成るセンサ部でも
いっこうにかまわない。放射線や荷電粒子の検出の場
合、応答速度の面でＰＮ接合の方が便利なことも多い。
本実施例では、イメージセンサということでフォトトラ
ンジスタを使用した例について説明してきているが、必
ずしもフォトンの検出に限定したセンサ装置ではない。
赤外線や放射線、Ｘ線、荷電粒子、中性子までの電磁波
や粒子を含めた物理的意味でのフォト（光）と称してい
ることは言うまでもない。特に、赤外線、放射線や荷電
粒子の検出においては物質量（半導体基板の厚み）や比
抵抗（空乏層幅））の兼ね合いに制約が多かったりする
ものであるが、本発明では透光基体接着後半導体基板の
厚みを減じ所望のものとするので、厚さの制御が容易
で、たいへん有益となる。厚みだけの制御であれば、透
光基体の接着と半導体基板の研削を行い、外部接続用電
極の取り出しを透光基体側に開口することで行っても良
い。その場合、受光面は前記実施例で説明してきたよう
に透光基体側でも良いし、反対に半導体基板側でも良
い。またその場合、研削した半導体基板の面は接着剤の
実施例で述べたような樹脂系の保護膜をつけておくと耐
久性上有益である。

【００２１】第５、６、７、８の実施例はもちろん、第
９、１０の実施例と組み合わせてもかまわない。第１、
２、３、４の実施例はもちろん、第５、６、７、８の実
施例と組み合わせてもかまわない。第３、４の実施例は
もちろん、第９、１０の実施例と組み合わせてもかまわ
ない。

【００２２】

【発明の効果】以上説明してきたように、本発明を用い
ることで以下の効果が期待できる。1) 出力信号取り出
しを受光面の反対側とすることで外部からの電極や配線
が受光側と反対側を通るため光源との距離を減少するこ
とが可能となり、感度向上、分解能向上が期待できる。
2) 出力信号取り出しを受光面の反対側とすることでバ
ンプ電極の形成も可能となり、実装の自由度が大幅に広
がる。3) 受光用フォトセンサの上面を第２基体で覆う
ため、従来の実装のように保護のためのポッティング材
などを使用する必要がなくなる。4) 配列されたフォト
センサの各々は絶縁体で分離することもできるためそう
することで余分なキャリアの回り込みがなく、イメージ
センサとして良好な性能が得られる。また従来、キャリ
アの回り込みは端部のフォトセンサの特性に大きく影響
しており、性能検査時に問題となっていた。この問題も
本発明で解決することができる。5) フォトセンサの上
面に形成された第２の基体の上面にあらかじめオンップ
マイクロレンズを形成したり、ファイバーアレープレー
トの基体を使用することで、さらに性能の向上が望める
上に、従来型では光源との間にある程度の間隔があった
たため、実装時にはセルフオックレンズなどを使用して
フォトトランジスタに結像していたものが不要になり、
大幅な工程減、コスト減が望める。6) 内蔵回路を受光
面と反対側に設置することで、回路が光の影響を受けに
くくなり、良好な回路動作が期待できる。7) 第１の半
導体基板を所望の厚みまで減ずることで、放射線等の検
出において物質量や空乏層幅の選択の自由度が広がる。
8) フォトセンサと第２の基体の間に蛍光体を設置する
ことでＸ線等をフォトンで検出することが可能となる。
9) 外部接続用電極を介して信号処理用半導体集積回路
装置を接続する構造をとることでパッドデバイスを実現
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体イメージセンサ
装置の断面図である。

【図２】本発明の第２の実施例の半導体イメージセンサ
装置の断面図である。

【図３】（ａ）〜（ｇ）は、本発明の第２の実施例の製
造工程順の断面図である。

【図４】（ａ）〜（ｃ）は、本発明の第３の実施例の製
造工程順の断面図である。

【図５】（ａ）〜（ｄ）は、本発明の第４の実施例の製
造工程順の断面図である。

【図６】本発明の第５の実施例の半導体イメージセンサ
装置の断面図である。

【図７】本発明の第６の実施例の半導体イメージセンサ
装置の断面図である。

【図８】本発明の第７の実施例の半導体イメージセンサ
装置の断面図である。

【図９】本発明の第８の実施例の半導体イメージセンサ
装置の断面図である。

【図１０】回路内蔵型半導体イメージセンサ装置の模式
的回路図である。

【図１１】本発明の第９の実施例の半導体イメージセン
サ装置の断面図である。

【図１２】（ａ）〜（ｈ）は、本発明の第９の実施例の
半導体イメージセンサ装置の製造工程順の断面図であ
る。

【図１３】本発明の第１０の実施例の半導体イメージセ
ンサ装置の断面図である。

【図１４】（ａ）〜（ｅ）は、本発明の第１０の実施例
の半導体イメージセンサ装置の製造工程順の断面図であ
る。

【図１５】従来の半導体イメージセンサ装置の断面図で
ある。

【図１６】従来の回路内蔵型半導体イメージセンサ装置
の断面図である。

【符号の説明】

１半導体基板２、Ｐ１〜Ｐｎフォトトランジスタ３透光基体４、Ｌ２入射光５フォトトランジスタ出力取り出し電極６外部接続用電極７接着剤８フォトトランジスタバイアス電極９開口部２０、４１、１４１保護膜３２ＬＯＣＯＳ酸化膜３３ベース領域３４エミッタ領域３５Ｎ型拡散層３９、５６、１３２絶縁膜４３第１半導体基板４４絶縁体４５第２半導体基板６１レンズ７１光ファイバー７２基体７３蛍光体入り接着剤８０半導体イメージセンサ装置８１バンプ電極８２信号処理用半導体集積回路装置１１２ＮチャネルＭＯＳトランジスタ１１３ＰチャネルＭＯＳトランジスタ１３３Ｐ型導電型のウェル１３４厚いＬＯＣＯＳ１３５Ｓｉ₃Ｎ₄膜１３６薄いＬＯＣＯＳ１４１ＣＶＤＳｉＯ₂ １４２平坦化された面１４４研磨した面Ｓ１〜Ｓｎ、ＳＣ２トランスミッションゲート

Claims

【特許請求の範囲】

【請求項１】配列されたフォトセンサを有し、前記フ
ォトセンサの受光面側の反対の面に外部接続用電極もし
くは該電極開口部を有することを特徴とする半導体イメ
ージセンサ装置。
【請求項２】半導体基板上にすくなくもフォトセンサ
を形成する工程とフォトセンサ出力取り出し電極を形成
する工程とフォトセンサ上方に透光基体を形成する工程
と第１の半導体基板の厚みを所望の厚みに減ずる工程と
前記フォトセンサの受光面側の反対の面に外部接続用電
極もしくは該電極開口部を形成する工程とを有すること
を特徴とする半導体イメージセンサ装置の製造方法。
【請求項３】半導体基板上に配列されたフォトセンサ
を有し、前記フォトセンサの受光面側の上方に少なくと
も透光基体を有し、前記フォトセンサからの出力はフォ
トセンサが構成されている半導体基板を介して前記フォ
トセンサの受光面側と反対の面へ導き出される構造を有
し、前記フォトセンサの受光面側と反対の面の半導体基
板面に前記フォトセンサを駆動及び読み出しを行う電気
回路を有することを特徴とする半導体イメージセンサ装
置。
【請求項４】半導体基板上に配列されたフォトセンサ
と、前記フォトセンサを駆動及び読み出しを行う電気回
路を有し、前記フォトセンサの受光面側の上方に少なく
とも透光基体を有し、前記回路からの出力は前記半導体
基板を介して前記フォトセンサの受光面側と反対の面へ
導き出される構造を有することを特徴とする半導体イメ
ージセンサ装置。
【請求項５】配列されたフォトトセンサと透光基体の
間に蛍光体を有することを特徴とする請求項１〜４記載
の半導体イメージセンサ装置。
【請求項６】外部接続用電極を介して接続された信号
処理用半導体集積回路装置を有することを特徴とする請
求項１記載の半導体イメージセンサ装置。