WO2005008788A1 - 裏面入射型光検出素子 - Google Patents

裏面入射型光検出素子 Download PDF

Info

Publication number
WO2005008788A1
WO2005008788A1 PCT/JP2004/010410 JP2004010410W WO2005008788A1 WO 2005008788 A1 WO2005008788 A1 WO 2005008788A1 JP 2004010410 W JP2004010410 W JP 2004010410W WO 2005008788 A1 WO2005008788 A1 WO 2005008788A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
type
semiconductor region
layer
impurity
Prior art date
Application number
PCT/JP2004/010410
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to DE602004019536T priority Critical patent/DE602004019536D1/de
Priority to EP04770874A priority patent/EP1648036B1/en
Priority to US10/565,282 priority patent/US7420257B2/en
Publication of WO2005008788A1 publication Critical patent/WO2005008788A1/ja
Priority to IL173281A priority patent/IL173281A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a back illuminated photodetector.
  • a P + -type high-concentration impurity semiconductor region 102 and an N + -type high-concentration impurity semiconductor region 103 are formed on the surface layer on the front side of the N-type silicon substrate 101.
  • An anode electrode 104 and a force source electrode 105 are connected to the P + -type high-concentration impurity semiconductor region 102 and the N + -type high-concentration impurity semiconductor region 103, respectively.
  • bump electrodes 106 for forming a soldering force are formed.
  • a portion corresponding to the P + -type high-concentration impurity semiconductor region 102 is thinned from the back side. This thinned part becomes the incident part of the light to be detected.
  • the back illuminated photodiode 100 is mounted on a ceramic package 107 by flip chip bonding as shown in FIG. That is, the bump electrode 106 of the back-illuminated photodiode 100 is connected to the solder pad 109 provided on the bottom wiring 108 of the ceramic package 107.
  • the bottom wiring 108 is electrically connected to the output terminal pin 110 by wire bonding.
  • a window frame 111 is seam-welded to the surface of the ceramic package 107 with a brazing material 112.
  • An opening is formed in the window frame 111 at a position corresponding to the thinned portion of the back illuminated photodiode 100, and a transparent window material 113 such as Kovar glass for transmitting the light to be detected is provided in the opening. ing.
  • Patent document 1 JP-A-9-219421
  • Patent Document 1 discloses a CSP (chip size package) for semiconductor electronic components.
  • the technology is disclosed.
  • both sides of a wafer on which semiconductor electronic components are fabricated are sealed with an organic material such as resin, and an opening is formed by photolithography in an organic material provided on one side of the wafer.
  • An electrode is formed in the opening.
  • the back-illuminated photodiode has a low mechanical strength because the portion that becomes the incident portion of the detection light is thinned.
  • a flat collet is used in a back-illuminated photodiode assembly instead of a pyramid collet.
  • heat and pressure are applied from the heater block while the back illuminated photodiode is sucked by the flat collet with the back surface as the suction surface.
  • the present invention has been made to solve the above problems, and provides a back illuminated photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected. With the goal.
  • a back illuminated photodetector is provided on a semiconductor substrate having a first conductivity type and a surface layer on a first surface side of the semiconductor substrate, and has a second conductivity type.
  • the provision of the coating layer improves the mechanical strength of the back-illuminated photodetector. Since the dicing at the wafer level becomes possible by improving the mechanical strength, a chip-sized back-illuminated photodetector can be obtained. You can. Thus, a back illuminated photodetector having a sufficiently small package is realized.
  • the coating layer is made of a resin that transmits the light to be detected, it can be used as a transmission window material for the light to be detected, not only by improving the mechanical strength of the back illuminated light detection element.
  • a portion provided on the concave portion is depressed with respect to a portion provided on the outer edge portion of the concave portion. Therefore, even if a flat collet is used for assembly, the surface of the coating layer provided on the concave portion does not come into contact with the flat collet. Accordingly, the incident portion of the surface of the coating layer on which the light to be detected is incident is not damaged, and the scattering of the light to be detected is suppressed.
  • the back illuminated photodetector according to the present invention preferably includes a support film provided on the first surface of the semiconductor substrate and supporting the semiconductor substrate. In this case, the mechanical strength of the back illuminated photodetector is further improved.
  • a filling electrode penetrating the support film and having one end electrically connected to the impurity semiconductor region is provided.
  • the detection signal can be easily taken out of the back illuminated photodetector.
  • the high-concentration impurity semiconductor region to which the impurity of the first conductivity type is added at a high concentration is exposed on the entire side surface of the semiconductor substrate. In this case, even when the side surface of the semiconductor substrate is damaged by dicing or the like, unnecessary carriers generated near the side surface of the semiconductor substrate can be trapped by the high-concentration impurity semiconductor region. Current and noise can be suppressed.
  • a high-concentration impurity layer in which impurities of the first conductivity type are added at a high concentration is provided on the bottom surface of the concave portion.
  • This high concentration impurity layer functions as an accumulation layer. This makes it easier for the carriers generated by the incidence of the light to be detected to proceed to the first surface side of the semiconductor substrate, thereby improving the sensitivity of the back-illuminated photodetector.
  • a high-concentration impurity layer to which a first-conductivity-type impurity is added at a high concentration is provided on the surface layer on the second surface side of the outer edge of the semiconductor substrate. In this case, even if a crystal defect occurs near the surface on the second surface side of the outer edge, the crystal defect occurs. The current and noise generated due to this can be suppressed by the high concentration impurity layer.
  • a back-illuminated photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected is realized.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a back illuminated photodetector according to the present invention.
  • FIG. 2 is a view for explaining an effect of the back illuminated photodiode 1 shown in FIG. 1.
  • FIG. 3 is a process drawing showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 4 is a process drawing showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 5 is a process chart showing a method for manufacturing the back illuminated photodiode 1 of FIG. 1.
  • FIG. 6 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 7 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 8 is a process chart showing a method for manufacturing the back illuminated photodiode 1 of FIG. 1.
  • FIG. 9 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 10 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 11 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 12 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 13 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 14 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • 15 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 16 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 17 is a process chart showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 18 is a cross-sectional view showing a second embodiment of a back illuminated photodetector according to the present invention.
  • FIG. 19 is a view for explaining an example of a method for forming the N + -type high-concentration impurity semiconductor region 28 in FIG. 18.
  • FIG. 20 is a view for explaining an example of a method for forming the N + -type high-concentration impurity semiconductor region 28 in FIG. 18.
  • FIG. 21 An example of a method for forming the N + type high concentration impurity semiconductor region 28 in FIG. It is a figure for clarification.
  • FIG. 22 is a plan view showing a back-illuminated photodetector according to a third embodiment of the present invention.
  • FIG. 23 is a cross-sectional view of the back-illuminated photodiode array 3 shown in FIG. 22, taken along the line XII—XII.
  • FIG. 24 is a sectional view showing a conventional back illuminated photodiode.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 1 receives the detection light from the back side, generates carriers by the incidence of the detection light, and outputs the generated carrier as a detection signal from the front side.
  • the back illuminated photodiode 1 includes an N-type semiconductor substrate 10, a P + -type impurity semiconductor region 11, a concave portion 12, and a coating layer 13.
  • the N-type semiconductor substrate 10 for example, a silicon substrate to which an N-type impurity such as phosphorus is added can be used.
  • the impurity concentration of the N-type semiconductor substrate 10 is, for example, 10 12 -10 15 / cm 3 .
  • the thickness t 1 of the N-type semiconductor substrate 10 is, for example, 200 to 500 ⁇ .
  • the conductor region 11 is formed.
  • the P + -type impurity semiconductor region 11 is doped with a p-type impurity such as boron and forms a pn junction with the N-type semiconductor substrate 10.
  • the impurity concentration of the P + -type impurity semiconductor region 11 is, for example, 10 15 to 10 2 Q / cm 3 .
  • the depth of the P + -type impurity semiconductor region 11 is, for example, 0.1 to 20 zm.
  • a recess 12 is formed in a region of the back surface (second surface) S2 of the N-type semiconductor substrate 10 opposite to the P + -type impurity semiconductor region 11.
  • the concave portion 12 becomes an incident portion of the light to be detected.
  • the concave portion 12 has a shape whose width gradually decreases from the back surface S2 to the front surface S1.
  • the shape of the concave portion 12 can be, for example, a quadrangular pyramid shape or a tapered shape in which the width gradually decreases from the back surface S2 to the front surface S1.
  • the depth of the recess 12 is, for example, 2 to 400 zm.
  • a region of the N-type semiconductor substrate 10 sandwiched between the concave bottom surface S3 and the P + -type impurity semiconductor region 11 is generated by the incident light to be detected from the rear surface S2 side.
  • the carrier is made thinner than the other regions so that the carriers can easily reach the vicinity of the P + -type impurity semiconductor region 11 provided on the surface layer on the surface S1 side.
  • the thickness of the thinned region is, for example, 10 to 200 ⁇ m.
  • the coating layer 13 is made of a resin transparent to the light to be detected, that is, a resin having a sufficient transmittance for the wavelength of the light to be detected.
  • a resin include an epoxy-based, silicone-based, acrylic-based or polyimide-based resin, or a resin made of a composite material thereof.
  • the coating layer 13 functions as a protective layer for protecting the back surface S2 and as a transmission window material for transmitting light to be detected incident on the concave portion 12. In the coating layer 13, a portion provided on the concave portion 12 is depressed with respect to a portion provided on the outer edge portion 14 of the concave portion 12.
  • the surface of the coating layer 13 provided in the portion where the concave portion 12 is formed enters the N-type semiconductor substrate 10 side more than the surface of the coating layer 13 provided in the outer edge portion 14 of the concave portion 12.
  • the outer edge portion 14 refers to a portion of the N-type semiconductor substrate 10 surrounding the concave portion 12 from the side.
  • the thickness of the coating layer 13 on the outer edge 14 is, for example, 5-500 zm, preferably 250 ⁇ m.
  • the back-illuminated photodiode 1 includes an N + -type high-concentration impurity layer 21, an N + -type high-concentration impurity semiconductor region 22, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26. Yes.
  • the N + -type high-concentration impurity layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10.
  • the N + -type high-concentration impurity layer 21 is doped with an N-type impurity at a higher concentration than the N-type semiconductor substrate 10.
  • the impurity concentration of the N + -type high-concentration impurity layer 21 is, for example, 10 15 to 10 2 ° / cm 3 .
  • the depth of the N + -type high-concentration impurity layer 21 is, for example, 0.1 to 20 zm.
  • the N + -type high-concentration impurity semiconductor region 22 is formed on the surface layer on the surface S1 side of the N-type semiconductor substrate 10 at a predetermined distance from the P + -type impurity semiconductor region 11.
  • the N + -type high-concentration impurity semiconductor region 22 has a high concentration of N-type impurities similarly to the N + -type high-concentration impurity layer 21. It has the function of suppressing surface leakage current in S1.
  • the impurity concentration of the N + -type high-concentration impurity semiconductor region 22 is, for example, 10 15 to 10 2 ° / cm 3 .
  • the depth of the N + -type high-concentration impurity semiconductor region 22 is, for example, 0.130 zm.
  • the insulating film 23 and the insulating film 24 are formed on the front surface S1 and the back surface S2 of the N-type semiconductor substrate 10, respectively.
  • the insulating films 23 and 24 are made of, for example, Si.
  • the thickness of the insulating film 23 is, for example, 0.1-2 / im.
  • the thickness of the insulating film 24 is, for example, 0.05-1 / im.
  • Openings (contact holes) 23a and 23b are formed in the insulating film 23.
  • One of the openings 23a is in the portion of the P + -type impurity semiconductor region 11, and the other is a N + -type high-concentration impurity. It is provided in the part of the semiconductor region 22.
  • An anode electrode 25 and a cathode electrode 26 are formed in regions including the openings 23a and 23b on the insulating film 23, respectively.
  • the thickness of these electrodes 25 and 26 is, for example, 1 ⁇ .
  • These electrodes 25 and 26 are provided so as to fill the openings 23a and 23b, respectively.
  • the anode electrode 25 is directly connected to the P + -type impurity semiconductor region 11 through the opening 23a
  • the force source electrode 26 is directly connected to the N + -type high-concentration impurity semiconductor region 22 through the opening 23b.
  • A1 is used as the anode electrode 25 and the force sword electrode 26, for example.
  • the back illuminated photodiode 1 includes a non-volatile film 31, a support film 32, filling electrodes 33a and 33b, UBMs (Under Bump Metal) 34a and 34b, and bumps 35a and 35b.
  • the insulation film 31 is formed on the insulating film 2 on the surface S1 of the N-type semiconductor substrate 10. 3. It is provided so as to cover the anode electrode 25 and the force source electrode 26. Further, in the portion of the passivation film 31 provided on the anode electrode 25 and the force source electrode 26, a through-hole 31a is formed to be filled with filling electrodes 33a and 33b described later.
  • the passivation film 31 is made of, for example, SiN, and protects the surface S1 of the N-type semiconductor substrate 10.
  • the passivation film 31 can be formed by, for example, a plasma CVD method. Further, the thickness of the passivation film 31 is, for example, 1 ⁇ m.
  • a support film 32 is formed on the passivation film 31.
  • the support film 32 supports the N-type semiconductor substrate 10.
  • a through hole 32a is formed to fill the filling electrodes 33a and 33b together with the through hole 31a.
  • a material of the support film 32 for example, resin or SiO by plasma CVD or the like can be used.
  • the thickness of the support film 32 is, for example, 2
  • It is 100 ⁇ m, preferably 50 ⁇ m.
  • the filling electrodes 33a and 33b are filled in the through holes 31a and 32a, and have one end in contact with the anode electrode 25 and the force source electrode 26, respectively, so that the P + -type impurity semiconductor region 11 and the N + -type It is electrically connected to the high-concentration impurity semiconductor region 22.
  • the other ends of the filling electrodes 33 a and 33 b are both exposed on the surface of the support film 32. That is, the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • the filling electrodes 33a and 33b have a substantially columnar shape.
  • filling electrodes 33a and 33b are for electrically connecting the electrodes 25 and 26 to bumps 35a and 35b described later.
  • the filling electrodes 33a and 33b are made of, for example, Cu.
  • the diameter of the through holes 31a, 32a is, for example, 10-200 ⁇ 200 ⁇ , and preferably 100 zm.
  • the portions of the filling electrodes 33a, 33b exposed on the surface of the support film 32 are formed with UBMs 34a, 34b.
  • the UBMs 34a and 34b are made of, for example, Ni and Au laminated films.
  • the thickness of the UBMs 34a and 34b is 0.15 x m for f rows.
  • bumps 35a and 35b are formed with force S. Therefore, the bumps 35a and 35b are electrically connected to the anode electrode 25 and the cathode electrode 26, respectively. Bumps 35a and 35b make contact with UBM34a and 34b Except for the surface, it is almost spherical.
  • solder, gold, Ni—Au, Cu, or a resin containing a metal filler can be used as the bumps 35a and 35b.
  • the operation of the back illuminated photodiode 1 will be described.
  • a reverse bias voltage is applied to the back illuminated photodiode 1 and a depletion layer is generated in the thinned region of the N-type semiconductor substrate 10.
  • the light to be detected that has passed through the coating layer 13 and entered the N-type semiconductor substrate 10 from the concave portion 12 is mainly absorbed in the thinned region.
  • carriers holes and electrons
  • the generated holes and electrons move to the P + -type impurity semiconductor region 11 and the N + -type high-concentration impurity semiconductor region 22 according to the reverse bias electric field.
  • the holes and electrons that have reached the P + -type impurity semiconductor region 11 and the N + -type high-concentration impurity semiconductor region 22 move to the bumps 35a and 35b through the filling electrodes 33a and 33b and the UBMs 34a and 34b. It is output as a detection signal from 35a and 35b.
  • the provision of the coating layer 13 improves the mechanical strength of the back-illuminated photodiode 1.
  • the covering layer 13 is provided on the concave portion 12, even if pressure or heat is applied to the back illuminated photodiode 1 during assembly, warpage and radius of the thinned region of the N-type semiconductor substrate 10 are suppressed. , Damage and the like can be prevented.
  • the dicing at the wafer level can be performed by improving the mechanical strength, it is possible to obtain the chip-size back-illuminated photodiode 1.
  • the coating layer 13 a portion provided on the concave portion 12 is depressed with respect to a portion provided on the outer edge portion 14 of the concave portion 12. Therefore, as shown in FIG. 2, even when the flat collet FC is used in the assembly, the surface of the coating layer 13 provided on the concave portion 12 does not contact the flat collet FC. Accordingly, the incident portion of the detection light on the surface of the coating layer 13 is not damaged, and the scattering of the detection light is suppressed. Therefore, a highly sensitive back-illuminated photodiode 1 is realized. Further, since the coating layer 13 is also provided on the outer edge portion 14, the flat collet FC does not directly contact the outer edge portion 14. For this reason, it is possible to suppress the occurrence of crystal defects in the outer edge portion 14 due to the contact with the flat collet FC, and it is also possible to suppress the generation of “current” noise due to the crystal defects.
  • the coating layer 13 since a resin is used as the coating layer 13, it is easy to process the coating layer 13 into a desired shape.
  • the provision of the support film 32 improves the mechanical strength of the back-illuminated photodiode 1 by one layer.
  • the filling electrodes 33a and 33b may be formed on the side walls of the through holes 31a and 32a, and may be electrically connected to the anode electrode 25 and the force source electrode 26.
  • N + -type high-concentration impurity layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10.
  • the N + -type high-concentration impurity layer 21 provided on the bottom surface S3 of the recess 12 in the surface layer of the back surface S2 functions as an accumulation layer. This can prevent carriers generated in the N-type semiconductor substrate 10 from recombining near the bottom surface S3. For this reason, a more sensitive back-illuminated photodiode 1 is realized.
  • the impurity concentration of the N + -type high-concentration impurity layer 21 is preferably 10 15 / cm 3 or more. In this case, the N + -type high-concentration impurity layer 21 can suitably function as an accumulation layer.
  • the N + -type high-concentration impurity layer 21 provided in the surface layer on the back surface S2 side of the outer edge portion 14 of the N-type semiconductor substrate 10 can be used even when crystal defects occur in the outer edge portion 14. ⁇ Current and noise generated due to crystal defects can be suppressed. Therefore, according to the back-illuminated photodiode 1, a detection signal can be obtained with a high SN ratio. Also at this time, the impurity concentration of the N + -type high-concentration impurity layer 21 is preferably 10 15 / cm 3 or more. In this case, the N + -type high-concentration impurity layer 21 can sufficiently suppress ⁇ current and noise generated due to crystal defects.
  • An example of a method for manufacturing the back illuminated photodiode 1 shown in FIG. 1 will be described with reference to FIGS.
  • the N + -type semiconductor substrate 10 is doped with boron through the opening to form the P + -type impurity semiconductor region 11. Thereafter, the N-type semiconductor substrate 10 is oxidized to form an insulating film 23 on the surface S1 (FIG. 3).
  • the back surface S2 of the N-type semiconductor substrate 10 is polished, and SiN82 is deposited on the back surface S2 of the N-type semiconductor substrate 10 by LP-CVD (FIG. 4).
  • An opening 85 is formed in the SiN 82 on the back surface S2 to form the recess 12 (FIG. 5).
  • a recess 12 is formed by performing etching with K ⁇ H or the like from the opening 85 (6).
  • the back surface S2 side of the N-type semiconductor substrate 10 in which the concave portion 12 is formed is doped with an N-type impurity by ion implantation or the like, so that the entire surface layer on the back surface S2 side is doped.
  • an N + -type high-concentration impurity layer 21 is formed (FIG. 7).
  • an insulating film 24 is formed on the entire surface layer on the back surface S2 side by performing thermal oxidation (FIG. 8).
  • a contact hole for an electrode is formed in the insulating film 23 on the surface S1, and aluminum is deposited on the surface S1 and then subjected to predetermined patterning to form the anode electrode 25 and the force sword electrode 26 (FIG. 9). .
  • a passivation film 31 made of SiN is deposited on the surface S 1 of the N-type semiconductor substrate 10 on which the anode electrode 25 and the force source electrode 26 are formed by a plasma CVD method.
  • An opening 31a is formed in a portion of the passivation film 31 corresponding to the bumps 35a and 35b (FIG. 10).
  • a thick support film 32 made of resin is formed on the surface S1, and an opening 32a is formed at a portion corresponding to the opening 31a of the passivation film 31.
  • the resin of the support film 32 for example, an epoxy-based resin, an acrylic-based resin, or a polyimide-based resin can be used.
  • Si ⁇ by plasma CVD or the like may be used.
  • the opening 32a of the support film 32 can be formed by photolithography using a photosensitive resin, for example, or by patterning by etching or the like (FIG. 11). Also, a conductive member 33 made of Cu is filled so as to fill the openings 31a and 32a. Deposit. This is because, for example, after a Cu seed layer or the like is deposited on the surfaces of the anode electrode 25 and the force source electrode 26 exposed from the openings 31a and 32a by sputtering or the like, Cu or the like is deposited on the Cu seed layer by plating. (Fig. 12).
  • the conductive member 33 deposited on the support film 32 is removed by polishing the surface of the conductive member 33.
  • filling electrodes 33a and 33b are formed (FIG. 13).
  • a coating layer 13 made of a resin is applied by spin coating, printing, or the like so as to cover the entire surface on the back surface S2 side, and then the applied coating layer 13 is cured.
  • the portion of the coating layer 13 provided on the concave portion 12 is depressed (FIG. 14).
  • UBMs 34a and 34b each composed of a laminated film of Ni and Au are formed on the filling electrodes 33a and 33b on the surface S1 by electroless plating.
  • bumps 35a and 35b having the same strength as solder are formed on the UBMs 34a and 34b by printing or ball mounting (FIG. 15).
  • the substrate is cut so as to pass through the center of the outer edge portion 14 on the back surface S2 of the N-type semiconductor substrate 10.
  • a back-illuminated photodiode 1 is obtained (FIG. 17).
  • FIG. 18 is a sectional view showing a second embodiment of the back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 2 includes a semiconductor substrate 20, a P + -type impurity semiconductor region 11, a concave portion 12, and a coating layer 13.
  • a P + -type impurity semiconductor region 11 is formed in a part of the surface layer on the surface S1 side of the semiconductor substrate 20.
  • a recess 12 is formed in a region of the back surface S2 of the semiconductor substrate 20 opposite to the P + -type impurity semiconductor region 11.
  • the coating layer 13 is provided on the back surface S2 of the semiconductor substrate 20.
  • the coating layer 13 is recessed with respect to a portion provided on the outer edge 14 of the concave portion 12 provided on the concave portion 12.
  • the back-illuminated photodiode 2 includes an N + -type high-concentration impurity semiconductor region 28, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26.
  • the N + -type high-concentration impurity semiconductor region 28 is formed so as to be exposed on the entire side surface S4 of the semiconductor substrate 20. Further, the N + -type high-concentration impurity semiconductor region 28 is also exposed on the entire back surface S2 of the semiconductor substrate 20.
  • the P + type impurity semiconductor region 11 and the N + type The portion 20a where none of the high-concentration impurity semiconductor regions 28 is formed is completely surrounded by the N + -type high-concentration impurity semiconductor regions 28 from the side surface S4 and the back surface S2 of the semiconductor substrate 20.
  • the semiconductor substrate 20 is prepared.
  • the N + -type high-concentration impurity layer 41 extends from the back surface S2 except for a part on the front surface S1 side.
  • the remaining surface S1 side is the N-type impurity layer 42 whose impurity concentration is lower than that of the N + -type high-concentration impurity layer 41 (FIG. 19).
  • an N + -type high-concentration impurity semiconductor region 43 is formed by doping an N-type impurity at a high concentration from the surface S1 side (FIG. 20).
  • N-type impurity is diffused further deeply by heat treatment so that the N + -type high-concentration impurity semiconductor region 43 reaches the N + -type high-concentration impurity layer 41 (FIG. 21).
  • N + -type highly-doped impurity layer 4 1 and N + -type highly-doped impurity semiconductor region consisting of 43 N + -type highly-doped impurity semiconductor region 28 is formed.
  • regions where the P + -type impurity semiconductor region 11 and the concave portion 12 are formed are indicated by broken lines L2 and L3, respectively.
  • the step of doping impurities from the back surface S2 side of the semiconductor substrate 20 can be omitted, so that the manufacturing process of the N + -type high-concentration impurity semiconductor region 28 can be simplified and, consequently, the back-illuminated photodiode.
  • the manufacturing process of the entire code 2 is simplified.
  • an insulating film 23 and an insulating film 24 are formed on the front surface S1 and the back surface S2 of the semiconductor substrate 20, respectively. Openings 23a and 23b are formed in the insulating film 23. One of the openings 23a is in the portion of the P + -type impurity semiconductor region 11 and the other is in the portion of the N + -type high-concentration impurity semiconductor region 28. It is provided in.
  • An anode electrode 25 and a cathode electrode 26 are formed in the region including the openings 23a and 23b on the insulating film 23, respectively. These electrodes 25 and 26 are provided so as to fill the openings 23a and 23b, respectively.
  • the anode electrode 25 is directly connected to the P + -type impurity semiconductor region 11 through the opening 23a
  • the force source electrode 26 is directly connected to the N + -type high-concentration impurity semiconductor region 28 through the opening 23b.
  • the back illuminated photodiode 2 includes a non-volatile film 31, a support film 32, filling electrodes 33a and 33b, UBMs 34a and 34b, and pumps 35a and 35b.
  • the insulating film 31 is provided on the surface SI of the semiconductor substrate 20 so as to cover the insulating film 23, the anode electrode 25, and the force source electrode 26.
  • a support film 32 is formed on the passivation film 31, a support film 32 is formed.
  • the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • UBMs 34a and 34b are formed on portions of the filling electrodes 33a and 33b exposed on the surface of the support film 32, and are formed.
  • the bumps 35a and 35b are formed on the surfaces of the UBMs 34a and 34b opposite to the filling electrodes 33a and 33b.
  • the back illuminated photodiode 2 The effect of the back illuminated photodiode 2 will be described.
  • the provision of the coating layer 13 improves the mechanical strength of the back-illuminated photodiode 2.
  • the chip-sized back illuminated photodiode 2 can be obtained.
  • the back illuminated photodiode 2 having a sufficiently small package is realized.
  • a portion provided on the concave portion 12 is depressed with respect to a portion provided on the outer edge portion 14 of the concave portion 12. Therefore, even when a flat collet is used for assembly, the surface of the coating layer 13 provided on the concave portion 12 does not contact the flat collet. Accordingly, the incident portion of the detection light on the surface of the coating layer 13 is not damaged, and the scattering of the detection light is suppressed. Therefore, a highly sensitive back-illuminated photodiode 2 is realized.
  • the N + -type high-concentration impurity semiconductor region 28 is formed so as to be exposed on the entire side surface S 4 of the semiconductor substrate 20.
  • unnecessary carriers generated in the vicinity of the side surface S4 of the semiconductor substrate 20 can be trapped by the N + -type high-concentration impurity semiconductor region 28, and thus ⁇ current and noise can be suppressed.
  • the side surface S4 hits the dicing line, crystal defects may occur during dicing.However, the current and noise generated due to such crystal defects should be suppressed by the N + type high concentration impurity semiconductor region 28. Can be. Therefore, according to the back illuminated photodiode 2, a detection signal can be obtained with a higher SN ratio.
  • FIG. 22 is a plan view showing a third embodiment of the back illuminated photodetector according to the present invention.
  • the back-illuminated photodiode array 3 is composed of a total of 64 back-illuminated photodiodes arranged in a matrix in eight rows and eight rows. The arrangement pitch of these photodiodes is, for example, lmm.
  • FIG. 22 shows the back illuminated photodiode array 3 viewed from the back side.
  • the back surface is covered with a coating layer, and a predetermined portion of the coating layer is formed as a depression.
  • a depressed portion of the coating layer is indicated by a broken line L4.
  • FIG. 23 is a cross-sectional view of the back illuminated photodiode array 3 shown in FIG. 22 along the line XII-XII. In this cross-sectional view, two photodiodes PI and P2 of the 64 photodiodes shown in FIG. 22 are shown. As shown in FIG. 23, the back illuminated photodiode array 3 includes an N-type semiconductor substrate 50, a P + -type impurity semiconductor region 51, a concave portion 52, and a covering layer 53.
  • a plurality of P + -type impurity semiconductor regions 51 are formed. These P + -type impurity semiconductor regions 51 are provided for the photodiodes PI and P2, respectively.
  • the area of each P + -type impurity semiconductor region 51 is, for example, 0.75 ⁇ 0.75 mm 2 .
  • a concave portion 52 is formed in a region of the back surface S2 of the N-type semiconductor substrate 50 opposite to the P + -type impurity semiconductor region 51.
  • the plurality of P + -type impurity semiconductor regions 51 are provided, and a plurality of concave portions 52 are also formed.
  • the P + -type impurity semiconductor region 51 and the concave portion 52 are provided for each of the photodiodes PI and P2.
  • a coating layer 53 is provided on the back surface S2 of the N-type semiconductor substrate 50. The coating layer 53 is depressed with respect to a portion provided on the outer edge portion 54 of the partial force concave portion 52 provided on the concave portion 52.
  • the back illuminated photodiode array 3 includes an N + -type high-concentration impurity layer 61 and an N + -type high-concentration An impurity semiconductor region 62, insulating films 63 and 64, an anode electrode 65, and a force source electrode 66 are provided.
  • the N + -type high-concentration impurity layer 61 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 50.
  • the N + -type high-concentration impurity semiconductor region 62 is formed in a surface layer on the surface S1 side of the N-type semiconductor substrate 50. This N + -type high-concentration impurity semiconductor region 62 is preferably provided so as to surround the P + -type impurity semiconductor region 51 constituting each photodiode.
  • an insulating film 63 and an insulating film 64 are formed, respectively. Openings 63a and 63b are formed in the insulating film 63. One of the openings 63a is formed in the portion of the P + -type impurity semiconductor region 51, and the other is formed in the portion of the N + -type high-concentration impurity semiconductor region 62. It is provided in.
  • An anode electrode 65 and a cathode electrode 66 are formed in regions including the openings 63a and 63b on the insulating film 63, respectively.
  • the anode electrode 65 and the force electrode 66 are provided for each of the photodiodes PI and P2.
  • the electrodes 65 and 66 are provided so as to fill the openings 63a and 63b, respectively.
  • the anode electrode 65 is directly connected to the P + -type impurity semiconductor region 51 through the opening 63a
  • the force source electrode 66 is directly connected to the N + -type high-concentration impurity semiconductor region 62 through the opening 63b.
  • the back illuminated photodiode array 3 includes a passivation film 71, a support film 72, filling electrodes 73a and 73b, UBMs 74a and 74b, and pumps 75a and 75b.
  • the vacuum film 71 is provided on the surface S1 of the N-type semiconductor substrate 50 so as to cover the insulating film 63, the anode electrode 65, and the force source electrode 66.
  • a support film 72 is formed on the passivation film 71.
  • the filling electrodes 73a and 73b penetrate the passivation film 71 and the support film 72, and extend from the anode electrode 65 and the force source electrode 66 to the surface of the support film 72, respectively.
  • UBMs 74a and 74b are formed on portions of the filling electrodes 73a and 73b exposed on the surface of the support film 72.
  • Bumps 75a and 75b are formed on the surfaces of the UBMs 74a and 74b opposite to the filling electrodes 73a and 73b.
  • the back illuminated photodiode array 3 The effect of the back illuminated photodiode array 3 will be described.
  • the provision of the coating layer 53 improves the mechanical strength of the back illuminated photodiode array 3.
  • the improvement in mechanical strength Since dicing can be performed at the level, a back-illuminated photodiode array 3 having a chip size can be obtained. As a result, a back-illuminated photodiode array 3 with a sufficiently small package is realized.
  • a portion provided on the concave portion 52 is depressed with respect to a portion provided on the outer edge portion 54 of the concave portion 52. Therefore, even when a flat collet is used during assembly, the surface of the coating layer 53 provided on the concave portion 52 does not contact the flat collet. Accordingly, the incident portion of the detection light on the surface of the coating layer 53 is not damaged, and the scattering of the detection light is suppressed. For this reason, a highly sensitive back-illuminated photodiode array 3 is realized.
  • the P + -type impurity semiconductor region 51 into a plurality of regions in the surface of the surface side S1 of the N-type semiconductor substrate 50 is formed faces the respective P + -type impurity semiconductor body region 51 on the rear surface S2
  • a plurality of photodiodes are formed by forming the concave portion 52 in the region where the light-emitting diode is formed.
  • the back illuminated photodiode array 3 can be suitably used for an image sensor or the like in which each photodiode corresponds to one pixel.
  • the back illuminated photodetector according to the present invention is not limited to the above embodiment, but can be variously modified.
  • a P-type semiconductor substrate may be used instead of the N-type semiconductor substrate 10.
  • the impurity semiconductor region 11 has an N-type conductivity
  • the high-concentration impurity layer 21 and the high-concentration impurity semiconductor region 22 have a P-type conductivity.
  • FIG. 12 an example is shown in which the conductive member 33 made of Cu is deposited. Ni is used instead of Cu, and the anode electrode 25 and the cathode electrode 26 exposed from the openings 31 a and 32 a are used. A Ni electroless plating may be applied directly to the surface of the substrate. In this case, the step of polishing the surface of the conductive member 33 described with reference to FIG. 13 can be omitted.
  • FIG. 15 shows a method of forming the bumps on the filling electrodes 33a and 33b (the method of forming the UBMs 34a and 34b and the bumps 35a and 35b by using the force filling electrodes 33a and 33b themselves).
  • the surface of the support film 32 in which the openings 32a are filled with the filling electrodes 33a and 33b is dry-etched using O or the like.
  • this projecting portion may be used as a bump. .
  • the UBMs 34a and 34b it is not necessary to form the UBMs 34a and 34b.
  • a conductive resin may be used as the conductive member 33. According to this, it is possible to complete the operation of filling the electrode into the through hole in a short time by printing or the like.
  • a bonded wafer in which the N + -type high-concentration impurity layer and the N + -type high-concentration impurity layer have a lower impurity concentration than the N + -type high-concentration impurity layer is referred to as a semiconductor substrate 20. May be used.
  • an N-type impurity layer is provided on the front surface S1 side of the semiconductor substrate 20, and an N + -type high concentration impurity layer is provided on the rear surface S2 side.
  • a back-illuminated photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected is realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提供することを目的とする。裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。Ｎ型半導体基板１０の表面Ｓ１側における表層には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、被検出光の入射部となる凹部１２が形成されている。また、裏面Ｓ２上には、凹部１２へと入射する被検出光を透過させる被覆層１３が設けられている。ここで、被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。

Description

明 細 書
裏面入射型光検出素子
技術分野
[0001] 本発明は、裏面入射型光検出素子に関するものである。
背景技術
[0002] 図 24に示す従来の裏面入射型ホトダイオード 100においては、 N型シリコン基板 1 01の表面側の表層に P+型高濃度不純物半導体領域 102及び N+型高濃度不純物 半導体領域 103が形成されている。 P+型高濃度不純物半導体領域 102及び N+型高 濃度不純物半導体領域 103には、それぞれアノード電極 104及び力ソード電極 105 が接続されている。両電極 104, 105上には、半田力 なるバンプ電極 106が形成さ れている。また、 N型シリコン基板 101は、 P+型高濃度不純物半導体領域 102に対 応する部分が裏面側から薄板化されている。この薄板化された部分が被検出光の入 射部となる。
[0003] 裏面入射型ホトダイオード 100は、図 24に示すように、フリップチップボンディング によりセラミックパッケージ 107に実装される。すなわち、裏面入射型ホトダイオード 1 00のバンプ電極 106力 セラミックパッケージ 107の底面配線 108上に設けられた半 田パッド 109と接続されている。底面配線 108は、ワイヤボンディングで出力端子ピン 110に電気的に接続されている。また、セラミックパッケージ 107の表面には、窓枠 1 11がロウ材 112でシーム溶接されている。窓枠 111には、裏面入射型ホトダイオード 100の薄板化された部分に対応する位置に開口が形成されており、この開口部分に 被検出光を透過させるコバールガラス等の透明窓材 113が設けられている。
特許文献 1 :特開平 9 - 219421号公報
発明の開示
発明が解決しょうとする課題
[0004] 裏面入射型ホトダイオードにおいては、セラミックパッケージを用いる上記構成では
、そのパッケージが大きくなつてしまうという問題がある。
[0005] 一方、特許文献 1には、半導体電子部品に対する CSP (チップサイズパッケージ） 技術が開示されている。この技術においては、半導体電子部品が作りこまれたウェハ の両面を樹脂等の有機材料により封止するとともに、ウェハの一面側に設けられた有 機材料にフォトリソグラフィ一により開口を形成し、その開口に電極を形成している。
[0006] し力、しながら、上記の CSP技術を裏面入射型ホトダイオードに適用して、そのパッケ ージを小さくしょうとすると、以下の問題を生じる。すなわち、裏面入射型ホトダイォー ドは、被検出光の入射部となる部分が薄板化されているため、機械的強度が弱い。 そのため、裏面入射型ホトダイオードのアセンブリには、角錐コレットではなぐ平コレ ットが用いられる。例えば、ホトダイオードの表面側に設けられたバンプ電極等を加熱 、加圧する際には、平コレットにより裏面を吸着面として裏面入射型ホトダイオードを 吸着しつつ、ヒータブロックから熱と圧力が加えられる。
[0007] 裏面が樹脂で封止された裏面入射型ホトダイオードに対して平コレットを用いる場 合、コレットとの接触により樹脂が損傷を受けてしまう。裏面入射型ホトダイオードの薄 板化された部分 (すなわち被検出光の人射部）の樹脂がこのような損傷を受けた場合 、その傷により被検出光が散乱を受けてしまうという問題がある。そして、被検出光が 散乱を受けることは、裏面入射型ホトダイオードの感度低下にもつながってしまう。
[0008] 本発明は、上記課題を解決するためになされたものであり、パッケージを充分に小 さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提 供することを目的とする。
課題を解決するための手段
[0009] 上記課題を解決するために、本発明による裏面入射型光検出素子は、第 1導電型 をもつ半導体基板と、半導体基板の第 1面側における表層に設けられ、第 2導電型を もつ不純物半導体領域と、半導体基板の第 2面における不純物半導体領域に対向 する領域に形成され、被検出光が入射する凹部と、第 2面上に設けられ、被検出光 を透過させる樹脂からなる被覆層と、を備え、被覆層は、第 2面の凹部上に設けられ た部分が、凹部の外縁部上に設けられた部分に対して窪んでいることを特徴とする。
[0010] この裏面入射型光検出素子においては、被覆層が設けられていることにより、裏面 入射型光検出素子の機械的強度が向上する。機械的強度の向上により、ウェハレべ ルでのダイシングが可能となるため、チップサイズの裏面入射型光検出素子を得るこ とができる。これにより、パッケージが充分に小さい裏面入射型光検出素子が実現さ れる。また、被覆層は、被検出光を透過させる樹脂からなるため、裏面入射型光検出 素子の機械的強度を向上させるだけでなぐ被検出光に対する透過窓材としても機 肯すること力 Sできる。
[0011] さらに、被覆層は、凹部上に設けられた部分が、凹部の外縁部上に設けられた部 分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部上 に設けられた被覆層の表面は、平コレットと接触しなレ、。これにより、被覆層表面のう ち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制され る。
[0012] 本発明による裏面入射型光検出素子は、半導体基板の第 1面上に設けられ、半導 体基板を支持する支持膜を備えることが好適である。この場合、裏面入射型光検出 素子の機械的強度が一層向上する。
[0013] さらに、支持膜を貫通するとともに、一端が不純物半導体領域と電気的に接続され た充填電極を備えることが好適である。この場合、検出信号を裏面入射型光検出素 子の外部に容易に取り出すことができる。
[0014] 半導体基板の側面全体に、第 1導電型の不純物が高濃度に添加された高濃度不 純物半導体領域が露出していることが好適である。この場合、半導体基板の側面が ダイシング等によりダメージを受けてレ、る場合であつても、半導体基板の側面付近で 発生した不要キャリアを高濃度不純物半導体領域によりトラップすることができ、それ ゆえ喑電流や雑音を抑えることができる。
[0015] 半導体基板の第 2面側における表層のうち、凹部の底面部分に、第 1導電型の不 純物が高濃度に添加された高濃度不純物層が設けられていることが好適である。こ の高濃度不純物層は、アキユームレーシヨン層として機能する。これにより、被検出光 の入射により発生したキャリアが半導体基板の第 1面側へと進みやすくなるため、裏 面入射型光検出素子の感度が向上する。
[0016] 半導体基板の外縁部の第 2面側における表層に、第 1導電型の不純物が高濃度に 添加された高濃度不純物層が設けられていることが好適である。この場合、外縁部の 第 2面側における表面付近に結晶欠陥が生じている場合であっても、結晶欠陥に起 因して発生する喑電流やノイズを高濃度不純物層により抑制することができる。 発明の効果
[0017] 本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制する ことができる裏面入射型光検出素子が実現される。
図面の簡単な説明
[0018] [図 1]本発明による裏面入射型光検出素子の第 1実施形態を示す断面図である。
[図 2]図 1に示す裏面入射型ホトダイオード 1の効果を説明するための図である。
[図 3]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 4]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 5]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 6]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 7]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 8]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 9]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 10]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 11]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 12]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 13]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 14]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 15]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 16]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 17]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 18]本発明による裏面入射型光検出素子の第 2実施形態を示す断面図である。
[図 19]図 18における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。
[図 20]図 18における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。
[図 21]図 18における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。
[図 22]本発明による裏面入射型光検出素子の第 3実施形態を示す平面図である。
[図 23]図 22に示す裏面入射型ホトダイオードアレイ 3の XII— XII線に沿った断面図で ある。
[図 24]従来の裏面入射型ホトダイオードを示す断面図である。
符号の説明
[0019] 1 , 2…裏面入射型ホトダイオード、 3…裏面入射型ホトダイオードアレイ、 10, 50· · · N型半導体基板、 11 , 51 ·Ρ+型不純物半導体領域、 12, 52…凹部、 13, 53…被 覆層、 14, 54…外縁部、 20…半導体基板、 21 , 61 · · ·Ν+型高濃度不純物層、 22, 2 8, 62· · ·Ν+型高濃度不純物半導体領域、 23, 24, 63, 64…絶縁膜、 25, 65…ァノ ード電極、 26, 66…力ソード電極、 31 , 71…ノ ッシベーシヨン膜、 32, 72…支持膜 、 33a, 33b, 73a, 73b…充填電極、 34a, 34b, 74a, 74b- - -UBM, 35a, 35b, 7 5a, 75b…ノくンプ、 SI…表面、 S2…裏面、 S3…凹部底面、 S4…半導体基板 20の 側面。
発明を実施するための最良の形態
[0020] 以下、図面とともに本発明による裏面入射型光検出素子の好適な実施形態につい て詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重 複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致してい ない。
[0021] 図 1は、本発明による裏面入射型光検出素子の第 1実施形態を示す断面図である 。裏面入射型ホトダイオード 1は、裏面側から被検出光を入射し、被検出光の入射に よりキャリアを生成し、生成したキャリアを検出信号として表面側から出力するもので ある。裏面入射型ホトダイオード 1は、 N型半導体基板 10、 P+型不純物半導体領域 1 1、凹部 12、及び被覆層 13を備えている。 N型半導体基板 10としては、例えば、リン 等の N型不純物が添加されたシリコン基板を用いることができる。 N型半導体基板 10 の不純物濃度は、例えば 1012— 1015/cm3である。また、 N型半導体基板 10の厚さ t 1は、例えば 200— 500 μ ΐηである。
[0022] N型半導体基板 10の表面（第 1面） S1側における表層の一部には、 P+型不純物半 導体領域 11が形成されている。 P+型不純物半導体領域 11は、ボロン等の p型不純 物が添加されており、 N型半導体基板 10と pn接合を構成している。 P+型不純物半導 体領域 11の不純物濃度は、例えば 1015— 102Q/cm3である。また、 P+型不純物半導 体領域 11の深さは、例えば 0. 1— 20 z mである。
[0023] N型半導体基板 10の裏面（第 2面） S2における P+型不純物半導体領域 11に対向 する領域には、凹部 12が形成されている。凹部 12は、被検出光の入射部となる。凹 部 12は、裏面 S2から表面 S1に向かって幅が次第に狭くなる形状をしている。具体 的には、凹部 12の形状は、例えば裏面 S2から表面 S1に向かって幅が次第に狭くな る四角錐状又はテーパ状とすることができる。凹部 12の深さは、例えば 2— 400 z m である。また、凹部 12が形成されることにより、 N型半導体基板 10のうち凹部底面 S3 及び P+型不純物半導体領域 11で挟まれた領域は、裏面 S2側からの被検出光の入 射により発生したキャリアが表面 S1側表層に設けられた P+型不純物半導体領域 11 付近まで達し易くなるように、他の領域よりも薄板化されている。また、この薄板化され た領域の厚さは、例えば 10— 200 μ mである。
[0024] N型半導体基板 10の裏面 S2上には、被覆層 13が設けられている。被覆層 13は、 被検出光に対して透明な樹脂、すなわち被検出光の波長に対して充分な透過率を もつ樹脂からなる。このような樹脂として、例えば、エポキシ系、シリコーン系、アクリル 系若しくはポリイミド系のもの、又はこれらの複合素材からなるものが挙げられる。この 被覆層 13は、裏面 S2を保護する保護層、及び凹部 12へと入射する被検出光を透 過させる透過窓材として機能する。また、被覆層 13は、凹部 12上に設けられている 部分が、凹部 12の外縁部 14上に設けられている部分に対して窪んでいる。すなわ ち、凹部 12が形成されている部分に設けられた被覆層 13の表面は、凹部 12の外縁 部 14に設けられた被覆層 13の表面よりも N型半導体基板 10側に入り込んでいる。こ こで、外縁部 14とは、 N型半導体基板 10のうち凹部 12を側方から包囲している部分 を指す。外縁部 14上の被覆層 13の厚さは、例えば 5— 500 z m、好ましくは 250 μ mである。
[0025] また、裏面入射型ホトダイオード 1は、 N+型高濃度不純物層 21、 N+型高濃度不純 物半導体領域 22、絶縁膜 23， 24、アノード電極 25、及び力ソード電極 26を備えて いる。 N+型高濃度不純物層 21は、 N型半導体基板 10の裏面 S2側の表層全体に形 成されている。 N+型高濃度不純物層 21は、 N型不純物が N型半導体基板 10よりも 高濃度に添加されている。 N+型高濃度不純物層 21の不純物濃度は、例えば 1015— 102°/cm3である。また、 N+型高濃度不純物層 21の深さは、例えば 0. 1— 20 z mで ある。
[0026] N+型高濃度不純物半導体領域 22は、 N型半導体基板 10の表面 S1側における表 層に、 P+型不純物半導体領域 11と所定の距離を隔てて形成されている。 N+型高濃 度不純物半導体領域 22は、 N+型高濃度不純物層 21と同様に N型不純物が高濃度 に添加されており、後述する力ソード電極 26とのコンタクト層であるとともに、表面 S1 における表面リーク電流を抑制する機能をもつ。 N+型高濃度不純物半導体領域 22 の不純物濃度は、例えば 1015— 102°/cm3である。また、 N+型高濃度不純物半導体 領域 22の深さは、例えば 0. 1 30 z mである。
[0027] 絶縁膜 23及び絶縁膜 24は、それぞれ N型半導体基板 10の表面 S1及び裏面 S2 上に形成されている。絶縁膜 23, 24は、例えば Si〇力 なる。絶縁膜 23の厚さは、 例えば 0. 1— 2 /i mである。一方、絶縁膜 24の厚さは、例えば 0· 05— 1 /i mである 。また、絶縁膜 23には、開口（コンタクトホール） 23a, 23bが形成されており、一方の 開口 23aは P+型不純物半導体領域 11の部分に、他方の開口 23bは N+型高濃度不 純物半導体領域 22の部分に設けられている。
[0028] 絶縁膜 23上の開口 23a, 23bを含む領域には、それぞれアノード電極 25及びカソ ード電極 26が形成されている。これらの電極 25, 26の厚さは、例えば 1 μ ΐηである。 また、これらの電極 25, 26は、それぞれ開口 23a, 23bを充填するように設けられて いる。これにより、開口 23aを通してアノード電極 25が P+型不純物半導体領域 11と、 開口 23bを通して力ソード電極 26が N+型高濃度不純物半導体領域 22とそれぞれ直 接に接続されている。アノード電極 25及び力ソード電極 26としては、例えば A1が用 いられる。
[0029] さらに、裏面入射型ホトダイオード 1は、ノ ノシベーシヨン膜 31、支持膜 32、充填電 極 33a， 33b、 UBM (Under Bump Metal) 34a, 34b、及びバンプ 35a, 35bを備えて いる。ノ ッシベーシヨン膜 31は、 N型半導体基板 10の表面 S1上において、絶縁膜 2 3、アノード電極 25及び力ソード電極 26を覆うように設けられている。また、パッシベ ーシヨン膜 31のうちアノード電極 25及び力ソード電極 26上に設けられた部分に、後 述する充填電極 33a, 33bが充填される貫通孔 31aが形成されている。パッシベーシ ヨン膜 31は、例えば SiNからなり、 N型半導体基板 10の表面 S 1を保護するものであ る。パッシベーシヨン膜 31は、例えばプラズマ CVD法により形成することができる。ま た、パッシベーシヨン膜 31の厚さは、例えば 1 μ mである。
[0030] パッシベーシヨン膜 31上には、支持膜 32が形成されている。支持膜 32は、 N型半 導体基板 10を支持するものである。また、支持膜 32のうちパッシベーシヨン膜 31の 貫通孔 31aに対応する部分に、貫通孔 31 aと共に充填電極 33a, 33bが充填される 貫通孔 32aが形成されている。支持膜 32の材料としては、例えば樹脂、或いはブラ ズマ CVD等による SiOを用いることができる。また、支持膜 32の厚さは、例えば 2—
2
100 μ m、好ましくは 50 μ mである。
[0031] 充填電極 33a, 33bは、貫通孔 31a, 32aに充填されるとともに、一端がそれぞれァ ノード電極 25及び力ソード電極 26に接することにより、 P+型不純物半導体領域 11及 び N+型高濃度不純物半導体領域 22と電気的に接続されている。また、充填電極 33 a, 33bの他端は、ともに支持膜 32の表面に露出している。すなわち、充填電極 33a , 33bは、パッシベーシヨン膜 31及び支持膜 32を貫通して、それぞれアノード電極 2 5及び力ソード電極 26から支持膜 32表面まで延びている。また、充填電極 33a, 33b は、略円柱状をしている。これらの充填電極 33a, 33bは、電極 25, 26と後述するバ ンプ 35a, 35bとを電気的に接続するためのものである。充填電極 33a, 33bは、例え ば Cuからなる。また、貫通孔 31a, 32aの直径は、例えば 10— 200 μ ΐη、好ましくは 100 z mである。
[0032] 充填電極 33a， 33bの支持膜 32表面に露出する部分には、 UBM34a， 34b力 S形 成されている。 UBM34a, 34bは、例えば Ni及び Auの積層膜からなる。また、 UBM 34a, 34bの厚さは、 f列えば 0. 1 5 x mである。
[0033] UBM34a, 34bの充填電極 33a， 33bと反対側の面上には、バンプ 35a， 35b力 S形 成されている。したがって、バンプ 35a， 35bは、それぞれアノード電極 25及びカソー ド電極 26と電気的に接続されている。バンプ 35a, 35bは、 UBM34a, 34bとの接触 面を除いては略球状をしている。バンプ 35a, 35bとしては、例えば半田、金、 Ni— A u、 Cu、又は金属フィラーを含む樹脂等を用いることができる。
[0034] 裏面入射型ホトダイオード 1の動作について説明する。ここでは、裏面入射型ホトダ ィオード 1に逆バイアス電圧が印加されており、 N型半導体基板 10には、薄板化され た領域に空乏層が生じているものとする。被覆層 13を透過して、凹部 12から N型半 導体基板 10に入射した被検出光は、主に薄板化された領域で吸収される。すると、 この領域にぉレ、てキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、 逆バイアス電界に従って、それぞれ P+型不純物半導体領域 11及び N+型高濃度不 純物半導体領域 22へと移動する。 P+型不純物半導体領域 11及び N+型高濃度不純 物半導体領域 22に達した正孔及び電子は、充填電極 33a, 33b及び UBM34a, 3 4bを通ってバンプ 35a, 35bへと移動し、バンプ 35a, 35bから検出信号として出力さ れる。
[0035] 裏面入射型ホトダイオード 1の効果について説明する。裏面入射型ホトダイオード 1 においては、被覆層 13が設けられていることにより、裏面入射型ホトダイオード 1の機 械的強度が向上している。特に、凹部 12上に被覆層 13が設けられていることにより、 アセンブリ時に裏面入射型ホトダイオード 1に圧力や熱をカ卩えても、 N型半導体基板 10の薄板化された領域の反り、橈み、破損等を防ぐことができる。また、機械的強度 の向上により、ウェハレベルでのダイシングが可能となるため、チップサイズの裏面入 射型ホトダイオード 1を得ることができる。これにより、パッケージが充分に小さい裏面 入射型ホトダイオード 1が実現されている。また、セラミックパッケージ等が不要である ので、裏面入射型ホトダイオード 1の製造コストを低減することができる。以上より、安 価で信頼性が高く且つ小型な裏面入射型ホトダイオード 1が実現されている。
[0036] さらに、被覆層 13は、凹部 12上に設けられた部分が、凹部 12の外縁部 14上に設 けられた部分に対して窪んでいる。したがって、図 2に示すように、アセンブリの際に 平コレット FCを用いても、凹部 12上に設けられた被覆層 13の表面は、平コレット FC と接触しない。これにより、被覆層 13表面のうち被検出光の入射部分が損傷を受ける ことがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホト ダイオード 1が実現されている。 [0037] また、外縁部 14上にも被覆層 13が設けられていることにより、平コレット FCは外縁 部 14と直接接触しない。このため、平コレット FCとの接触により外縁部 14に結晶欠 陥が生じるのを抑制することができ、したがって、結晶欠陥に起因する喑電流ゃノィ ズの発生も抑制することができる。
[0038] また、被覆層 13として樹脂を用いているため、被覆層 13を所望の形状に加工する ことが容易となる。
[0039] 支持膜 32が設けられていることにより、裏面入射型ホトダイオード 1の機械的強度 がー層向上している。
[0040] 充填電極 33a， 33bが設けられていることにより、検出信号を電極 25, 26から外部 に容易に取り出すことができる。なお、充填電極 33a， 33bは、貫通孔 31a， 32aの側 壁に形成され、アノード電極 25及び力ソード電極 26に電気的に接続されるものであ つてもよい。
[0041] N型半導体基板 10の裏面 S2側の表層全体に N+型高濃度不純物層 21が形成され ている。裏面 S2表層のうち凹部 12の底面 S3に設けられた N+型高濃度不純物層 21 は、アキユームレーシヨン層として機能する。これにより、 N型半導体基板 10で発生し たキャリアが底面 S3付近で再結合するのを防ぐことができる。このため、より高感度な 裏面入射型ホトダイオード 1が実現されている。このとき、 N+型高濃度不純物層 21の 不純物濃度は、 1015/cm3以上であることが好ましい。この場合、 N+型高濃度不純物 層 21は、アキユームレーシヨン層として好適に機能することができる。
[0042] また、 N型半導体基板 10の外縁部 14の裏面 S2側における表層に設けられた N+型 高濃度不純物層 21は、外縁部 14に結晶欠陥が生じている場合であっても、結晶欠 陥に起因して発生する喑電流やノイズを抑制できる。このため、裏面入射型ホトダイ オード 1によれば、高い SN比で検出信号を得ることができる。このときも、 N+型高濃 度不純物層 21の不純物濃度は、 1015/cm3以上であることが好ましい。この場合、 N +型高濃度不純物層 21は、結晶欠陥に起因して発生する喑電流やノイズを充分に抑 制すること力 Sできる。
[0043] 図 3—図 17を参照しつつ、図 1に示す裏面入射型ホトダイオード 1の製造方法の一 例を説明する。まず、表面 S1及び裏面 S2が（100)面である N型シリコンウェハから なる N型半導体基板 10を準備する。この N型半導体基板 10に熱酸化を施すことによ り、 N型半導体基板 10の表面 S1に SiO力もなる絶縁膜を形成する。また、絶縁膜の 所定部分を開口し、開口部から N型半導体基板 10にリンをドープすることにより N+型 高濃度不純物半導体領域 22を形成する。その後、 N型半導体基板 10を酸化させて 、表面 S1に絶縁膜を形成する。また、絶縁膜の所定部分を開口し、開口部から N型 半導体基板 10にボロンをドープすることにより P+型不純物半導体領域 11を形成する 。その後、 N型半導体基板 10を酸化させて、表面 S1に絶縁膜 23を形成する（図 3)。
[0044] 次に、 N型半導体基板 10の裏面 S2を研磨して、 N型半導体基板 10の裏面 S2上 に、 LP-CVDにより SiN82を堆積させる（図 4)。また、凹部 12を形成するために、裏 面 S2上の SiN82に開口 85を形成する（図 5)。そして、開口 85から K〇H等によるェ ツチングを行うことにより凹部 12を形成する（6)。
[0045] 次に、 SiN82を除去した後、凹部 12が形成された N型半導体基板 10の裏面 S2側 に対しイオン注入等を用いて N型不純物をドープすることにより、裏面 S2側における 表層全体に N+型高濃度不純物層 21を形成する（図 7)。その後、熱酸化を施すこと により裏面 S2側における表層全体に絶縁膜 24を形成する（図 8)。表面 S1の絶縁膜 23に電極のためのコンタクトホールを形成し、表面 S1にアルミニウムを堆積させてか ら所定のパターニングを施すことにより、アノード電極 25及び力ソード電極 26を形成 する（図 9)。
[0046] 次に、アノード電極 25及び力ソード電極 26が形成された N型半導体基板 10の表 面 S1上に、 SiNからなるパッシベーシヨン膜 31をプラズマ CVD法により堆積させる。 また、パッシベーシヨン膜 31におけるバンプ 35a, 35bに対応する部分に開口 31aを 形成する（図 10)。さらに、表面 S1上に樹脂からなる厚い支持膜 32を形成するととも に、パッシベーシヨン膜 31の開口 31aに対応する部分に開口 32aを形成する。このと き、支持膜 32の樹脂としては、例えばエポキシ系、アクリル系、又はポリイミド系のも のを用いることができる。或いは、プラズマ CVD等による Si〇を用いてもよレ、。また、 支持膜 32の開口 32aは、例えば樹脂として感光性のものを用いてフォトリソグラフィ 一法で形成するか、或いはエッチング等によるパターユングで形成することができる（ 図 11)。また、開口 31a及び開口 32aを充填するように、 Cuからなる導電性部材 33を 堆積させる。これは、例えば、開口 31a及び開口 32aから露出するアノード電極 25及 び力ソード電極 26の表面に Cuシード層等をスパッタ等により堆積させた後、その Cu シード層上にメツキにより Cu等を堆積させることにより行うことができる（図 12)。
[0047] 次に、導電性部材 33の表面を研磨することにより、支持膜 32上に堆積された導電 性部材 33を除去する。これにより、充填電極 33a, 33bが形成される（図 13)。また、 裏面 S2側の全面を覆う形で樹脂からなる被覆層 13をスピンコート又は印刷等により 塗布した後、塗布した被覆層 13を硬化させる。このとき、被覆層 13のうち凹部 12上 に設けられている部分が窪むようにする（図 14)。さらに、表面 S1上の充填電極 33a , 33b上にそれぞれ Niと Au等の積層膜からなる UBM34a, 34bを無電解メツキによ り形成する。また、 UBM34a， 34b上に、半田等力もなるバンプ 35a, 35bを印刷又 はボール搭載法等により形成する（図 15)。
[0048] 最後に、個片化された裏面入射型ホトダイオード 1を得るために、ダイシングを行う。
ダイシングにおいては、図 16に一点鎖線 L1で示すように、 N型半導体基板 10の裏 面 S2における外縁部 14の中央を通るように切断する。以上により、裏面入射型ホト ダイオード 1を得る（図 17)。
[0049] 図 18は、本発明による裏面入射型光検出素子の第 2実施形態を示す断面図であ る。裏面入射型ホトダイオード 2は、半導体基板 20、 P+型不純物半導体領域 11、凹 部 12、及び被覆層 13を備えている。
[0050] 半導体基板 20の表面 S1側における表層の一部には、 P+型不純物半導体領域 11 が形成されている。一方、半導体基板 20の裏面 S2における P+型不純物半導体領域 11に対向する領域には、凹部 12が形成されている。また、半導体基板 20の裏面 S2 上には、被覆層 13が設けられている。被覆層 13は、凹部 12上に設けられている部 分力 凹部 12の外縁部 14上に設けられている部分に対して窪んでいる。
[0051] また、裏面入射型ホトダイオード 2は、 N+型高濃度不純物半導体領域 28、絶縁膜 2 3, 24、アノード電極 25、及び力ソード電極 26を備えている。 N+型高濃度不純物半 導体領域 28は、半導体基板 20の側面 S4全体に露出するようにして形成されている 。また、 N+型高濃度不純物半導体領域 28は、半導体基板 20の裏面 S2全体にも露 出している。したがって、半導体基板 20のうち、 P+型不純物半導体領域 11及び N+型 高濃度不純物半導体領域 28の何れも形成されていない部分 20aが、半導体基板 2 0の側面 S4及び裏面 S2側から N+型高濃度不純物半導体領域 28によって完全に囲 まれている。
[0052] 図 19一図 21を参照しつつ、 N+型高濃度不純物半導体領域 28を形成する方法の 一例を示す。まず、半導体基板 20を準備する。半導体基板 20においては、 N+型高 濃度不純物層 41が、表面 S1側の一部分を残して裏面 S2から拡がっている。残され た表面 S1側が、 N+型高濃度不純物層 41よりも不純物濃度が低レ、 N型不純物層 42 である（図 19)。次に、表面 S1側から N型不純物を高濃度にドープさせることにより、 N+型高濃度不純物半導体領域 43を形成する（図 20)。そして、 N型不純物を熱処理 により更に深く拡散させることにより、この N+型高濃度不純物半導体領域 43が N+型 高濃度不純物層 41まで達するようにする（図 21)。以上より、 N+型高濃度不純物層 4 1と N+型高濃度不純物半導体領域 43とからなる N+型高濃度不純物半導体領域 28 が形成される。なお、図 21には、 P+型不純物半導体領域 11及び凹部 12が形成され る領域をそれぞれ破線 L2, L3によって示している。この方法によれば、半導体基板 20の裏面 S2側から不純物をドープする工程を省略することができるので、 N+型高濃 度不純物半導体領域 28の製造工程が簡略化され、ひいては裏面入射型ホトダイォ ード 2全体の製造工程が簡略化される。
[0053] 図 18に戻って、半導体基板 20の表面 S1及び裏面 S2には、それぞれ絶縁膜 23及 び絶縁膜 24が形成されている。また、絶縁膜 23には、開口 23a, 23bが形成されて おり、一方の開口 23aは P+型不純物半導体領域 11の部分に、他方の開口 23bは N+ 型高濃度不純物半導体領域 28の部分に設けられている。
[0054] 絶縁膜 23上の開口 23a， 23bを含む領域には、それぞれアノード電極 25及びカソ ード電極 26が形成されている。これらの電極 25, 26は、それぞれ開口 23a， 23bを 充填するように設けられている。これにより、開口 23aを通してアノード電極 25が P+型 不純物半導体領域 11と、開口 23bを通して力ソード電極 26が N+型高濃度不純物半 導体領域 28とそれぞれ直接に接続されている。
[0055] さらに、裏面入射型ホトダイオード 2は、ノ ノシベーシヨン膜 31、支持膜 32、充填電 極 33a， 33b、 UBM34a, 34b、及びノ ンプ 35a, 35bを備^てレヽる。ノヽ。ッシベーショ ン膜 31は、半導体基板 20の表面 SI上において、絶縁膜 23、アノード電極 25及び 力ソード電極 26を覆うように設けられている。パッシベーシヨン膜 31上には、支持膜 3 2が形成されている。また、充填電極 33a, 33bは、パッシベーシヨン膜 31及び支持 膜 32を貫通して、それぞれアノード電極 25及び力ソード電極 26から支持膜 32の表 面まで延びている。充填電極 33a， 33bの支持膜 32の表面に露出する部分には、 U BM34a, 34bカ形成されてレヽる。 UBM34a, 34bの充填電極 33a, 33bと反対彻 Jの 面上には、バンプ 35a, 35bが形成されている。
[0056] 裏面入射型ホトダイオード 2の効果について説明する。裏面入射型ホトダイオード 2 においては、被覆層 13が設けられていることにより、裏面入射型ホトダイオード 2の機 械的強度が向上している。また、機械的強度の向上により、ウェハレベルでのダイシ ングが可能となるため、チップサイズの裏面入射型ホトダイオード 2を得ることができる 。これにより、パッケージが充分に小さい裏面入射型ホトダイオード 2が実現されてい る。
[0057] さらに、被覆層 13は、凹部 12上に設けられた部分が、凹部 12の外縁部 14上に設 けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いて も、凹部 12上に設けられた被覆層 13の表面は、平コレットと接触しない。これにより、 被覆層 13表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光 の散乱が抑制される。このため、高感度な裏面入射型ホトダイオード 2が実現されて いる。
[0058] さらに、裏面入射型ホトダイオード 2においては、 N+型高濃度不純物半導体領域 2 8が半導体基板 20の側面 S4全体に露出するようにして形成されている。これにより、 半導体基板 20の側面 S4付近で発生した不要キャリアを N+型高濃度不純物半導体 領域 28によりトラップすることができ、それゆえ喑電流やノイズを抑制することができる 。側面 S4は、ダイシングラインに当たるため、ダイシング時に結晶欠陥が生じている 可能性があるが、かかる結晶欠陥に起因して発生する喑電流やノイズも N+型高濃度 不純物半導体領域 28によって抑制することができる。このため、裏面入射型ホトダイ オード 2によれば、より高い SN比で検出信号を得ることができる。
[0059] また、半導体基板 20の一部分 20aが、半導体基板 20の側面 S4及び裏面 S2側か ら N+型高濃度不純物半導体領域 28によって完全に囲まれている。これにより、囲ま れた部分 20aを I層とする PIN構造が実現されている。裏面入射型ホトダイオード 2は 、このような PIN構造により、より高い電圧を印加できて、空乏層の幅を広く取ることが 可能となり、感度を上げることと同時に容量を下げることができるために高速応答が可 能となる。
[0060] 図 22は、本発明による裏面入射型光検出素子の第 3実施形態を示す平面図であ る。裏面入射型ホトダイオードアレイ 3は、縦横にそれぞれ 8列、全部で 64個の裏面 入射型ホトダイオードが格子状に配列されて成っている。これらのホトダイオードの配 列ピッチは、例えば lmmとされる。図 22は、裏面入射型ホトダイオードアレイ 3を裏 面側から見た様子を示している。各ホトダイオードにおいては、図 1の裏面入射型ホト ダイオード 1と同様に、裏面が被覆層で覆われるとともに、被覆層の所定部分が窪ん で形成されている。図 22には、被覆層の窪んでいる部分を破線 L4で示している。
[0061] 図 23は、図 22に示す裏面入射型ホトダイオードアレイ 3の XII— XII線に沿った断面 図である。この断面図においては、図 22に示す 64個のホトダイオードのうち 2個のホ トダイオード PI , P2が示されている。図 23に示すように、裏面入射型ホトダイオード アレイ 3は、 N型半導体基板 50、 P+型不純物半導体領域 51、凹部 52、及び被覆層 5 3を備えている。
[0062] N型半導体基板 50の表面 S1側における表層には、 P+型不純物半導体領域 51が 複数形成されている。これらの P+型不純物半導体領域 51は、ホトダイオード PI , P2 に対してそれぞれ設けられている。各 P+型不純物半導体領域 51の面積は、例えば 0 . 75 X 0. 75mm2である。 N型半導体基板 50の裏面 S2における P+型不純物半導体 領域 51に対向する領域には、凹部 52が形成されている。ここでは、 P+型不純物半導 体領域 51が複数設けられていることに伴レ、、凹部 52も複数形成されている。 P+型不 純物半導体領域 51及び凹部 52は、各ホトダイオード PI , P2に一組ずつ設けられて いる。また、 N型半導体基板 50の裏面 S2上には、被覆層 53が設けられている。被覆 層 53は、凹部 52上に設けられている部分力 凹部 52の外縁部 54上に設けられてい る部分に対して窪んでいる。
[0063] また、裏面入射型ホトダイオードアレイ 3は、 N+型高濃度不純物層 61、 N+型高濃度 不純物半導体領域 62、絶縁膜 63, 64、アノード電極 65、及び力ソード電極 66を備 えている。 N+型高濃度不純物層 61は、 N型半導体基板 50の裏面 S2側の表層全体 に形成されている。 N+型高濃度不純物半導体領域 62は、 N型半導体基板 50の表 面 S1側における表層に形成されている。この N+型高濃度不純物半導体領域 62は、 各ホトダイオードを構成する P+型不純物半導体領域 51を取り囲むように設けられるこ とが望ましい。
[0064] N型半導体基板 50の表面 S1及び裏面 S2上には、それぞれ絶縁膜 63及び絶縁 膜 64が形成されている。絶縁膜 63には、開口 63a， 63bが形成されており、一方の 開口 63aは P+型不純物半導体領域 51の部分に、他方の開口 63bは N+型高濃度不 純物半導体領域 62の部分に設けられている。
[0065] 絶縁膜 63上の開口 63a， 63bを含む領域には、それぞれアノード電極 65及びカソ ード電極 66が形成されている。アノード電極 65及び力ソード電極 66は、各ホトダイォ ード PI , P2に 1組ずつ設けられている。また、これらの電極 65, 66は、それぞれ開 口 63a, 63bを充填するように設けられている。これにより、開口 63aを通してアノード 電極 65が P+型不純物半導体領域 51と、開口 63bを通して力ソード電極 66が N+型高 濃度不純物半導体領域 62とそれぞれ直接に接続されている。
[0066] さらに、裏面入射型ホトダイオードアレイ 3は、パッシベーシヨン膜 71、支持膜 72、 充填電極 73a, 73b, UBM74a, 74b、及び/ ンプ 75a, 75bを備えてレヽる。ノヽ。ッシ ベーシヨン膜 71は、 N型半導体基板 50の表面 S1上において、絶縁膜 63、アノード 電極 65及び力ソード電極 66を覆うように設けられている。パッシベーシヨン膜 71上に は、支持膜 72が形成されている。また、充填電極 73a, 73bは、パッシベーシヨン膜 7 1及び支持膜 72を貫通して、それぞれアノード電極 65及び力ソード電極 66から支持 膜 72表面まで延びている。充填電極 73a， 73bの支持膜 72表面に露出する部分に は、 UBM74a, 74bが形成されている。 UBM74a, 74bの充填電極 73a， 73bと反 対側の面上には、バンプ 75a, 75bが形成されている。
[0067] 裏面入射型ホトダイオードアレイ 3の効果について説明する。裏面入射型ホトダイォ 一ドアレイ 3においては、被覆層 53が設けられていることにより、裏面入射型ホトダイ オードアレイ 3の機械的強度が向上している。また、機械的強度の向上により、ウェハ レベルでのダイシングが可能となるため、チップサイズの裏面入射型ホトダイオードァ レイ 3を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイ オードアレイ 3が実現されてレ、る。
[0068] さらに、被覆層 53は、凹部 52上に設けられた部分が、凹部 52の外縁部 54上に設 けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いて も、凹部 52上に設けられた被覆層 53の表面は、平コレットと接触しない。これにより、 被覆層 53表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光 の散乱が抑制される。このため、高感度な裏面入射型ホトダイオードアレイ 3が実現さ れている。
[0069] さらに、 N型半導体基板 50の表面 S1側の表層における複数の領域に P+型不純物 半導体領域 51が形成されるとともに、裏面 S2におけるそれぞれの P+型不純物半導 体領域 51に対向する領域に凹部 52が形成されることにより、複数のホトダイオードが 構成されている。このため、裏面入射型ホトダイオードアレイ 3は、各ホトダイオードが 1画素に対応するイメージセンサ等に好適に用いることができる。
[0070] 本発明による裏面入射型光検出素子は、上記実施形態に限定されるものではなく 、様々な変形が可能である。例えば、図 1の裏面入射型ホトダイオード 1において、 N 型半導体基板 10の代わりに P型半導体基板を用いてもよい。この場合には、不純物 半導体領域 11は N型、高濃度不純物層 21及び高濃度不純物半導体領域 22は P型 の導電型をもつようにする。
[0071] また、図 12において、 Cuからなる導電性部材 33を堆積させる例を示した力 Cuの 代わりに Niを用レ、、開口 31a及び開口 32aから露出するアノード電極 25及びカソー ド電極 26の表面に直接、 Niの無電解メツキを施してもよい。この場合、図 13におい て説明した導電性部材 33表面を研磨する工程を省くことができる。
[0072] また、図 15ίこおレヽて fま、充填電極 33a， 33b上 (こ UBM34a, 34b及びノ ンプ 35a , 35bを形成する例を示した力 充填電極 33a， 33b自体をバンプとする方法もある。 すなわち、開口 32aに充填電極 33a， 33bが充填された状態の支持膜 32 (図 14参照 )表面を、 O等を用いてドライエッチングする。これにより、充填電極 33a， 33bの一部
2
が支持膜 32表面から突出するので、この突出した部分をバンプとして用いればょレヽ 。この場合、 UBM34a, 34bも形成する必要がない。或いは、導電性部材 33として、 導電性樹脂を用いてもよい。これによれば、印刷等により貫通孔への電極充填作業 を短時間で完了させることが可能となる。
[0073] また、図 20においては、 N+型高濃度不純物層と N+型高濃度不純物層よりも不純物 濃度が低レ、 N型不純物層とが貼り合わされた貼り合わせウェハを半導体基板 20とし て用いてもよい。この場合、半導体基板 20の表面 S1側に N型不純物層が、裏面 S2 側に N+型高濃度不純物層が設けられる。
産業上の利用可能性
[0074] 本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制する ことができる裏面入射型光検出素子が実現される。

Claims

請求の範囲
[1] 第 1導電型をもつ半導体基板と、
前記半導体基板の第 1面側における表層に設けられ、第 2導電型をもつ不純物半 導体領域と、
前記半導体基板の第 2面における前記不純物半導体領域に対向する領域に形成 され、被検出光が入射する凹部と、
前記第 2面上に設けられ、前記被検出光を透過させる樹脂からなる被覆層と、を備 え、
前記被覆層は、前記第 2面の前記凹部上に設けられた部分が、前記凹部の外縁部 上に設けられた部分に対して窪んでいることを特徴とする裏面入射型光検出素子。
[2] 前記半導体基板の前記第 1面上に設けられ、前記半導体基板を支持する支持膜を 備えることを特徴とする請求項 1に記載の裏面入射型光検出素子。
[3] 前記支持膜を貫通するとともに、一端が前記不純物半導体領域と電気的に接続され た充填電極を備えることを特徴とする請求項 2に記載の裏面入射型光検出素子。
[4] 前記半導体基板の側面全体に、前記第 1導電型の不純物が高濃度に添加された高 濃度不純物半導体領域が露出していることを特徴とする請求項 1一 3のいずれか一 項に記載の裏面入射型光検出素子。
[5] 前記半導体基板の前記第 2面側における表層のうち、前記凹部の底面部分に、前記 第 1導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることを 特徴とする請求項 1一 4のいずれか一項に記載の裏面入射型光検出素子。
[6] 前記半導体基板の前記外縁部の前記第 2面側における表層に、前記第 1導電型の 不純物が高濃度に添加された高濃度不純物層が設けられていることを特徴とする請 求項 1一 5のいずれか一項に記載の裏面入射型光検出素子。
PCT/JP2004/010410 2003-07-23 2004-07-22 裏面入射型光検出素子 WO2005008788A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602004019536T DE602004019536D1 (de) 2003-07-23 2004-07-22 Rückseiten-beleuchteter fotodetektor
EP04770874A EP1648036B1 (en) 2003-07-23 2004-07-22 Backside-illuminated photodetector
US10/565,282 US7420257B2 (en) 2003-07-23 2004-07-22 Backside-illuminated photodetector
IL173281A IL173281A (en) 2003-07-23 2006-01-22 Back illuminated photodetector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-278567 2003-07-23
JP2003278567A JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子

Publications (1)

Publication Number Publication Date
WO2005008788A1 true WO2005008788A1 (ja) 2005-01-27

Family

ID=34074728

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010410 WO2005008788A1 (ja) 2003-07-23 2004-07-22 裏面入射型光検出素子

Country Status (9)

Country Link
US (1) US7420257B2 (ja)
EP (1) EP1648036B1 (ja)
JP (1) JP2005045073A (ja)
KR (1) KR20060064560A (ja)
CN (1) CN100576575C (ja)
DE (1) DE602004019536D1 (ja)
IL (1) IL173281A (ja)
TW (1) TWI331395B (ja)
WO (1) WO2005008788A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051080A (ja) * 2003-07-29 2005-02-24 Hamamatsu Photonics Kk 裏面入射型光検出素子及びその製造方法
JP2005051078A (ja) * 2003-07-29 2005-02-24 Hamamatsu Photonics Kk 裏面入射型光検出素子
EP3020720A1 (en) 2010-08-31 2016-05-18 Chimerix, Inc. Phosphonate ester derivatives and methods of synthesis thereof

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576371B1 (en) 2006-03-03 2009-08-18 Array Optronix, Inc. Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8017982B2 (en) * 2007-06-12 2011-09-13 Micron Technology, Inc. Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101802990B (zh) 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
US8809923B2 (en) 2008-02-06 2014-08-19 Omnivision Technologies, Inc. Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
JP5639052B2 (ja) 2008-06-16 2014-12-10 テッセラ，インコーポレイテッド ウェハレベルでの縁部の積重ね
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP2013065912A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP5829224B2 (ja) * 2009-02-24 2015-12-09 浜松ホトニクス株式会社 Ｍｏｓイメージセンサ
JP5185236B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5185157B2 (ja) * 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
CN102422412A (zh) 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
JP5363222B2 (ja) * 2009-07-13 2013-12-11 浜松ホトニクス株式会社 半導体光検出素子及び半導体光検出素子の製造方法
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2014150520A (ja) * 2013-01-11 2014-08-21 V Technology Co Ltd 光インターコネクション装置
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9876127B2 (en) * 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6803137B2 (ja) * 2015-09-30 2020-12-23 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP7389029B2 (ja) * 2018-06-29 2023-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および固体撮像装置の製造方法
US11610927B2 (en) * 2020-02-27 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capping structure along image sensor element to mitigate damage to active layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
WO1997023897A2 (de) * 1995-12-21 1997-07-03 Dr. Johannes Heidenhain Gmbh Optoelektronisches sensor-bauelement
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171792A (ja) * 1974-12-19 1976-06-21 Minolta Camera Kk
NL8700370A (nl) 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH02148862A (ja) 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
FR2656738B1 (fr) 1989-12-29 1995-03-17 Telemecanique Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
DE4102285A1 (de) 1991-01-26 1992-08-06 Messerschmitt Boelkow Blohm Verfahren zur herstellung einer membrandiode
JP3091903B2 (ja) 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
EP1835539B1 (en) * 2002-08-09 2012-10-31 Hamamatsu Photonics K.K. Photodiode array and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
WO1997023897A2 (de) * 1995-12-21 1997-07-03 Dr. Johannes Heidenhain Gmbh Optoelektronisches sensor-bauelement
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051080A (ja) * 2003-07-29 2005-02-24 Hamamatsu Photonics Kk 裏面入射型光検出素子及びその製造方法
JP2005051078A (ja) * 2003-07-29 2005-02-24 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP4499385B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7768086B2 (en) 2003-07-29 2010-08-03 Hamamatsu Photonics K.K. Backside-illuminated photodetector
US7964898B2 (en) 2003-07-29 2011-06-21 Hamamatsu Photonics K.K. Back illuminated photodetector
EP3020720A1 (en) 2010-08-31 2016-05-18 Chimerix, Inc. Phosphonate ester derivatives and methods of synthesis thereof

Also Published As

Publication number Publication date
US7420257B2 (en) 2008-09-02
IL173281A0 (en) 2006-06-11
CN1826700A (zh) 2006-08-30
US20070007556A1 (en) 2007-01-11
DE602004019536D1 (de) 2009-04-02
EP1648036A1 (en) 2006-04-19
KR20060064560A (ko) 2006-06-13
EP1648036B1 (en) 2009-02-18
IL173281A (en) 2010-04-15
JP2005045073A (ja) 2005-02-17
EP1648036A4 (en) 2007-03-21
CN100576575C (zh) 2009-12-30
TW200509383A (en) 2005-03-01
TWI331395B (en) 2010-10-01

Similar Documents

Publication Publication Date Title
WO2005008788A1 (ja) 裏面入射型光検出素子
US7560790B2 (en) Backside-illuminated photodetector
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
EP1653520B1 (en) Backside-illuminated photodetector
JP4247017B2 (ja) 放射線検出器の製造方法
US7810740B2 (en) Back illuminated photodiode array, manufacturing method and semiconductor device thereof
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
JP4220808B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220819B2 (ja) 放射線検出器
JP4220817B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480021268.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057020826

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004770874

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004770874

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057020826

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007007556

Country of ref document: US

Ref document number: 10565282

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10565282

Country of ref document: US