JP4499386B2 - 裏面入射型光検出素子の製造方法 - Google Patents

裏面入射型光検出素子の製造方法 Download PDF

Info

Publication number
JP4499386B2
JP4499386B2 JP2003282164A JP2003282164A JP4499386B2 JP 4499386 B2 JP4499386 B2 JP 4499386B2 JP 2003282164 A JP2003282164 A JP 2003282164A JP 2003282164 A JP2003282164 A JP 2003282164A JP 4499386 B2 JP4499386 B2 JP 4499386B2
Authority
JP
Japan
Prior art keywords
window plate
semiconductor substrate
type
impurity semiconductor
illuminated photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003282164A
Other languages
English (en)
Other versions
JP2005051080A (ja
Inventor
勝己 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003282164A priority Critical patent/JP4499386B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to EP09012804.2A priority patent/EP2141749B8/en
Priority to US10/565,942 priority patent/US7560790B2/en
Priority to KR1020057020477A priority patent/KR20060086258A/ko
Priority to EP04770896A priority patent/EP1653521A4/en
Priority to PCT/JP2004/010503 priority patent/WO2005011005A1/ja
Priority to CN2004800220862A priority patent/CN1830095B/zh
Priority to TW093122534A priority patent/TWI345304B/zh
Publication of JP2005051080A publication Critical patent/JP2005051080A/ja
Priority to IL173375A priority patent/IL173375A0/en
Priority to US12/453,232 priority patent/US7964898B2/en
Application granted granted Critical
Publication of JP4499386B2 publication Critical patent/JP4499386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、裏面入射型光検出素子の製造方法に関するものである。
図３７に示す従来の裏面入射型ホトダイオード１００においては、Ｎ型シリコン基板１０１の表面側の表層にＰ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３が形成されている。Ｐ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３には、それぞれアノード電極１０４及びカソード電極１０５が接続されている。両電極１０４，１０５上には、半田からなるバンプ電極１０６が形成されている。また、Ｎ型シリコン基板１０１は、Ｐ+型高濃度不純物半導体領域１０２に対応する部分が裏面側から薄板化されている。この薄板化された部分が被検出光の入射部となる。
裏面入射型ホトダイオード１００は、図３７に示すように、フリップチップボンディングによりセラミックパッケージ１０７に実装される。すなわち、裏面入射型ホトダイオード１００のバンプ電極１０６が、セラミックパッケージ１０７の底面配線１０８上に設けられた半田パッド１０９と接続されている。底面配線１０８は、出力端子ピン１１０にワイヤボンディングで接続されている。また、セラミックパッケージ１０７の表面には、窓枠１１１がロウ材１１２でシーム溶接されている。窓枠１１１には、裏面入射型ホトダイオード１００の薄板化された部分に対応する位置に開口が形成されており、この開口部分に被検出光を透過させるコバールガラス等の透過窓材１１３が設けられている。
特開平９−２１９４２１号公報
しかしながら、裏面入射型ホトダイオードにおいては、セラミックパッケージを用いる上記構成では、そのパッケージが大きくなってしまうという問題がある。
一方、特許文献１には、半導体電子部品に対するＣＳＰ（チップサイズパッケージ）技術が開示されている。この技術においては、半導体電子部品が作りこまれたウエハの両面を樹脂等の有機材料により封止するとともに、ウエハの一面側に設けられた有機材料にフォトリソグラフィーにより開口を形成し、その開口に電極を形成している。
上記のＣＳＰ技術を裏面入射型ホトダイオードに適用して、そのパッケージサイズを小さくすることも考えられるが、その場合には以下の問題を生じる。すなわち、裏面が樹脂で封止された裏面入射型ホトダイオードにおいては、その樹脂の表面が被検出光の入射面となる。ところが、樹脂表面を被検出光の波長レベルで充分に平坦化することは困難な場合がある。樹脂表面が充分に平坦化されていないと、被検出光の入射面が粗くなり、それゆえ入射面において被検出光が散乱を受けてしまうという問題がある。そして、被検出光が散乱を受けることは、裏面入射型ホトダイオードの感度低下にもつながってしまう。
本発明は、上記課題を解決するためになされたものであり、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子の製造方法を提供することを目的とする。
本発明による裏面入射型光検出素子は、第１導電型の半導体基板と、半導体基板の第１面側における表層に設けられ、第２導電型の不純物半導体領域と、半導体基板の第２面における不純物半導体領域に対向する領域に形成され、被検出光が入射する凹部と、凹部を覆うようにこの凹部の外縁部に接合され、被検出光を透過させる窓板と、を備えることを特徴とする。
この裏面入射型光検出素子においては、窓板が半導体基板の外縁部に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型光検出素子を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型光検出素子が実現される。
さらに、この裏面入射型光検出素子においては、窓板の表面が被検出光の入射面となる。窓板は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。
裏面入射型光検出素子は、半導体基板の第１面上に設けられ、半導体基板を支持する支持膜を備えることが好適である。この場合、裏面入射型光検出素子の機械的強度が向上する。
裏面入射型光検出素子は、支持膜を貫通するとともに、一端が不純物層と電気的に接続された充填電極を備えることが好適である。この場合、検出信号を裏面入射型光検出素子の外部に容易に取り出すことができる。
窓板は、光透過性部材からなり、陽極接合により外縁部に接合されていることが好適である。この場合、窓板と外縁部との界面において、両者を強固に接合することができる。
上記光透過性部材は石英（コルツ）であり、窓板は、この窓板上に形成されたアルカリ金属を含むガラスを介して外縁部に接合されていることが好適である。この場合、石英は可視光やＵＶ光に対する透過率が特に高いため、裏面入射型光検出素子の感度が向上する。また、アルカリ金属を含むガラスは、例えばパイレックス（登録商標）ガラスであり、石英からなる窓板と外縁部との間における強固な陽極接合を保証している。
窓板は、金属層を介して外縁部に接合されていることが好適である。この場合、窓板と外縁部とは、金属接合により強固に接合される。
裏面入射型光検出素子は、半導体基板の側面又は窓板の側面に、段差部が形成されていることを特徴としてもよい。この段差部は、ダイシングを複数の段階に分けて行うとともに、各段階において相異なる厚さのブレードを用いることにより形成される。ダイシングを複数の段階に分けて行えば、硬度が相異なる半導体基板及び窓板のそれぞれに適したブレードを用いてダイシングを行うことが可能となる。このため、ダイシングの際に、半導体基板と窓板との界面においてチッピングが発生するのを防ぐことができる。
半導体基板の外縁部の第２面側における表層に、第１導電型の不純物が高濃度に添加された高濃度不純物半導体層が設けられていることが好適である。この場合、外縁部の第２面側における表面付近に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する不要キャリアによる暗電流やノイズを高濃度不純物半導体層を設けることにより抑制することができる。
半導体基板の第２面側における表層のうち、凹部の底面部分に、第１導電型の不純物が高濃度に添加された高濃度不純物半導体層が設けられていることが好適である。この高濃度不純物半導体層は、アキュームレーション層として機能する。これにより、被検出光の入射により発生したキャリアをその電界分布により効果的にＰＮ接合部に導くことができ感度が向上する。
半導体基板の側面全体に、第１導電型の不純物が高濃度に添加された高濃度不純物半導体領域が露出していることが好適である。この場合、半導体基板の側面がダイシング等により機械的ダメージを受けている場合であっても、半導体基板の側面付近で発生した不要キャリアによる暗電流やノイズを高濃度不純物半導体領域を設けることにより抑制することができる。
窓板は、その厚さ方向に垂直な面での断面形状が、少なくとも１つの角が切り欠かれた四角形であることが好適である。この場合、裏面入射型光検出素子のダイシング時におけるチッピングの発生が抑制される。
本発明による裏面入射型光検出素子の製造方法は、第１導電型の半導体基板の第１面側における表層に、第２導電型の不純物半導体領域を形成する不純物半導体領域形成工程と、半導体基板の第２面における不純物半導体領域に対向する領域に、被検出光が入射する凹部を形成する凹部形成工程と、被検出光を透過させる窓板を、凹部を覆うようにこの凹部の外縁部に接合する窓板接合工程と、を備えることを特徴とする。
この製造方法によれば、窓板接合工程において窓板を半導体基板の外縁部に接合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型光検出素子を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏面入射型光検出素子が実現される。
窓板は光透過性部材からなり、窓板接合工程においては、窓板を、陽極接合により外縁部に接合することが好適である。この場合、窓板と外縁部との界面において、両者を強固に接合することができる。
窓板接合工程においては、窓板を、金属層を介して外縁部に接合することが好適である。この場合、窓板と外縁部とは、金属接合により強固に接合される。
不純物半導体領域形成工程においては、不純物半導体領域を複数形成し、凹部形成工程においては、複数の不純物半導体領域のそれぞれに対して凹部を形成し、窓板接合工程においては、窓板を、複数の凹部を覆うように外縁部に接合し、不純物半導体領域とこの不純物半導体領域に対向する凹部とからなる複数の対が一対ずつに分割されるように、半導体基板の第１面から窓板の表面までを複数の段階に分けてダイシングするダイシング工程を備えることが好適である。
この場合、半導体基板と窓板とを別々の段階に分けてダイシングすることができる。これにより、硬度が相異なる半導体基板及び窓板のそれぞれに適したブレードを用いてダイシングを行うことが可能となる。このため、ダイシングの際に、半導体基板と窓板との界面においてチッピングが発生するのを防ぐことができる。なお、「半導体基板の第１面から窓板の表面までをダイシングする」とは、ダイシングの向きを限定するものではない。すなわち、ダイシング工程においては、半導体基板の第１面側から第２面側へと向かってダイシングしてもよいし、第２面側から第１面側へと向かってダイシングしてもよい。
本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子の製造方法が実現される。
以下、図面とともに本発明による裏面入射型光検出素子及びその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図１は、本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。裏面入射型ホトダイオード１は、裏面側から被検出光を入射し、被検出光の入射によりキャリアを生成し、生成したキャリアを検出信号として表面側から出力するものである。裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。Ｎ型半導体基板１０としては、例えば、リン等のＮ型不純物が添加されたシリコン基板を用いることができる。Ｎ型半導体基板１０の不純物濃度は、例えば１０12〜１０15／ｃｍ3である。また、Ｎ型半導体基板１０の厚さｔ１は、例えば２００〜５００μｍである。
Ｎ型半導体基板１０の上面（第１面）Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｐ+型不純物半導体領域１１は、ボロン等のＰ型不純物が添加されており、Ｎ型半導体基板１０とｐｎ接合を構成している。Ｐ+型不純物半導体領域１１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｐ+型不純物半導体領域１１の深さは、例えば０．１〜２０μｍである。
Ｎ型半導体基板１０の裏面（第２面）Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。凹部１２は、被検出光の入射部となる。凹部１２は、裏面Ｓ２から上面Ｓ１に向かって幅が次第に狭くなる形状をしている。具体的には、凹部１２の形状は、例えば裏面Ｓ２から上面Ｓ１に向かって幅が次第に狭くなる四角錐状又はテーパ状とすることができる。凹部１２の深さは、例えば２〜４００μｍである。また、凹部１２が形成されることにより、Ｎ型半導体基板１０のうち凹部底面Ｓ３及びＰ+型不純物半導体領域１１で挟まれた領域は、裏面Ｓ２側からの被検出光の入射により発生したキャリアが上面Ｓ１側表層に設けられたＰ+型不純物半導体領域１１付近まで達し易くなるように、他の領域よりも薄板化されている。また、この薄板化された領域の厚さは、例えば１０〜２００μｍである。
Ｎ型半導体基板１０の裏面Ｓ２上には、窓板１３が設けられている。窓板１３は、凹部１２の外縁部１４に接合されている。この接合は、窓板１３と外縁部１４との間に設けられた樹脂層１５を介して行われている。また、窓板１３は、平板状をしており、被検出光の波長に対して充分な透過率をもつ材料からなる。この窓板１３は、凹部１２を覆っており、Ｎ型半導体基板１０の裏面Ｓ２を封止している。窓板１３の材料としては、例えば、ガラス又は光学結晶を用いることができる。窓板１３の材料の具体例としては、石英、サファイヤ、コバールガラス等が挙げられる。また、窓板１３の厚さは、例えば０．２ｍｍ〜１ｍｍである。また、窓板１３には、ＡＲ（Anti‐Reflection）コーティングが施されていてもよい。なお、外縁部１４とは、Ｎ型半導体基板１０のうち凹部１２を側方から包囲している部分を指す。また、樹脂層１５の樹脂としては、例えば、エポキシ系、シリコーン系、アクリル系若しくはポリイミド系のもの、又はこれらの複合素材からなるものを用いることができる。
また、裏面入射型ホトダイオード１は、Ｎ+型高濃度不純物半導体層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体層２１は、Ｎ型不純物がＮ型半導体基板１０よりも高濃度に添加されている。Ｎ+型高濃度不純物半導体層２１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物半導体層２１の深さは、例えば０．１〜２０μｍである。
Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の上面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ+型高濃度不純物半導体層２１と同様にＮ型不純物が高濃度に添加されており、後述するカソード電極２６とのコンタクト層である。Ｎ+型高濃度不純物半導体領域２２の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物半導体領域２２の深さは、例えば０．１〜３０μｍである。
絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の上面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３，２４は、例えばＳｉＯ2からなる。絶縁膜２３の厚さは、例えば０．１〜２μｍである。一方、絶縁膜２４の厚さは、例えば０．０５〜１μｍである。また、絶縁膜２３には、開口（コンタクトホール）２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２２の部分に設けられている。
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６の厚さは、例えば１μｍである。また、これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２２とそれぞれ直接に接続されている。アノード電極２５及びカソード電極２６としては、例えばＡｌが用いられる。
さらに、裏面入射型ホトダイオード１は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ（Under Bump Metal）３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板１０の上面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。また、パッシベーション膜３１のうちアノード電極２５及びカソード電極２６上に設けられた部分に、後述する充填電極３３ａ，３３ｂが充填される貫通孔３１ａが形成されている。パッシベーション膜３１は、例えばＳｉＮからなり、Ｎ型半導体基板１０の上面Ｓ１を保護するものである。パッシベーション膜３１は、例えばプラズマＣＶＤ法により形成することができる。また、パッシベーション膜３１の厚さは、例えば１μｍである。
パッシベーション膜３１上には、支持膜３２が形成されている。支持膜３２は、Ｎ型半導体基板１０を支持するものである。また、支持膜３２のうちパッシベーション膜３１の貫通孔３１ａに対応する部分に、貫通孔３１ａと共に充填電極３３ａ，３３ｂが充填される貫通孔３２ａが形成されている。支持膜３２の材料としては、例えば樹脂、或いはプラズマＣＶＤ等により形成可能なＳｉＯ2等を用いることができる。また、支持膜３２の厚さは、例えば２〜１００μｍ、好ましくは５０μｍ程度である。
充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａに充填されるとともに、一端がそれぞれアノード電極２５及びカソード電極２６に接することにより、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２と電気的に接続されている。また、充填電極３３ａ，３３ｂの他端は、ともに支持膜３２の表面に露出している。すなわち、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。また、充填電極３３ａ，３３ｂは、略円柱状をしている。これらの充填電極３３ａ，３３ｂは、電極２５，２６と後述するバンプ３５ａ，３５ｂとを電気的に接続するためのものである。充填電極３３ａ，３３ｂは、例えばＣｕからなる。また、貫通孔３１ａ，３２ａの直径は、例えば１０〜２００μｍ、好ましくは１００μｍ程度である。
充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂは、例えばＮｉ及びＡｕの積層膜からなる。また、ＵＢＭ３４ａ，３４ｂの厚さは、例えば０．１〜１０μｍである。
ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。したがって、バンプ３５ａ，３５ｂは、それぞれアノード電極２５及びカソード電極２６と電気的に接続されている。バンプ３５ａ，３５ｂは、ＵＢＭ３４ａ，３４ｂとの接触面を除いては略球状をしている。バンプ３５ａ，３５ｂとしては、例えば半田、金、Ｎｉ−Ａｕ、Ｃｕ、又は金属フィラーを含む樹脂等を用いることができる。
図２に、上記構成の裏面入射型ホトダイオード１の斜視図を示す。この図からわかるように、裏面入射型ホトダイオード１は、ＵＢＭ３４ａ，３４ｂ及びバンプ３５ａ，３５ｂを除く全体形状が略直方体となるように、ダイシングされたものである。なお、図２においては、Ｎ型半導体基板１０の側面に露出するＮ+型高濃度不純物半導体層２１、Ｎ+型高濃度不純物半導体領域２２の図示を省略している。
裏面入射型ホトダイオード１の動作について説明する。ここでは、裏面入射型ホトダイオード１に逆バイアス電圧が印加されており、Ｎ型半導体基板１０には、薄板化された領域を中心に空乏層が生じているものとする。窓板１３を透過して、凹部１２からＮ型半導体基板１０に入射した被検出光は、主に薄板化された領域で吸収され、この領域でキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、逆バイアス電界に従って、それぞれＰ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２へと移動する。Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２に達した正孔及び電子は、充填電極３３ａ，３３ｂ及びＵＢＭ３４ａ，３４ｂを通ってバンプ３５ａ，３５ｂへと移動し、バンプ３５ａ，３５ｂから検出信号として出力される。
裏面入射型ホトダイオード１の効果について説明する。裏面入射型ホトダイオード１においては、窓板１３がＮ型半導体基板１０の外縁部１４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード１を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオード１が実現されている。また、セラミックパッケージ等が不要である分だけ、裏面入射型ホトダイオード１の製造コストを低減することができる。さらに、窓板１３は、Ｎ型半導体基板１０の裏面Ｓ２を封止することにより、裏面入射型ホトダイオード１の信頼性を向上させている。以上より、安価で信頼性が高く且つ小型な裏面入射型ホトダイオード１が実現されている。
さらに、裏面入射型ホトダイオード１においては、窓板１３の表面が被検出光の入射面となる。窓板１３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオード１が実現されている。
また、窓板１３が設けられていることは、裏面入射型ホトダイオード１の機械的強度を向上させている。
また、Ｎ型半導体基板１０の裏面Ｓ２において被検出光の入射部は凹部１２となっている。したがって、凹部１２の底面Ｓ３に対して突出した構造をもつ外縁部１４に接合された窓板１３は、Ｎ型半導体基板１０に対する被検出光の入射面となる底面Ｓ３と接触しない。このため、窓板１３との接触により底面Ｓ３が損傷を受けることが防止されるために感度低下、並びに暗電流及び雑音の増加を抑制できる。
支持膜３２が設けられていることにより、裏面入射型ホトダイオード１の機械的強度が向上している。基板の一部が薄板化された裏面入射型ホトダイオードおいては、一般に、その薄板化された部分が破損しないように取り扱いに注意することが要請される。これに対し、裏面入射型ホトダイオード１は、機械的強度の向上により破損しにくく、それゆえ取り扱いが容易となる。また、裏面入射型ホトダイオード１は、破損しにくいため、ダイシングもし易い。
充填電極３３ａ，３３ｂが設けられていることにより、検出信号を電極２５，２６から外部に容易に取り出すことができる。なお、充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａの側壁に形成され、アノード電極２５及びカソード電極２６に電気的に接続されるものであってもよい。
Ｎ型半導体基板１０の裏面Ｓ２側の表層全体にＮ+型高濃度不純物半導体層２１が形成されている。裏面Ｓ２表層のうち凹部１２の底面Ｓ３に露出する部分に設けられたＮ+型高濃度不純物半導体層２１は、アキュームレーション層として機能する。これにより、Ｎ型半導体基板１０で発生したキャリアをその電界分布により効果的に上面Ｓ１側のＰＮ接合部へと導くことができる。このため、より高感度な裏面入射型ホトダイオード１が実現されている。このとき、Ｎ+型高濃度不純物半導体層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物半導体層２１は、アキュームレーション層として好適に機能することができる。
また、Ｎ型半導体基板１０の外縁部１４の裏面Ｓ２側における表層に設けられたＮ+型高濃度不純物半導体層２１は、外縁部１４に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを抑制することができる。このため、裏面入射型ホトダイオード１によれば、高いＳＮ比で検出信号を得ることができる。このときも、Ｎ+型高濃度不純物半導体層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物半導体層２１は、結晶欠陥に起因して発生する暗電流やノイズを充分に抑制することができる。
図３〜図８を参照しつつ、図１に示す裏面入射型ホトダイオード１の製造方法の一例を説明する。まず、上面Ｓ１及び裏面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＮ型半導体基板１０を準備する。このＮ型半導体基板１０に熱酸化を施すことにより、Ｎ型半導体基板１０の上面Ｓ１にＳｉＯ2からなる絶縁膜を形成する。また、絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０にリンをドープすることによりＮ+型高濃度不純物半導体領域２２を形成する。その後、Ｎ型半導体基板１０を酸化させて、上面Ｓ１に絶縁膜を形成する。同様に、絶縁膜の所定部分に開口を形成し、開口からＮ型半導体基板１０にボロンをドープすることによりＰ+型不純物半導体領域１１を形成する（不純物半導体領域形成工程）。その後、Ｎ型半導体基板１０を酸化させて、上面Ｓ１に絶縁膜２３を形成する。次に、Ｎ型半導体基板１０の裏面Ｓ２を研磨する（図３）。
次に、Ｎ型半導体基板１０の裏面Ｓ２上に、ＬＰ−ＣＶＤによりＳｉＮ８４を堆積させる（図４（ａ））。また、凹部１２を形成するために、裏面Ｓ２上のＳｉＮ８４に開口８５を形成する（図４（ｂ））。そして、開口８５からＫＯＨ等によるエッチングを行うことにより凹部１２を形成する（凹部形成工程）（図４（ｃ））。
次に、裏面Ｓ２上のＳｉＮ８４を除去した後、凹部１２が形成されたＮ型半導体基板１０の裏面Ｓ２に対しイオン注入等を用いてＮ型不純物をドープすることにより、裏面Ｓ２側における表層全体にＮ+型高濃度不純物半導体層２１を形成する（図５（ａ））。その後、熱酸化を施すことにより裏面Ｓ２上に絶縁膜２４を形成する（図５（ｂ））。上面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、上面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図５（ｃ））。
次に、アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の上面Ｓ１上に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図６（ａ））。さらに、上面Ｓ１上に樹脂や無機絶縁膜からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。このとき、支持膜３２としては、樹脂であれば、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができ、無機絶縁膜であれば、例えばＣＶＤやＳＯＧ（Spin On Glass）等により形成可能なＳｉＯ2等を用いることができる。また、支持膜３２の貫通孔３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図６（ｂ））。また、貫通孔３１ａ及び貫通孔３２ａを充填するように、上面Ｓ１上にＣｕからなる導電性部材３３を堆積させる。これは、例えば、貫通孔３１ａ及び貫通孔３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる。なお、アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図６（ｃ））。
次に、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図７（ａ））。また、凹部１２の外縁部１４を接合部としてＮ型半導体基板の裏面Ｓ２上に窓板１３を貼り合わせる（窓板接合工程）。この貼り合わせは、窓板１３における外縁部１４に対応する位置に樹脂層１５を印刷等により予め形成しておき、この樹脂層１５を介して行う。これにより、Ｎ型半導体基板１０の裏面Ｓ２が封止される。なお、樹脂層１５には、Ｂステージ樹脂又は熱可塑性樹脂を用いることが好ましい。また、樹脂が液相の状態で窓板１３と外縁部１４との接合を行う場合には、粘性の高い樹脂を用いることが好ましい。さらに、窓板１３と外縁部１４との接合は、乾燥Ｎ2雰囲気中で行うことが好ましい（図７（ｂ））。また、上面Ｓ１上の充填電極３３ａ，３３ｂ上に、それぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。さらに、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図７（ｃ））。
最後に、個片化された裏面入射型ホトダイオード１を得るために、ダイシングを行う（ダイシング工程）。図８（ａ）に一点鎖線Ｌ１で示すように、Ｎ型半導体基板１０の裏面Ｓ２における各外縁部１４の中央で切断する。ダイシングは、Ｎ型半導体基板１０の上面Ｓ１側から裏面Ｓ２側へと向かって行われる。具体的には、図８（ａ）に示すウエハは、支持膜３２、パッシベーション膜３１、絶縁膜２３、Ｎ型半導体基板１０、絶縁膜２４、樹脂層１５、及び窓板１３の順にダイシングされる。これにより、図８（ａ）に示すウエハは個片化され、Ｐ+型不純物半導体領域１１と凹部１２とからなる対を１対有する裏面入射型ホトダイオード１を得る（図８（ｂ））。
図３〜図８に示す製造方法によれば、窓板接合工程（図７（ｂ）参照）において窓板１３をＮ型半導体基板１０の外縁部１４に接合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード１を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏面入射型ホトダイオード１が実現される。また、裏面入射型ホトダイオード１をセラミックパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード１全体の製造工程が簡略化されている。
また、窓板接合工程において、窓板１３と外縁部１４との接合を乾燥Ｎ2雰囲気中で行った場合には、凹部１２と窓板１３とで挟まれる領域がＮ2封止されることになるため、特に信頼性の高い封止が可能となる。
図９は、図８（ａ）に示すダイシング工程の変形例を説明するための図である。図８（ａ）のダイシング工程においては、ダイシングを複数の段階に分けて行ってもよい。例えば、第１段階として、支持膜３２から窓板１３の一部までのダイシングを行う。第１段階が終了した直後におけるウエハの状態を図９に示している。ダイシングされた部分に切込みＣが形成されている。そして、窓板１３の残りの部分のダイシングは第２段階として行う。第２段階のダイシングにおいては、第１段階よりも幅の薄いブレードを用いた場合を示している。
このように、ダイシングを複数の段階に分けて行うことにより、Ｎ型半導体基板１０と窓板１３とを別々の段階に分けてダイシングすることができる。これにより、硬度が相異なるＮ型半導体基板１０及び窓板１３のそれぞれに適したブレードを用いてダイシングを行うことが可能となる。つまり、Ｎ型半導体基板１０と窓板１３とを、それぞれの硬度に適した相異なる材質のブレードでダイシングすることが可能となる。このため、ダイシングの際に、Ｎ型半導体基板１０と窓板１３との界面においてチッピング（クラック）が発生するのを防ぐことができる。なお、Ｎ型半導体基板１０と窓板１３とを別々の段階に分けてダイシングするという観点からは、第１段階のダイシングを終了する位置（換言すれば第２段階のダイシングを開始する位置）は、Ｎ型半導体基板１０及び窓板１３の界面近傍であることが好ましい。
図１０〜図１１に、図９で説明したダイシング工程により得られる裏面入射型ホトダイオードの構造例を示す。第１段階と第２段階とで相異なる厚さのブレードを用いてダイシングを行ったことに起因して、図１０（ａ）に示すように、窓板１３の側面には、第１段階のダイシングを終了した位置に対応して、Ｎ型半導体基板１０との界面近傍における所定位置に段差部ＳＴが形成されている。また、第１段階のダイシングをＮ型半導体基板１０の途中で終了した場合には、図１０（ｂ）に示すように、Ｎ型半導体基板１０の側面における窓板１３との界面近傍に段差部ＳＴが形成される。図１０（ａ）及び図１０（ｂ）においては、この段差部ＳＴを境にして、窓板１３側がＮ型半導体基板１０側に対して高くなっている。
なお、ダイシングは、Ｎ型半導体基板１０の裏面Ｓ２側から上面Ｓ１側へと向かって行ってもよい。窓板１３からＮ型半導体基板１０の一部までのダイシングを第１段階として行い、Ｎ型半導体基板１０の残りの部分から支持膜３２までのダイシングを第２段階として行った場合、図１１（ａ）に示すように、Ｎ型半導体基板１０の側面に段差部ＳＴが形成される。一方、第１段階のダイシングを窓板１３の途中で終了した場合には、図１１（ｂ）に示すように、窓板１３の側面に段差部ＳＴが形成される。図１１（ａ）及び図１１（ｂ）においては、段差部ＳＴを境にして、Ｎ型半導体基板１０側が窓板１３側に対して高くなっている。
図１２は、図１の裏面入射型ホトダイオード１の第１変形例を示す断面図である。裏面入射型ホトダイオード１ａは、Ｎ+型高濃度不純物半導体層２１の形状が図１の裏面入射型ホトダイオード１と相違している。裏面入射型ホトダイオード１ａのその他の構成については、裏面入射型ホトダイオード１と同様である。すなわち、図１の裏面入射型ホトダイオード１においてＮ+型高濃度不純物半導体層２１が、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に略一様の厚さで形成されているのに対し、裏面入射型ホトダイオード１ａにおいてＮ+型高濃度不純物半導体層２１は、外縁部１４の裏面Ｓ２側における表層に設けられた部分が他の部分よりも厚く形成されている。
裏面入射型ホトダイオード１ａにおいても、凹部１２の底面Ｓ３部分に設けられたＮ+型高濃度不純物半導体層２１は、アキュームレーション層として機能することができる。また、外縁部１４の裏面Ｓ２側における表層に設けられたＮ+型高濃度不純物半導体層２１は、外縁部１４に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを抑制することができる。
図１３は、図１の裏面入射型ホトダイオード１の第２変形例を示す断面図である。裏面入射型ホトダイオード１ｂは、Ｎ+型高濃度不純物半導体層２１の形状が図１の裏面入射型ホトダイオード１と相違している。裏面入射型ホトダイオード１ａのその他の構成については、裏面入射型ホトダイオード１と同様である。すなわち、図１の裏面入射型ホトダイオード１においてＮ+型高濃度不純物半導体層２１が、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されているのに対し、裏面入射型ホトダイオード１ｂにおいてＮ+型高濃度不純物半導体層２１は、Ｎ型半導体基板１０の裏面Ｓ２側における表層のうち凹部１２の部分にのみ形成されている。この裏面入射型ホトダイオード１ｂにおいても、凹部１２の底面Ｓ３部分に設けられたＮ+型高濃度不純物半導体層２１がアキュームレーション層として機能する。
図１４は、図１の裏面入射型ホトダイオード１の第３変形例を示す斜視図である。裏面入射型ホトダイオード１ｃは、窓板１３に切り欠き部１３ａが形成されている点で、図１の裏面入射型ホトダイオード１と相違する。裏面入射型ホトダイオード１ｃのその余の構成については、裏面入射型ホトダイオード１と同様である。図１４からわかるように、窓板１３は厚さ方向に垂直な面での断面が四角形であり、その四角形の４角にそれぞれ切り欠き部１３ａが形成されている。切り欠き部１３ａの形状は、上記断面において、四角形の角を中心とする中心角９０°の扇形である。なお、なお、切り欠き部１３ａは、上記断面における形状が扇形のものに限らず、角状のものであってもよい。
このように、裏面入射型ホトダイオード１ｃにおいては、窓板１３の角、すなわちダイシング時に２本のダイシングラインが交わる位置に切り欠き部１３ａが形成されているため、ダイシング時におけるチッピングの発生が抑制されている。
図１５を用いて、窓板１３とダイシングラインとの位置関係について説明する。図１５は、図１の裏面入射型ホトダイオード１について、ダイシング前のウエハ（例えば、図８（ａ）に示す状態のウエハ）を窓板１３側から見たときの様子を示す平面図である。この平面図においては、凹部１２が形成されている部分を破線Ｌ２で示している。凹部１２は、ダイシング前のウエハにおいて格子状に等間隔で配列されていることがわかる。また、ダイシング時のダイシングラインを一点鎖線Ｌ３で示している。ダイシングラインは図中の上下方向及び左右方向にそれぞれ設定されており、互いに隣り合う凹部１２間の真中をダイシングラインが通っている。ダイシングラインで囲まれている各々の領域が、ダイシング後の裏面入射型ホトダイオード１に対応する。図１５からわかるように、ダイシング後の裏面入射型ホトダイオード１における窓板１３の角は、２本のダイシングラインが交わる位置Ｐに当たる。Ｎ型半導体基板１０における位置Ｐに対応する位置、すなわち裏面Ｓ２の４角は、ダイシング時に応力を集中的に受けるため、チッピングが生じる可能性がある。
これに対して、図１４の裏面入射型ホトダイオード１ｃにおいては、窓板１３の角に切り欠き部１３ａを形成することにより、ダイシングラインが交わる位置Ｐにおける窓板１３のダイシングを避けている。これにより、Ｎ型半導体基板１０の裏面Ｓ２の４角にかかる応力が緩和されるため、裏面入射型ホトダイオード１ｃにおいては、ダイシング時のチッピングの発生が抑制されている。
図１６は、図１４の裏面入射型ホトダイオード１ｃについて、ダイシング前のウエハを窓板１３側から見たときの様子を示す平面図である。この平面図に示すように、ダイシングラインが交わる位置Ｐには、円柱状の孔部１３ｂが形成されている。この孔部１３ｂは、窓板１３に形成されているもので、窓板１３を貫通している。切り欠き部１３ａは、この孔部１３ｂに由来している。すなわち、孔部１３ｂは、ダイシングにより４等分されて、裏面入射型ホトダイオード１ｃにおける切り欠き部１３ａとなる。なお、裏面入射型ホトダイオード１ｃの製造工程においては、所定位置に予め孔部１３ｂが形成された窓板１３を、ダイシングラインが交わる位置Ｐと孔部１３ｂとが一致するようにＮ型半導体基板１０の裏面Ｓ２に貼り合わせればよい。なお、孔部１３ｂは円柱状のものに限らず、角柱状のもの等であってもよい。
図１７は、本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。裏面入射型ホトダイオード２は、Ｎ型半導体基板２０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。
Ｎ型半導体基板２０の上面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板２０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、凹部１２の外縁部１４には、樹脂層１５を介して窓板１３が接合されている。
また、裏面入射型ホトダイオード２は、Ｎ+型高濃度不純物半導体領域２８、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体領域２８は、Ｎ型半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。また、Ｎ+型高濃度不純物半導体領域２８は、Ｎ型半導体基板２０の裏面Ｓ２全体にも達している。したがって、Ｎ型半導体基板２０のうち、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２８の何れも形成されていない部分２０ａが、Ｎ型半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。
図１８（ａ）〜図１８（ｃ）を参照しつつ、Ｎ+型高濃度不純物半導体領域２８を形成する方法の一例を示す。まず、Ｎ型半導体基板２０を準備する。Ｎ型半導体基板２０においては、Ｎ+型高濃度不純物半導体層４１が、上面Ｓ１側の一部分を残して裏面Ｓ２から拡がっている。残された上面Ｓ１側の一部分が、Ｎ+型高濃度不純物半導体層４１よりも不純物濃度が低いＮ型不純物半導体層４２である（図１８（ａ））。次に、上面Ｓ１側からＮ型不純物を高濃度に拡散させることにより、Ｎ+型高濃度不純物半導体領域４３を形成する（図１８（ｂ））。そして、Ｎ型不純物を更に深く拡散させることにより、このＮ+型高濃度不純物半導体領域４３がＮ+型高濃度不純物半導体層４１まで達するようにする（図１８（ｃ））。以上より、Ｎ+型高濃度不純物半導体層４１とＮ+型高濃度不純物半導体領域４３とからなるＮ+型高濃度不純物半導体領域２８が形成される。なお、図１８（ｃ）には、Ｐ+型不純物半導体領域１１及び凹部１２が形成される領域をそれぞれ破線Ｌ４，Ｌ５によって示している。この方法によれば、Ｎ+型高濃度不純物半導体領域２８の製造工程が簡略化され、ひいては裏面入射型ホトダイオード２全体の製造工程が簡略化される。
図１７に戻って、Ｎ型半導体基板２０の上面Ｓ１及び裏面Ｓ２には、それぞれ絶縁膜２３及び絶縁膜２４が形成されている。また、絶縁膜２３には、開口２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２８の部分に設けられている。
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２８とそれぞれ直接に接続されている。
さらに、裏面入射型ホトダイオード２は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板２０の上面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
裏面入射型ホトダイオード２の効果について説明する。裏面入射型ホトダイオード２においては、窓板１３がＮ型半導体基板２０の外縁部１４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード２を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオード２が実現されている。
さらに、裏面入射型ホトダイオード２においては、窓板１３の表面が被検出光の入射面となる。窓板１３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオード２が実現されている。
また、裏面入射型ホトダイオード２においては、Ｎ+型高濃度不純物半導体領域２８がＮ型半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。これにより、Ｎ型半導体基板２０の側面Ｓ４付近で発生した暗電流やノイズをＮ+型高濃度不純物半導体領域２８により抑制することができる。側面Ｓ４は、ダイシングラインに当たるため、ダイシング時に結晶欠陥が生じている可能性があるが、かかる結晶欠陥に起因して発生する暗電流やノイズもＮ+型高濃度不純物半導体領域２８によって抑制される。このため、裏面入射型ホトダイオード２によれば、より高いＳＮ比で検出信号を得ることができる。
また、Ｎ型半導体基板２０の一部分２０ａが、Ｎ型半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。これにより、囲まれた部分２０ａをＩ層とするＰＩＮ構造が実現されている。このため、裏面入射型ホトダイオード２は、このようなＰＩＮ構造により、空乏層を厚くして光の吸収する長さを増やすことによる感度増加と、空乏層が厚いことによる電気二重層の間隔が大きくなることにより容量が低下して高速応答が可能となる。
図１９は、本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。裏面入射型ホトダイオードアレイ３は、縦横にそれぞれ８列、全部で６４個の裏面入射型ホトダイオードが格子状に配列されて成っている。これらのホトダイオードの配列ピッチは、例えば１ｍｍとされる。図１９は、裏面入射型ホトダイオードアレイ３を裏面側から見たときの様子を示している。各ホトダイオードにおいては、図１の裏面入射型ホトダイオード１と同様に、裏面が窓板で覆われている。なお、図１９には、凹部が形成されている部分を破線Ｌ６で示している。
図２０は、図１９に示す裏面入射型ホトダイオードアレイ３のXX−XX線に沿った断面図である。この断面図においては、図１９に示す６４個のホトダイオードのうち２個のホトダイオードＰ１，Ｐ２が示されている。図２０に示すように、裏面入射型ホトダイオードアレイ３は、Ｎ型半導体基板５０、Ｐ+型不純物半導体領域５１、凹部５２、及び窓板５３を備えている。
Ｎ型半導体基板５０の上面Ｓ１側における表層には、Ｐ+型不純物半導体領域５１が複数形成されている。これらのＰ+型不純物半導体領域５１は、ホトダイオードＰ１，Ｐ２に対してそれぞれ設けられている。各Ｐ+型不純物半導体領域５１の面積は、例えば０．７５×０．７５ｍｍ2である。Ｎ型半導体基板５０の裏面Ｓ２におけるＰ+型不純物半導体領域５１に対向する領域には、凹部５２が形成されている。ここでは、Ｐ+型不純物半導体領域５１が複数設けられていることに伴い、凹部５２も複数形成されている。Ｐ+型不純物半導体領域５１及び凹部５２は、各ホトダイオードＰ１，Ｐ２に一対ずつ設けられている。また、凹部５２の外縁部５４には、樹脂層５５を介して窓板５３が接合されている。
また、裏面入射型ホトダイオードアレイ３は、Ｎ+型高濃度不純物半導体層６１、Ｎ+型高濃度不純物半導体領域６２、絶縁膜６３，６４、アノード電極６５、及びカソード電極６６を備えている。Ｎ+型高濃度不純物半導体層６１は、Ｎ型半導体基板５０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域６２は、Ｎ型半導体基板５０の上面Ｓ１側における表層に形成されている。このＮ+型高濃度不純物半導体領域６２は、各ホトダイオードを構成するＰ+型不純物半導体領域５１を取り囲むように設けることが望ましい。
Ｎ型半導体基板５０の上面Ｓ１及び裏面Ｓ２上には、それぞれ絶縁膜６３及び絶縁膜６４が形成されている。絶縁膜６３には、開口６３ａ，６３ｂが形成されており、一方の開口６３ａはＰ+型不純物半導体領域５１の部分に、他方の開口６３ｂはＮ+型高濃度不純物半導体領域６２の部分に設けられている。
絶縁膜６３上の開口６３ａ，６３ｂを含む領域には、それぞれアノード電極６５及びカソード電極６６が形成されている。アノード電極６５及びカソード電極６６は、各ホトダイオードＰ１，Ｐ２に１組ずつ設けられている。また、これらの電極６５，６６は、それぞれ開口６３ａ，６３ｂを充填するように設けられている。これにより、開口６３ａを通してアノード電極６５がＰ+型不純物半導体領域５１と、開口６３ｂを通してカソード電極６６がＮ+型高濃度不純物半導体領域６２とそれぞれ直接に接続されている。
さらに、裏面入射型ホトダイオードアレイ３は、パッシベーション膜７１、支持膜７２、充填電極７３ａ，７３ｂ、ＵＢＭ７４ａ，７４ｂ、及びバンプ７５ａ，７５ｂを備えている。パッシベーション膜７１は、Ｎ型半導体基板５０の上面Ｓ１上において、絶縁膜６３、アノード電極６５及びカソード電極６６を覆うように設けられている。パッシベーション膜７１上には、支持膜７２が形成されている。また、充填電極７３ａ，７３ｂは、パッシベーション膜７１及び支持膜７２を貫通して、それぞれアノード電極６５及びカソード電極６６から支持膜７２表面まで延びている。充填電極７３ａ，７３ｂの支持膜７２表面に露出する部分には、ＵＢＭ７４ａ，７４ｂが形成されている。ＵＢＭ７４ａ，７４ｂの充填電極７３ａ，７３ｂと反対側の面上には、バンプ７５ａ，７５ｂが形成されている。
裏面入射型ホトダイオードアレイ３の効果について説明する。裏面入射型ホトダイオードアレイ３においては、窓板５３がＮ型半導体基板５０の外縁部５４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、アレイ周辺部に余分な部分のないアレイサイズぴったりの裏面入射型ホトダイオードアレイ３を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオードアレイ３が実現されている。
さらに、裏面入射型ホトダイオードアレイ３においては、窓板５３の表面が被検出光の入射面となる。窓板５３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオードアレイ３が実現されている。
また、Ｎ型半導体基板５０の上面Ｓ１側の表層における複数の領域にＰ+型不純物半導体領域５１が形成されるとともに、裏面Ｓ２におけるそれぞれのＰ+型不純物半導体領域５１に対向する領域に凹部５２が形成されることにより、複数のホトダイオードが構成されている。このため、裏面入射型ホトダイオードアレイ３は、各ホトダイオードが１画素に対応するイメージセンサ等に好適に用いることができる。
図２１は、図２０の裏面入射型ホトダイオードアレイ３の変形例を示す断面図である。裏面入射型ホトダイオードアレイ３ａは、外縁部５４の一部にのみ樹脂層５５が設けられている点で、図２０の裏面入射型ホトダイオードアレイ３と相違する。裏面入射型ホトダイオードアレイ３ａのその他の構成については、裏面入射型ホトダイオードアレイ３と同様である。すなわち、図２１の断面図においては、両端の外縁部５４と窓板５３との間にのみ樹脂層５５が設けられており、中央の外縁部５４と窓板５３との間には樹脂層５５が設けられていない。これは、図１９の平面図において、破線Ｌ６で示す６４個の凹部を、互いに最近接する４個（縦横２個ずつ）の凹部からなる組に分けて考え、各組の周囲の外縁部５４と窓板５３との間にのみ樹脂層５５を設けたものである。このように、外縁部５４の一部にのみ樹脂層５５を設けることにより、窓板５３と外縁部５４とを接合する工程を簡略化することができ、ひいては裏面入射型ホトダイオードアレイ３全体の製造工程を簡略化することができる。
図２２は、本発明による裏面入射型光検出素子の第４実施形態を示す断面図である。裏面入射型ホトダイオード４は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。Ｎ型半導体基板１０の上面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板２０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、凹部１２の外縁部１４には、窓板１３が接合されている。本実施形態において、窓板１３は光透過性部材からなるとともに、窓板１３と外縁部１４との接合は陽極接合により行われている。窓板１３の光透過性部材としては、パイレックス（登録商標）ガラス又はコバールガラス等、アルカリ金属を含むガラスを用いることが好ましい。例えば、コーニング社の＃７７４０等のアルカリ金属を含む硼硅酸ガラスは、窓板１３の材料として好適である。このコーニング社の＃７７４０は、熱膨張係数が３．４×１０-6／℃であり、シリコンの熱膨張係数（３×１０-6／℃）と略一致している。また、窓板１３の厚さは、０．５ｍｍ以上１ｍｍ以下であることが好適である。
また、裏面入射型ホトダイオード４は、Ｎ+型高濃度不純物半導体層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の上面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の上面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３には、開口２３ａ，２３ｂが形成されている。本実施形態において、絶縁膜２４は、凹部１２上にのみ形成されており、窓板１３との接合部となる外縁部１４上には形成されていない。
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２８とそれぞれ直接に接続されている。
さらに、裏面入射型ホトダイオード４は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板２０の上面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
裏面入射型ホトダイオード４の効果について説明する。裏面入射型ホトダイオード４においては、窓板１３がＮ型半導体基板１０の外縁部１４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード４を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオード４が実現されている。
さらに、裏面入射型ホトダイオード４においては、窓板１３の表面が被検出光の入射面となる。窓板１３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオード４が実現されている。
さらに、ガラスからなる窓板１３と外縁部１４との接合を陽極接合によって行っている。これにより、窓板１３と外縁部１４との界面において、両者を強固に接合することができる。また、陽極接合によれば、Ｎ型半導体基板１０の裏面Ｓ２を気密封止（ハーメチックシール）することができるので、裏面入射型ホトダイオード４の信頼性が一層向上する。さらに、乾燥窒素等の乾燥不活性ガス中あるいは真空雰囲気中で陽極接合することで、信頼性が一層向上する。
また、裏面入射型ホトダイオード４は、窓板１３と外縁部１４との接合が陽極接合によって行われているため、被検出光がＵＶ光の場合にも好適に用いることができる。すなわち、窓板１３と外縁部１４との接合に樹脂を用いて行った場合、ＵＶ光の照射により樹脂からガスが発生する（脱ガス反応）可能性がある。その場合、ガスが窓板１３や凹部１２に付着して固化することにより、被検出光の入射が妨げられ、裏面入射型ホトダイオード４の感度劣化につながるおそれがある。これに対して、裏面入射型ホトダイオード４においては、陽極接合により窓板１３と外縁部１４とが接合されているため、被検出光がＵＶ光の場合であっても、脱ガス反応による感度劣化のおそれがない。
また、窓板１３の光透過性部材として、パイレックスガラス又はコバールガラス等のアルカリ金属を含むガラスを用いた場合、窓板１３と外縁部１４との接合強度が一層向上する。
図２３〜図２６を参照しつつ、図２２に示す裏面入射型ホトダイオード４の製造方法の一例を説明する。Ｎ型半導体基板１０を準備し、このＮ型半導体基板１０にＮ+型高濃度不純物半導体領域２２、Ｐ+型不純物半導体領域１１及び凹部１２を形成するとともに、上面Ｓ１及び裏面Ｓ２上にそれぞれ絶縁膜２３，２４を形成する。ここまでの工程は、図３〜図４並びに図５（ａ）及び図５（ｂ）に示す製造方法と同様である（図２３（ａ））。本製造方法においては、さらに、外縁部１４上の絶縁膜２４をエッチングにより除去する（図２３（ｂ））。次に、外縁部１４にガラスからなる窓板１３を当接させた状態で、窓板１３と外縁部１４とを陽極接合により接合させる（窓板接合工程）。陽極接合における処理条件は、例えば、大気雰囲気、Ｎ2雰囲気、又は真空雰囲気で、温度１５０〜５００℃、電圧２００〜１０００Ｖ程度である（図２３（ｃ））。
次に、絶縁膜２３にコンタクトホールを形成して、上面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図２４（ａ））。アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の上面Ｓ１上に、パッシベーション膜３１をプラズマＣＶＤ法等により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図２４（ｂ））。さらに、上面Ｓ１上に支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。（図２４（ｃ））。
次に、貫通孔３１ａ及び貫通孔３２ａを充填するように、上面Ｓ１上に導電性部材３３を堆積させる。アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図２５（ａ））。さらに、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図２５（ｂ））。なお、図示しないが、充填する代わりに、貫通孔３１ａ及び貫通孔３２ａの側壁を覆うように薄膜電極（膜厚は、例えば０．５〜１０μｍ程度、好ましくは１μｍ程度）を形成してもよい。その場合には、研磨工程を省略することができる。また、上面Ｓ１上の充填電極３３ａ，３３ｂ上に、それぞれＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。さらに、ＵＢＭ３４ａ，３４ｂ上に、バンプ３５ａ，３５ｂを印刷又はボール搭載法、転写法等により形成する（図２５（ｃ））。
最後に、個片化された裏面入射型ホトダイオード４を得るために、図２６（ａ）に一点鎖線Ｌ１で示す線に沿ってダイシングを行う（ダイシング工程）。これにより、図２６（ａ）に示すウエハは個片化され、裏面入射型ホトダイオード４を得る（図２６（ｂ））。
図２３〜図２６に示す製造方法によれば、窓板接合工程（図２３（ｃ）参照）において窓板１３をＮ型半導体基板１０の外縁部１４に接合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード４を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏面入射型ホトダイオード４が実現される。また、裏面入射型ホトダイオード４をセラミックパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード４全体の製造工程が簡略化されている。
さらに、窓板１３と外縁部１４との接合を陽極接合によって行っている。これにより、窓板１３と外縁部１４との界面において、両者を強固に接合することができる。また、陽極接合によれば、Ｎ型半導体基板２０の裏面Ｓ２を気密封止することができるので、裏面入射型ホトダイオード４の信頼性が一層向上する。
また、図２３（ｂ）に示す工程において、外縁部１４上の絶縁膜２４を除去していることにより、陽極接合による窓板１３と外縁部１４との接合強度が向上している。なお、外縁部１４上の絶縁膜２４を除去することは必須ではなく、外縁部１４上に絶縁膜２４が形成されていても、窓板１３と外縁部１４とを陽極接合により接合することができる。ただし、この場合には、外縁部１４上の絶縁膜２４の厚さは、薄い（例えば０．１μｍ以下）ことが望ましい。
また、窓板接合工程において、陽極接合を乾燥Ｎ2雰囲気等の乾燥不活性ガス又は真空雰囲気で行った場合、凹部１２と窓板１３とで挟まれる領域がＮ2封じ又は真空封じされることになる。したがって、この場合には、裏面入射型ホトダイオード４の信頼性がより一層向上する。
図２７は、本発明による裏面入射型光検出素子の第５実施形態を示す断面図である。裏面入射型ホトダイオード５は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。Ｎ型半導体基板１０の上面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、凹部１２の外縁部１４には、窓板１３が接合されている。本実施形態において、窓板１３は石英からなるとともに、窓板１３と外縁部１４との接合は陽極接合により行われている。また、窓板１３と外縁部１４とは、両者の間に設けられたパイレックスガラス１６を介して接合されている。パイレックスガラス１６は、アルカリ金属を含むがラスであり、窓板１３上に形成されている。具体的には、パイレックスガラス１６は、窓板１３における外縁部１４に対応する位置に予め形成されたものである。パイレックスガラス１６の厚さは、例えば０．１〜１０μｍ程度である。なお、窓板１３と外縁部１４との間のガラスは、パイレックスガラスに限らず、アルカリ金属を含むガラスであってもよい。
また、裏面入射型ホトダイオード５は、Ｎ+型高濃度不純物半導体層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の上面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の上面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３には、開口２３ａ，２３ｂが形成されている。絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。
さらに、裏面入射型ホトダイオード５は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板１０の上面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
裏面入射型ホトダイオード５の効果について説明する。裏面入射型ホトダイオード５においては、窓板１３がＮ型半導体基板２０の外縁部１４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード５を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオード５が実現されている。
さらに、裏面入射型ホトダイオード５においては、窓板１３の表面が被検出光の入射面となる。窓板１３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオード５が実現されている。
また、窓板１３のガラスとして石英を用いている。石英は、可視光に対する透過率がコバールガラス或いはパイレックス等に比しても特に高いため、裏面入射型ホトダイオード５の感度向上に非常に貢献している。さらに、石英は、ＵＶ光に対しても非常に高い透過率をもつため、裏面入射型ホトダイオード５は、被検出光がＵＶ光の場合にも高感度な光検出が可能である。
また、窓板１３と外縁部１４との間にアルカリ金属を含むガラスが設けられていることは、アルカリ金属を含まない石英からなる窓板１３と外縁部１４との間における良好な陽極接合を可能にしている。また、陽極接合によれば、Ｎ型半導体基板１０の裏面Ｓ２を気密封止（ハーメチックシール）することができるので、裏面入射型ホトダイオード５の信頼性が一層向上する。さらに、乾燥窒素等の乾燥不活性ガス中あるいは真空雰囲気中で陽極接合することで、信頼性が一層向上する。
図２８〜図３１を参照しつつ、図２７に示す裏面入射型ホトダイオード５の製造方法の一例を説明する。Ｎ型半導体基板１０を準備し、このＮ型半導体基板１０にＮ+型高濃度不純物半導体領域２２、Ｐ+型不純物半導体領域１１及び凹部１２を形成するとともに、上面Ｓ１及び裏面Ｓ２上にそれぞれ絶縁膜２３，２４を形成する。ここまでの工程は、図３〜図４並びに図５（ａ）及び図５（ｂ）に示す製造方法と同様である（図２８（ａ））。
次に、外縁部１４に石英からなる窓板１３を当接させた状態で、窓板１３と外縁部１４とを陽極接合により接合させる（窓板接合工程）。この接合は、窓板１３における外縁部１４に対応する位置にパイレックスガラス１６を蒸着又はスパッタ等により予め形成しておくことにより、このパイレックスガラス１６を介して行う。パイレックスガラス１６を窓板１３における外縁部１４に対応する位置にのみ形成するには、例えば、窓板１３の一面全体にパイレックスガラス１６を形成した後、パターニングすることにより窓板１３における外縁部１４に対応する位置に形成されたパイレックスガラス１６のみ残せばよい（図２８（ｂ））。なお、窓板１３と外縁部１４を接続するパイレックスガラス１６は、蒸着やスパッタ膜の他に予め外縁部１４に対応する形状に加工された板状のものを用意し、窓板１３と外縁部１４の間に介在させてもよい。また、上面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図２８（ｃ））。
次に、アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の上面Ｓ１上に、パッシベーション膜３１をプラズマＣＶＤ法等により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図２９（ａ））。さらに、上面Ｓ１上に支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。（図２９（ｂ））。また、貫通孔３１ａ及び貫通孔３２ａを充填するように、上面Ｓ１上に導電性部材３３を堆積させる。アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図２９（ｃ））。
次に、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図３０（ａ））。なお、図示しないが、充填する代わりに、貫通孔３１ａ及び貫通孔３２ａの側壁を覆うように薄膜電極（膜厚は、例えば０．５〜１０μｍ程度、好ましくは１μｍ程度）を形成してもよい。その場合には、研磨工程を省略することができる。また、上面Ｓ１上の充填電極３３ａ，３３ｂ上に、それぞれＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。さらに、ＵＢＭ３４ａ，３４ｂ上に、バンプ３５ａ，３５ｂを印刷又はボール搭載法により形成する（図３０（ｂ））。
最後に、個片化された裏面入射型ホトダイオード５を得るために、図３１（ａ）に一点鎖線Ｌ１で示す線に沿ってダイシングを行う（ダイシング工程）。これにより、図３１（ａ）に示すウエハは個片化され、裏面入射型ホトダイオード５を得る（図３１（ｂ））。
図２８〜図３１に示す製造方法によれば、窓板接合工程（図２８（ｂ）参照）において窓板１３をＮ型半導体基板１０の外縁部１４に接合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード５を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏面入射型ホトダイオード５が実現される。また、裏面入射型ホトダイオード５をセラミックパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード５全体の製造工程が簡略化されている。
また、窓板１３のガラスとして石英を用いている。石英は、可視光に対する透過率がコバールガラス或いはパイレックスに比しても特に高いため、裏面入射型ホトダイオード５の感度向上に非常に貢献している。さらに、石英はＵＶ光の波長に対しても非常に高い透過率をもつため、本製造方法によれば、被検出光がＵＶ光の場合にも高感度な光検出が可能な裏面入射型ホトダイオード５を得ることができる。
また、窓板１３と外縁部１４との接合にアルカリ金属を含むガラスを介して行っていることは、アルカリ金属を含まないような石英からなる窓板１３と外縁部１４との間における良好な陽極接合を可能にしている。また、窓板１３と外縁部１４との接合にアルカリ金属を含むガラスの代わりに金属層を設けることで同様の効果が得られる場合がある。
図３２は、本発明による裏面入射型光検出素子の第６実施形態を示す断面図である。裏面入射型ホトダイオード６は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。Ｎ型半導体基板１０の上面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、凹部１２の外縁部１４には、窓板１３が接合されている。本実施形態において、窓板１３と外縁部１４との接合は、金属層１７ａ，１７ｂ及び仲介金属層１８を介して行われている。すなわち、窓板１３と外縁部１４との間には、金属層１７ａ、仲介金属層１８、及び金属層１７ｂが、外縁部１４側から順に設けられている。金属層１７ａ，１７ｂの金属としては、例えばＡｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｔｉ、Ｐｔ、Ｗ、Ｉｎ、若しくはＳｎ等、又はこれらの金属の積層膜或いは合金を用いることができる。また、仲介金属層１８の金属としては、例えばＳｎ、ＳｎＰｂ、ＳｎＡｇ、ＡｕＳｎ、Ａｌ、Ｉｎ等からなる金属半田を用いることができる。
また、裏面入射型ホトダイオード６は、Ｎ+型高濃度不純物半導体層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の上面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の上面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３には、開口２３ａ，２３ｂが形成されている。絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。
さらに、裏面入射型ホトダイオード５は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板１０の上面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
裏面入射型ホトダイオード６の効果について説明する。裏面入射型ホトダイオード６においては、窓板１３がＮ型半導体基板２０の外縁部１４に接合されている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード６を得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオード６が実現されている。
さらに、裏面入射型ホトダイオード６においては、窓板１３の表面が被検出光の入射面となる。窓板１３は樹脂に比して表面の平坦化が容易であるので、入射面における被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホトダイオード６が実現されている。
さらに、窓板１３と外縁部１４との間に金属層１７ａ，１７ｂ及び仲介金属層１８が設けられている。これにより、窓板１３と外縁部１４とは、金属接合により強固に接合される。また、金属接合によれば、Ｎ型半導体基板２０の裏面Ｓ２を気密封止（ハーメチックシール）することができるので、裏面入射型ホトダイオード６の信頼性が一層向上する。さらに、乾燥窒素等の乾燥不活性ガス中あるいは真空雰囲気中で陽極接合することで、信頼性がより一層向上する。なお、仲介金属層１８を設けることなく、金属層１７ａと金属層１７ｂとが直接接合されていてもよい。
また、裏面入射型ホトダイオード４は、窓板１３と外縁部１４との接合が金属接合によって行われているため、被検出光がＵＶ光の場合にも好適に用いることができる。
図３３〜図３６を参照しつつ、図３２に示す裏面入射型ホトダイオード６の製造方法の一例を説明する。Ｎ型半導体基板１０を準備し、このＮ型半導体基板１０にＮ+型高濃度不純物半導体領域２２、Ｐ+型不純物半導体領域１１及び凹部１２を形成するとともに、上面Ｓ１及び裏面Ｓ２上にそれぞれ絶縁膜２３，２４を形成する。ここまでの工程は、図３〜図４並びに図５（ａ）及び図５（ｂ）に示す製造方法と同様である。また、絶縁膜２３に電極のためのコンタクトホールを形成する（図３３（ａ））。次に、上面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する。さらに、外縁部１４上に金属層１７ａを形成する（図３３（ｂ））。また、アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の上面Ｓ１上に、パッシベーション膜３１をプラズマＣＶＤ法等により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に貫通孔３１ａを形成する（図３３（ｃ））。なお、パッシベーション膜３１を形成した後に金属層１７ａを形成することとしてもよい。
次に、上面Ｓ１上に支持膜３２を形成するとともに、パッシベーション膜３１の貫通孔３１ａに対応する部分に貫通孔３２ａを形成する。（図３４（ａ））。また、貫通孔３１ａ及び貫通孔３２ａを充填するように、上面Ｓ１上に導電性部材３３を堆積させる。アノード電極２５及びカソード電極２６上には、導電性部材３３との接合を良好にするための仲介金属（図示せず）が設けられている（図３４（ｂ））。さらに、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図３４（ｃ））。なお、図示しないが、充填する代わりに、貫通孔３１ａ及び貫通孔３２ａの側壁を覆うように薄膜電極（膜厚は、例えば０．５〜１０μｍ程度、好ましくは１μｍ程度）を形成してもよい。その場合には、研磨工程を省略することができる。
次に、金属層１７ａが形成された外縁部１４に窓板１３を当接させた状態で、窓板１３と外縁部１４とを接合させる（窓板接合工程）。この接合は、窓板１３における外縁部１４に対応する位置に金属層１７ｂを予め形成しておき、外縁部１４の金属層１７ａと窓板１３の金属層１７ｂとを仲介金属層１８を介して金属接合させることにより行う。なお、この金属接合は、乾燥Ｎ2雰囲気等の乾燥不活性ガス雰囲気または真空雰囲気で行うことが好ましい（図３５（ａ））。さらに、上面Ｓ１上の充填電極３３ａ，３３ｂ上に、それぞれＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。さらに、ＵＢＭ３４ａ，３４ｂ上に、バンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図３５（ｂ））。
最後に、個片化された裏面入射型ホトダイオード６を得るために、図３６（ａ）に一点鎖線Ｌ１で示す線に沿ってダイシングを行う（ダイシング工程）。これにより、図３６（ａ）に示すウエハは個片化され、裏面入射型ホトダイオード６を得る（図３６（ｂ））。
図３３〜図３６に示す製造方法によれば、窓板接合工程（図３５（ａ）参照）において窓板１３をＮ型半導体基板１０の外縁部１４に接合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード６を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏面入射型ホトダイオード６が実現される。また、裏面入射型ホトダイオード６をセラミックパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード６全体の製造工程が簡略化されている。
さらに、外縁部１４及び窓板１３にそれぞれ金属層１７ａ，１７ｂを形成し、これらの金属層１７ａ，１７ｂを介して窓板１３と外縁部１４との接合を行っている。これにより、窓板１３と外縁部１４とは、金属接合により強固に接合される。また、金属接合によれば、Ｎ型半導体基板２０の裏面Ｓ２を気密封止（ハーメチックシール）することができるので、裏面入射型ホトダイオード６の信頼性が一層向上する。
本発明による裏面入射型光検出素子は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図１の裏面入射型ホトダイオード１において、Ｎ型半導体基板１０の代わりにＰ型半導体基板を用いてもよい。この場合には、不純物半導体領域１１はＮ型、高濃度不純物半導体層２１及び高濃度不純物半導体領域２２はＰ型の導電型をもつようにする。
また、図６（ｃ）において、Ｃｕからなる導電性部材３３を堆積させる例を示したが、Ｃｕの代わりにＮｉを用い、貫通孔３１ａ及び貫通孔３２ａから露出するアノード電極２５及びカソード電極２６の表面に直接、Ｎｉの無電解メッキを施してもよい。この場合、図７（ａ）において説明した導電性部材３３表面を研磨する工程を省くことができる。
また、図７（ｃ）においては、充填電極３３ａ，３３ｂ上にＵＢＭ３４ａ，３４ｂ及びバンプ３５ａ，３５ｂを形成する例を示したが、充填電極３３ａ，３３ｂ自体をバンプとする方法もある。すなわち、貫通孔３２ａに充填電極３３ａ，３３ｂが充填された状態の支持膜３２（図７（ｂ）参照）表面を、Ｏ2等を用いてドライエッチングする。これにより、充填電極３３ａ，３３ｂの一部が支持膜３２表面から突出するので、この突出した部分をバンプとして用いればよい。この場合、ＵＢＭ３４ａ，３４ｂも形成する必要がない。あるいは、充填電極３３ａ，３３ｂを形成する導電性部材として、導電性樹脂を用いてもよい。これによれば、印刷等により貫通孔への電極充填作業を短時間で完了させることが可能となる。
また、図１４においては、窓板１３の４角にそれぞれ切り欠き部１３ａが形成されている構成を示したが、窓板１３の４角のうち少なくとも１つの角に切り欠き部１３ａが形成されていればよい。この場合も、切り欠き部１３ａが全く設けられていない場合に比してチッピングの発生確率を低減することができる。
また、図１８（ａ）においては、Ｎ+型高濃度不純物半導体領域とＮ+型高濃度不純物半導体領域よりも不純物濃度が低いＮ型不純物半導体領域とが貼り合わされた貼り合わせウエハをＮ型半導体基板２０として用いてもよい。この場合、Ｎ型半導体基板２０の上面Ｓ１側にＮ型不純物半導体層が、裏面Ｓ２側にＮ+型高濃度不純物半導体領域が設けられる。
また、図２３（ｃ）に示す窓板接合工程は、パッシベーション膜３１を形成する工程（図２４（ｂ）参照）の後に実行してもよい。或いは、この窓板接合工程は、導電性部材３３の表面を研磨する工程（図２５（ｂ）参照）の後に実行してもよい。この場合、Ｎ型半導体基板１０における薄型化された部分が支持膜３２によって保護された状態で陽極接合を行うことができるため、陽極接合時にＮ型半導体基板１０に物理的ダメージが及ぶのを防ぐことができる。
また、図２８（ｂ）に示す窓板接合工程においては、Ｎ型半導体基板１０の裏面Ｓ２全体に絶縁膜２４が形成された状態で陽極接合を行っているが、外縁部１４上の絶縁膜２４を除去することによりＮ型半導体基板１０の外縁部１４を露出させた状態で陽極接合を行ってもよい。この場合、窓板１３と外縁部１４との接合強度が一層向上する。
また、図２８（ｂ）に示す窓板接合工程は、パッシベーション膜３１を形成する工程（図２９（ａ）参照）の後に実行してもよい。或いは、この窓板接合工程は、導電性部材３３の表面を研磨する工程（図３０（ａ）参照）の後に実行してもよい。この場合、Ｎ型半導体基板１０における薄型化された部分が支持膜３２によって保護された状態で陽極接合を行うことができるため、陽極接合時にＮ型半導体基板１０に物理的ダメージが及ぶのを防ぐことができる。
また、図２８（ｂ）においては、窓板１３における外縁部１４に対応する位置にのみパイレックスガラス１６を形成したが、薄いパイレックスガラスは光透過性を阻害しないため窓板１３の一面全体にパイレックスガラス１６を形成してもよい。
また、図３５（ａ）に示す窓板接合工程は、外縁部１４上に金属層１７ａを形成する工程（図３３（ｂ）参照）の直後に実行してもよい。
本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。 図１の裏面入射型ホトダイオード１を示す斜視図である。 図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 図８（ａ）に示すダイシング工程の変形例を説明するための図である。 （ａ）及び（ｂ）は、図９で説明したダイシング工程により得られる裏面入射型ホトダイオードの構造例を示す断面図である。 （ａ）及び（ｂ）は、図９で説明したダイシング工程により得られる裏面入射型ホトダイオードの構造例を示す断面図である。 図１の裏面入射型ホトダイオード１の第１変形例を示す断面図である。 図１の裏面入射型ホトダイオード１の第２変形例を示す断面図である。 図１の裏面入射型ホトダイオード１の第３変形例を示す斜視図である。 図１の裏面入射型ホトダイオード１について、ダイシング前のウエハを窓板１３側から見たときの様子を示す平面図である。 図１４の裏面入射型ホトダイオード１ｃについて、ダイシング前のウエハを窓板１３側から見たときの様子を示す平面図である。 本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。 （ａ）〜（ｃ）は、図１７におけるＮ+型高濃度不純物半導体領域２８を形成する方法の一例を説明するための図である。 本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。 図１９に示す裏面入射型ホトダイオードアレイ３のXX−XX線に沿った断面図である。 図２０の裏面入射型ホトダイオードアレイ３の変形例を示す断面図である。 本発明による裏面入射型光検出素子の第４実施形態を示す断面図である。 （ａ）〜（ｃ）は、図２２の裏面入射型ホトダイオード４を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図２２の裏面入射型ホトダイオード４を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図２２の裏面入射型ホトダイオード４を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図２２の裏面入射型ホトダイオード４を製造する方法を示す工程図である。 本発明による裏面入射型光検出素子の第５実施形態を示す断面図である。 （ａ）〜（ｃ）は、図２７の裏面入射型ホトダイオード５を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図２７の裏面入射型ホトダイオード５を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図２７の裏面入射型ホトダイオード５を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図２７の裏面入射型ホトダイオード５を製造する方法を示す工程図である。 本発明による裏面入射型光検出素子の第６実施形態を示す断面図である。 （ａ）〜（ｃ）は、図３２の裏面入射型ホトダイオード６を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図３２の裏面入射型ホトダイオード６を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図３２の裏面入射型ホトダイオード６を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図３２の裏面入射型ホトダイオード６を製造する方法を示す工程図である。 従来の裏面入射型ホトダイオードを示す断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，２，４，５，６…裏面入射型ホトダイオード、３，３ａ…裏面入射型ホトダイオードアレイ、１０，２０，５０…Ｎ型半導体基板、１１，５１…Ｐ+型不純物半導体領域、１２，５２…凹部、１３，５３…窓板、１３ａ…切り欠き部、１３ｂ…孔部、１４，５４…外縁部、１５，５５…樹脂層、１６…パイレックスガラス、１７ａ，１７ｂ…金属層、１８…仲介金属層、２１，６１…Ｎ+型高濃度不純物半導体層、２２，２８，６２…Ｎ+型高濃度不純物半導体領域、２３，２４，６３，６４…絶縁膜、２５，６５…アノード電極、２６，６６…カソード電極、３１，７１…パッシベーション膜、３２，７２…支持膜、３３ａ，３３ｂ，７３ａ，７３ｂ…充填電極、３４ａ，３４ｂ，７４ａ，７４ｂ…ＵＢＭ、３５ａ，３５ｂ，７５ａ，７５ｂ…バンプ、Ｓ１…上面、Ｓ２…裏面、Ｓ３…凹部底面、Ｓ４…Ｎ型半導体基板２０の側面。


Claims (4)

  1. 第１導電型の半導体基板の第１面側における表層に、第２導電型の不純物半導体領域を形成する不純物半導体領域形成工程と、
    前記半導体基板の第２面における前記不純物半導体領域に対向する領域に、被検出光が入射する凹部を形成する凹部形成工程と、
    前記被検出光を透過させる窓板を、前記凹部を覆うように該凹部の外縁部に接合する窓板接合工程と、
    前記不純物半導体領域と該不純物半導体領域に対向する前記凹部とからなる複数の対が一対ずつに分割されるように、第１段階のダイシングと第２段階のダイシングとに分けてダイシングするダイシング工程と、
    を備え、
    前記第１段階のダイシングと前記第２段階のダイシングは、前記半導体基板の前記第１面から前記窓板の表面までを同一方向から行い、あるいは前記窓板の前記表面から前記半導体基板の前記第１面までを同一方向から行い、
    前記第１段階のダイシングの後に、前記第２段階のダイシングを行い、
    前記第２段階のダイシングで用いるブレードの幅は、前記第１段階のダイシングで用いるブレードの幅よりも薄いことを特徴とする裏面入射型光検出素子の製造方法。
  2. 前記窓板は光透過性部材からなり、
    前記窓板接合工程においては、前記窓板を、陽極接合により前記外縁部に接合することを特徴とする請求項１に記載の裏面入射型光検出素子の製造方法。
  3. 前記窓板接合工程においては、前記窓板を、金属層を介して前記外縁部に接合することを特徴とする請求項１に記載の裏面入射型光検出素子の製造方法。
  4. 前記不純物半導体領域形成工程においては、前記不純物半導体領域を複数形成し、
    前記凹部形成工程においては、複数の前記不純物半導体領域のそれぞれに対して前記凹部を形成し、
    前記窓板接合工程においては、前記窓板を、複数の前記凹部を覆うように前記外縁部に接合することを特徴とする請求項１〜３のいずれか一項に記載の裏面入射型光検出素子の製造方法。
JP2003282164A 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法 Expired - Fee Related JP4499386B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2003282164A JP4499386B2 (ja) 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法
US10/565,942 US7560790B2 (en) 2003-07-29 2004-07-23 Backside-illuminated photodetector
KR1020057020477A KR20060086258A (ko) 2003-07-29 2004-07-23 이면 입사형 광검출 소자 및 그 제조 방법
EP04770896A EP1653521A4 (en) 2003-07-29 2004-07-23 BACKLIGHT PHOTODETECTOR AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2004/010503 WO2005011005A1 (ja) 2003-07-29 2004-07-23 裏面入射型光検出素子及びその製造方法
CN2004800220862A CN1830095B (zh) 2003-07-29 2004-07-23 背面入射型光检测部件及其制造方法
EP09012804.2A EP2141749B8 (en) 2003-07-29 2004-07-23 Back-illuminated photodetector and method for manufacturing the same
TW093122534A TWI345304B (en) 2003-07-29 2004-07-28 Back incidence type light detection component and its manufacturing method
IL173375A IL173375A0 (en) 2003-07-29 2006-01-26 Back illuminated photodetector and method for manufacturing same
US12/453,232 US7964898B2 (en) 2003-07-29 2009-05-04 Back illuminated photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282164A JP4499386B2 (ja) 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005051080A JP2005051080A (ja) 2005-02-24
JP4499386B2 true JP4499386B2 (ja) 2010-07-07

Family

ID=34100998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282164A Expired - Fee Related JP4499386B2 (ja) 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法

Country Status (8)

Country Link
US (2) US7560790B2 (ja)
EP (2) EP2141749B8 (ja)
JP (1) JP4499386B2 (ja)
KR (1) KR20060086258A (ja)
CN (1) CN1830095B (ja)
IL (1) IL173375A0 (ja)
TW (1) TWI345304B (ja)
WO (1) WO2005011005A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057254B2 (en) 2003-05-05 2006-06-06 Udt Sensors, Inc. Front illuminated back side contact thin wafer detectors
US7655999B2 (en) 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
US8035183B2 (en) * 2003-05-05 2011-10-11 Udt Sensors, Inc. Photodiodes with PN junction on both front and back sides
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7576369B2 (en) 2005-10-25 2009-08-18 Udt Sensors, Inc. Deep diffused thin photodiodes
US7656001B2 (en) * 2006-11-01 2010-02-02 Udt Sensors, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7256470B2 (en) * 2005-03-16 2007-08-14 Udt Sensors, Inc. Photodiode with controlled current leakage
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US8120023B2 (en) * 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8119065B2 (en) 2004-04-01 2012-02-21 Enigma Science, Llc Active sampler for detecting contaminants in liquids
DE102004060798A1 (de) * 2004-12-17 2006-06-29 Bayer Materialscience Ag Wässrige Beschichtungen für Nahrungsmittelbehälter
JP4641820B2 (ja) 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
JP2007059755A (ja) * 2005-08-26 2007-03-08 Sony Corp 固体撮像装置及びその製造方法
JP2009512213A (ja) * 2005-10-11 2009-03-19 ボク，タエソック シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
KR100660714B1 (ko) * 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
KR100800949B1 (ko) 2006-07-05 2008-02-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR101588723B1 (ko) 2007-07-31 2016-01-26 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US20100053802A1 (en) * 2008-08-27 2010-03-04 Masaki Yamashita Low Power Disk-Drive Motor Driver
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
BRPI0919221A2 (pt) 2008-09-15 2015-12-08 Osi Optoelectronics Inc fotodiodo de espinha de peixe de camada ativa fina com uma camada n+ rasa e método de fabricação do mesmo
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US8618458B2 (en) 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185157B2 (ja) * 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
EP2261977A1 (en) * 2009-06-08 2010-12-15 STMicroelectronics (Grenoble) SAS Camera module and its method of manufacturing
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012151200A (ja) * 2011-01-18 2012-08-09 Nikon Corp 裏面照射型固体撮像素子及びその製造方法、並びに固体撮像装置
JP6041120B2 (ja) * 2012-03-22 2016-12-07 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
US9281687B2 (en) * 2013-08-26 2016-03-08 Ryan Allan Holder Control system for electrical outlets
US20150116576A1 (en) * 2013-10-30 2015-04-30 Blackberry Limited Image capture assembly, digital camera and a mobile device having an improved construction
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
WO2017169220A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 受光装置、撮像装置および電子機器
CN107369737B (zh) * 2017-06-30 2019-01-18 上海集成电路研发中心有限公司 一种光敏器件及其制备方法
US10351417B2 (en) * 2017-08-28 2019-07-16 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device with viewer window and manufacturing method thereof

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06204336A (ja) * 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JPH06310043A (ja) * 1992-08-25 1994-11-04 Sharp Corp 電子放出デバイス
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
JP2000100980A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp 半導体素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
WO2004019411A1 (ja) * 2002-08-09 2004-03-04 Hamamatsu Photonics K.K. フォトダイオードアレイ、その製造方法、及び放射線検出器
WO2005008788A1 (ja) * 2003-07-23 2005-01-27 Hamamatsu Photonics K.K. 裏面入射型光検出素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136261A (en) 1975-07-29 1976-03-27 Asahi Chemical Ind Tainetsuhenshokusei oyobi taikoseiojusurunannenseimetakurirujushisoseibutsu
JPS60211858A (ja) * 1984-04-05 1985-10-24 Nec Corp シリコン・オン・サフアイアウエ−ハのダイシング方法
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
DE19549228A1 (de) * 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US7012315B1 (en) * 2000-11-01 2006-03-14 Micron Technology, Inc. Frame scale package using contact lines through the elements
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06310043A (ja) * 1992-08-25 1994-11-04 Sharp Corp 電子放出デバイス
JPH06204336A (ja) * 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
JP2000100980A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp 半導体素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
WO2004019411A1 (ja) * 2002-08-09 2004-03-04 Hamamatsu Photonics K.K. フォトダイオードアレイ、その製造方法、及び放射線検出器
WO2005008788A1 (ja) * 2003-07-23 2005-01-27 Hamamatsu Photonics K.K. 裏面入射型光検出素子

Also Published As

Publication number Publication date
EP1653521A1 (en) 2006-05-03
CN1830095A (zh) 2006-09-06
TWI345304B (en) 2011-07-11
EP2141749B1 (en) 2016-08-17
US20060278898A1 (en) 2006-12-14
EP2141749A1 (en) 2010-01-06
US7560790B2 (en) 2009-07-14
WO2005011005A1 (ja) 2005-02-03
EP1653521A4 (en) 2009-07-22
JP2005051080A (ja) 2005-02-24
US7964898B2 (en) 2011-06-21
US20100019340A1 (en) 2010-01-28
KR20060086258A (ko) 2006-07-31
IL173375A0 (en) 2006-06-11
CN1830095B (zh) 2010-08-25
TW200511568A (en) 2005-03-16
EP2141749B8 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
JP4499386B2 (ja) 裏面入射型光検出素子の製造方法
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
US7420257B2 (en) Backside-illuminated photodetector
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
US8497534B2 (en) Chip package with heavily doped regions and fabrication method thereof
JP4693827B2 (ja) 半導体装置とその製造方法
WO2020017188A1 (ja) 半導体光検出装置
JP4482455B2 (ja) 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP2010245121A (ja) 半導体装置
JP4220819B2 (ja) 放射線検出器
WO2021246146A1 (ja) 半導体光検出素子
CN220569663U (zh) 芯片封装结构
JP2006203076A (ja) 光検出素子
CN117038594A (zh) 芯片封装结构及芯片封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4499386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees