JPH08111542A - アバランシェ・フォト・ダイオード及びその製造方法 - Google Patents
アバランシェ・フォト・ダイオード及びその製造方法Info
- Publication number
- JPH08111542A JPH08111542A JP7203061A JP20306195A JPH08111542A JP H08111542 A JPH08111542 A JP H08111542A JP 7203061 A JP7203061 A JP 7203061A JP 20306195 A JP20306195 A JP 20306195A JP H08111542 A JPH08111542 A JP H08111542A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- glass substrate
- electrode
- glass
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 273
- 239000011521 glass Substances 0.000 claims abstract description 124
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000035515 penetration Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 230000002285 radioactive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 238000010438 heat treatment Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 検出感度および時間分解能のよいアバランシ
ェ・フォト・ダイオードを提供する。 【解決手段】 ＦＺ−ＳＯＩ基板にアバランシェ・フォ
ト・ダイオードを設け、基板の一部を除去してＦＺ基板
を露出させ、その面に浅い拡散層を形成し、基板とガラ
ス基板を陽極接合法や低融点ガラス等の脱ガスの無い接
合方法で接合し、更にガラス基板とＩＣパッケージを低
融点ガラスや共晶接合法等の脱ガスの無い接合方法で接
合する。また、ＩＣパッケージのリードピンとガラス基
板に形成した電極を電気的接続することも可能である。
更に、Ｘ線等を検出するためにはガラス基板とＩＣパッ
ケージに貫通穴を形成する。
ェ・フォト・ダイオードを提供する。 【解決手段】 ＦＺ−ＳＯＩ基板にアバランシェ・フォ
ト・ダイオードを設け、基板の一部を除去してＦＺ基板
を露出させ、その面に浅い拡散層を形成し、基板とガラ
ス基板を陽極接合法や低融点ガラス等の脱ガスの無い接
合方法で接合し、更にガラス基板とＩＣパッケージを低
融点ガラスや共晶接合法等の脱ガスの無い接合方法で接
合する。また、ＩＣパッケージのリードピンとガラス基
板に形成した電極を電気的接続することも可能である。
更に、Ｘ線等を検出するためにはガラス基板とＩＣパッ
ケージに貫通穴を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、光検出、Ｘ線検出、電
子線検出等に利用できるアバランシェ・フォト・ダイオ
ードおよびその製造方法に関する。
子線検出等に利用できるアバランシェ・フォト・ダイオ
ードおよびその製造方法に関する。
【０００２】
【従来の技術】従来、アバランシェ・フォト・ダイオー
ドは、図２０に示すようにＦＺ基板２０上にＳｉをエピ
タキシャル成長させたエピタキシャルπ層２１を設けた
半導体基板を用いていた。また、図２２に示す様にＦＺ
基板の一部である厚さｄを数１０μｍにして用いること
もあった。この様な半導体基板を図２１、図２３に示す
ように直接ＩＣパッケージに接合し、電極３ａ及び３ｂ
とＩＣパッケージのリードピン１０を金属ワイヤー１５
でボンディングして接続し電気的導通を取っていた。
ドは、図２０に示すようにＦＺ基板２０上にＳｉをエピ
タキシャル成長させたエピタキシャルπ層２１を設けた
半導体基板を用いていた。また、図２２に示す様にＦＺ
基板の一部である厚さｄを数１０μｍにして用いること
もあった。この様な半導体基板を図２１、図２３に示す
ように直接ＩＣパッケージに接合し、電極３ａ及び３ｂ
とＩＣパッケージのリードピン１０を金属ワイヤー１５
でボンディングして接続し電気的導通を取っていた。
【０００３】
【発明が解決しようとする課題】従来のアバランシェ・
フォト・ダイオードは、前述したような半導体基板構成
をとっているが、以下のような解決すべき課題があげら
れる。ＦＺエピタキシャル基板の構成をとった場合、第
１に基板中の酸素含有量が少ないため物理的強度が弱
く、製造工程中の熱処理で基板に変形（ウェハーのそ
り）が生じたり、ディスロケイションスリップが増加し
たりすることで、その後の工程を継続することが困難に
なったり、製造されたデバイスの特性が悪化するという
課題があった。
フォト・ダイオードは、前述したような半導体基板構成
をとっているが、以下のような解決すべき課題があげら
れる。ＦＺエピタキシャル基板の構成をとった場合、第
１に基板中の酸素含有量が少ないため物理的強度が弱
く、製造工程中の熱処理で基板に変形（ウェハーのそ
り）が生じたり、ディスロケイションスリップが増加し
たりすることで、その後の工程を継続することが困難に
なったり、製造されたデバイスの特性が悪化するという
課題があった。
【０００４】また、第２に、アバランシェ・フォト・ダ
イオードでＸ線などを検出する場合図２０のＦＺ基板２
０からなるＰ+ 層は入射線の散乱領域となるのでその幅
はできるだけ短い方がよいのであるが、電極２２とのコ
ンタクト抵抗を低くするために少なくとも数μｍの幅が
必要であり、Ｘ線等が入射した際に空乏層中で発生する
キャリアによる電流の他に、この領域で発生したキャリ
アが遅れて空乏層に拡散することによる電流が存在し、
アバランシェ・フォト・ダイオードの時間分解能が低下
するという課題があった。
イオードでＸ線などを検出する場合図２０のＦＺ基板２
０からなるＰ+ 層は入射線の散乱領域となるのでその幅
はできるだけ短い方がよいのであるが、電極２２とのコ
ンタクト抵抗を低くするために少なくとも数μｍの幅が
必要であり、Ｘ線等が入射した際に空乏層中で発生する
キャリアによる電流の他に、この領域で発生したキャリ
アが遅れて空乏層に拡散することによる電流が存在し、
アバランシェ・フォト・ダイオードの時間分解能が低下
するという課題があった。
【０００５】厚さ数１０μｍのＦＺ基板を用い、かつ図
２０におけるＰ+ 層２０の厚みが薄い場合には、前記し
た時間分解能の問題は避けられるが、基板が薄いため通
常のＦＺ基板の場合以上に物理的強度が弱く、熱処理工
程によるウェハのそりやディスロケイションスリップの
増加による製造分留り低下の問題や逆バイアスリーク電
流の増加等のデバイス性能の低下の問題はより深刻にな
る。
２０におけるＰ+ 層２０の厚みが薄い場合には、前記し
た時間分解能の問題は避けられるが、基板が薄いため通
常のＦＺ基板の場合以上に物理的強度が弱く、熱処理工
程によるウェハのそりやディスロケイションスリップの
増加による製造分留り低下の問題や逆バイアスリーク電
流の増加等のデバイス性能の低下の問題はより深刻にな
る。
【０００６】図２２に示す従来例のようにＦＺ基板２７
の一部分をエッチングまたは研磨して数１０μｍに薄く
した後に、Ｐ+ 層２０を形成する場合には、前記した機
械的強度及び時間分解能の問題は改善される。しかし、
残したシリコンウェハｄの厚さを精度良く制御すること
は困難であり、シリコン表面２３の平面度や結晶性は元
のウェハ表面に遠く及ばない。シリコンをドライエッチ
する場合には、シリコン表面は非常に荒れてエッチング
時のダメージによる結晶欠陥が導入されるし、ウェット
エッチする場合には、エッチピット等が発生し易い。従
ってそこに形成したデバイスの性能は悪化する。
の一部分をエッチングまたは研磨して数１０μｍに薄く
した後に、Ｐ+ 層２０を形成する場合には、前記した機
械的強度及び時間分解能の問題は改善される。しかし、
残したシリコンウェハｄの厚さを精度良く制御すること
は困難であり、シリコン表面２３の平面度や結晶性は元
のウェハ表面に遠く及ばない。シリコンをドライエッチ
する場合には、シリコン表面は非常に荒れてエッチング
時のダメージによる結晶欠陥が導入されるし、ウェット
エッチする場合には、エッチピット等が発生し易い。従
ってそこに形成したデバイスの性能は悪化する。
【０００７】以上の様なアバランシェ・フォト・ダイオ
ードを実装した例を図２１及び図２３に示したが、直接
ＩＣパッケージに実装しても物理的強度が弱く、ワイヤ
ーボンディングする際に破壊したり、基板に変形（ウェ
ハーのそり）が生じ、製造されたデバイスの特性が悪化
するという課題があった。また、高温の雰囲気で使用す
る場合ＩＣパッケージの蓄熱によるアバランシェ・フォ
ト・ダイオードへの熱の影響によって特性を大きく悪化
させていた。
ードを実装した例を図２１及び図２３に示したが、直接
ＩＣパッケージに実装しても物理的強度が弱く、ワイヤ
ーボンディングする際に破壊したり、基板に変形（ウェ
ハーのそり）が生じ、製造されたデバイスの特性が悪化
するという課題があった。また、高温の雰囲気で使用す
る場合ＩＣパッケージの蓄熱によるアバランシェ・フォ
ト・ダイオードへの熱の影響によって特性を大きく悪化
させていた。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明が採用した手段は、第１の基板上に第１の絶縁
膜を有し、該絶縁膜上に結晶成長されたシリコン半導体
基板（ＦＺ基板）からなる第２の基板を有し、該第２の
基板にはＰＮ接合が形成されており、該ＰＮ接合に電圧
を印加するための電極が第２の基板の表面上に第２の絶
縁膜を挟んで形成されており、第１の基板とガラス基板
を接合し、該ガラス基板の第１の基板と接合していない
面をＩＣパッケージに接合し、電極とＩＣパッケージの
リードピンを電気的に接続したことを特徴とする。
に本発明が採用した手段は、第１の基板上に第１の絶縁
膜を有し、該絶縁膜上に結晶成長されたシリコン半導体
基板（ＦＺ基板）からなる第２の基板を有し、該第２の
基板にはＰＮ接合が形成されており、該ＰＮ接合に電圧
を印加するための電極が第２の基板の表面上に第２の絶
縁膜を挟んで形成されており、第１の基板とガラス基板
を接合し、該ガラス基板の第１の基板と接合していない
面をＩＣパッケージに接合し、電極とＩＣパッケージの
リードピンを電気的に接続したことを特徴とする。
【０００９】また、本発明の第２の基板にはＰＮ接合が
形成されており、該ＰＮ接合に電圧を印加するための電
極が第２の基板の表面上に第２の絶縁膜を挟んで形成さ
れており、第２の基板の電極形成面とガラス基板上の電
極形成面を接合し、電極とガラス基板上の電極は電気的
導通があり、ガラス基板上の電極を形成した面とは反対
の面をＩＣパッケージに接合し、ガラス基板上に形成し
た電極とＩＣパッケージのリードピンを電気的に接続し
たことを特徴とする。
形成されており、該ＰＮ接合に電圧を印加するための電
極が第２の基板の表面上に第２の絶縁膜を挟んで形成さ
れており、第２の基板の電極形成面とガラス基板上の電
極形成面を接合し、電極とガラス基板上の電極は電気的
導通があり、ガラス基板上の電極を形成した面とは反対
の面をＩＣパッケージに接合し、ガラス基板上に形成し
た電極とＩＣパッケージのリードピンを電気的に接続し
たことを特徴とする。
【００１０】さらに、本発明の製造方法においては、Ｆ
Ｚ基板表面を保護するためのガラスカバーを加工する工
程とＣＺ基板のシリコン窒化膜を除去した部分をアルカ
リ系の薬品でエッチングし、ＳＯＩ基板中のシリコン酸
化膜でエッチングの進行を停止させてダイヤフラムを形
成する工程と、ガラスカバーの肉薄部分をガラスカバー
側からガラスカバーが貫通しない深さまでダイシングす
る工程と、ＣＺ基板側からガラスカバーに加工したダイ
シングラインと相対的な位置関係にある部分をＣＺ基板
を貫通させない深さまでダイシングする工程と、ガラス
カバーとＳＯＩ基板を折曲してガラスカバーを除去する
工程からなることを特徴とする。
Ｚ基板表面を保護するためのガラスカバーを加工する工
程とＣＺ基板のシリコン窒化膜を除去した部分をアルカ
リ系の薬品でエッチングし、ＳＯＩ基板中のシリコン酸
化膜でエッチングの進行を停止させてダイヤフラムを形
成する工程と、ガラスカバーの肉薄部分をガラスカバー
側からガラスカバーが貫通しない深さまでダイシングす
る工程と、ＣＺ基板側からガラスカバーに加工したダイ
シングラインと相対的な位置関係にある部分をＣＺ基板
を貫通させない深さまでダイシングする工程と、ガラス
カバーとＳＯＩ基板を折曲してガラスカバーを除去する
工程からなることを特徴とする。
【００１１】さらにまた、ガラス基板側に金属薄膜を形
成し、フォトレジストを塗布し、パターニングする工程
と、ガラス基板を弗酸系の薬品でエッチングする工程
と、マスクとして使用した金属薄膜及びフォトレジスト
を除去する工程と、ガラス基板表面にパターニングする
工程と、パターニングしたフォトレジストに従って金属
薄膜をエッチングし、ガラス基板を弗酸系の薬品でエッ
チングする工程と、金属薄膜及びフォトレジストを除去
する工程と、金属薄膜をガラス基板のエッチング加工を
施した面に形成し、パターニングする工程と、ＳＯＩ基
板のＦＺ基板面上の電極とガラス基板上形成した電極を
接触させて位置合わせし、接合する工程からなることを
特徴とする。
成し、フォトレジストを塗布し、パターニングする工程
と、ガラス基板を弗酸系の薬品でエッチングする工程
と、マスクとして使用した金属薄膜及びフォトレジスト
を除去する工程と、ガラス基板表面にパターニングする
工程と、パターニングしたフォトレジストに従って金属
薄膜をエッチングし、ガラス基板を弗酸系の薬品でエッ
チングする工程と、金属薄膜及びフォトレジストを除去
する工程と、金属薄膜をガラス基板のエッチング加工を
施した面に形成し、パターニングする工程と、ＳＯＩ基
板のＦＺ基板面上の電極とガラス基板上形成した電極を
接触させて位置合わせし、接合する工程からなることを
特徴とする。
【００１２】
【作用】このように構成されたアバランシェ・フォト・
ダイオードにおいて、ＦＺ基板を薄くしても物理的強度
は強く、かつ入射線の散乱領域を薄くすることができ、
さらに、熱処理工程中での基板の変形（ウエハの反
り）、ディスロケイションスリップの発生が減少する。
また、第１の基板の一部を除去した構成ではこの部分か
ら電子線等の入射が可能になる。さらに、ＩＣパッケー
ジへ実装の際にＰＮ接合を形成した基板を直接ＩＣパッ
ケージに接合しない構成なので周囲温度の上昇によって
ＩＣパッケージに蓄積される熱の影響を受けなくなっ
た。
ダイオードにおいて、ＦＺ基板を薄くしても物理的強度
は強く、かつ入射線の散乱領域を薄くすることができ、
さらに、熱処理工程中での基板の変形（ウエハの反
り）、ディスロケイションスリップの発生が減少する。
また、第１の基板の一部を除去した構成ではこの部分か
ら電子線等の入射が可能になる。さらに、ＩＣパッケー
ジへ実装の際にＰＮ接合を形成した基板を直接ＩＣパッ
ケージに接合しない構成なので周囲温度の上昇によって
ＩＣパッケージに蓄積される熱の影響を受けなくなっ
た。
【００１３】また、アバランシェ・フォト・ダイオード
の製造方法において、シリコン基板表面の素子を保護す
るために、凹部を持ったガラスカバーを形成する工程を
入れたので素子の表面がアルカリ系の薬品によってエッ
チングされることがなくなった。さらに、予めガラス基
板に電極を形成し、ガラス基板上の電極とアバランシェ
・フォト・ダイオードの電極が接触するように位置合わ
せしてガラス基板とＳＯＩ基板を接合したのでガラス基
板上の電極に電圧を印加することによりＦＺ基板に形成
されたＰＮ接合に逆バイアスをかけることができる。
の製造方法において、シリコン基板表面の素子を保護す
るために、凹部を持ったガラスカバーを形成する工程を
入れたので素子の表面がアルカリ系の薬品によってエッ
チングされることがなくなった。さらに、予めガラス基
板に電極を形成し、ガラス基板上の電極とアバランシェ
・フォト・ダイオードの電極が接触するように位置合わ
せしてガラス基板とＳＯＩ基板を接合したのでガラス基
板上の電極に電圧を印加することによりＦＺ基板に形成
されたＰＮ接合に逆バイアスをかけることができる。
【００１４】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１は、本発明の第１の実施例を示すアバラン
シェ・フォト・ダイオードの模式的断面図である。例え
ばシリコンからなる第１の基板１（以下、基板１と言
う）と、例えば５０Ω・ｃｍ以上の比抵抗のＰ型シリコ
ンからなる第２の基板２（以下、ＦＺ基板２と言う）と
の間に、例えば熱酸化あるいはＣＶＤによるＳｉＯ 2 か
らなる絶縁膜５が形成されている。ＦＺ基板２の基板１
と反対側の表面には、例えばヒソまたはリンをドーピン
グしたＮ型層１６と、これに接し、かつまわりを取り囲
んで例えばリンをドーピングしたＮ型層１７と、Ｎ型層
１７を接することなく取り囲んだ例えばボロンをドーピ
ングしたＰ+ 層１８が形成されている。Ｎ型層１６の下
部にはこれに接して例えばボロンをドーピングしたＰ±
層１９が形成されている。ＦＺ基板２の上面には例えば
熱酸化によるＳｉＯ2 からなる絶縁膜７が形成されてい
る。ＦＺ基板２の基板１側の表面には、例えばボロンを
ドーピングしたＰ+ 層２４が形成されている。絶縁膜７
上には、Ｎ型層１７及びＰ+ 層１８の電極である電極３
ａ及び３ｂが形成されている。
明する。図１は、本発明の第１の実施例を示すアバラン
シェ・フォト・ダイオードの模式的断面図である。例え
ばシリコンからなる第１の基板１（以下、基板１と言
う）と、例えば５０Ω・ｃｍ以上の比抵抗のＰ型シリコ
ンからなる第２の基板２（以下、ＦＺ基板２と言う）と
の間に、例えば熱酸化あるいはＣＶＤによるＳｉＯ 2 か
らなる絶縁膜５が形成されている。ＦＺ基板２の基板１
と反対側の表面には、例えばヒソまたはリンをドーピン
グしたＮ型層１６と、これに接し、かつまわりを取り囲
んで例えばリンをドーピングしたＮ型層１７と、Ｎ型層
１７を接することなく取り囲んだ例えばボロンをドーピ
ングしたＰ+ 層１８が形成されている。Ｎ型層１６の下
部にはこれに接して例えばボロンをドーピングしたＰ±
層１９が形成されている。ＦＺ基板２の上面には例えば
熱酸化によるＳｉＯ2 からなる絶縁膜７が形成されてい
る。ＦＺ基板２の基板１側の表面には、例えばボロンを
ドーピングしたＰ+ 層２４が形成されている。絶縁膜７
上には、Ｎ型層１７及びＰ+ 層１８の電極である電極３
ａ及び３ｂが形成されている。
【００１５】基板１は、製造工程中にＦＺ基板を補強す
る効果を持つので、熱膨張係数が等しいシリコン基板が
望ましく、高温の半導体製造工程における高温の熱処理
プロセスを考えると、熱処理に強いチヨコラルスキー法
により結晶成長されたシリコンＣＺ基板が最も望まし
い。また、ＦＺ基板の厚さは、少なくとも１００μｍ、
望ましくは２００μｍ以上必要である。
る効果を持つので、熱膨張係数が等しいシリコン基板が
望ましく、高温の半導体製造工程における高温の熱処理
プロセスを考えると、熱処理に強いチヨコラルスキー法
により結晶成長されたシリコンＣＺ基板が最も望まし
い。また、ＦＺ基板の厚さは、少なくとも１００μｍ、
望ましくは２００μｍ以上必要である。
【００１６】本実施例の構造をとると、ＦＺ基板の比抵
抗をエピタキシャル層では得られない数ｋΩ・ｃｍ以上
にすることも可能になる。また、エピタキシャル基板を
用いた場合には研磨して薄くしても数μ以下にできない
Ｐ+ 層２４を、本実施例の構造では１μｍ以下に形成す
ることが容易であり、これによりアバランシェ・フォト
・ダイオードの時間分解能を良くすることができる。
抗をエピタキシャル層では得られない数ｋΩ・ｃｍ以上
にすることも可能になる。また、エピタキシャル基板を
用いた場合には研磨して薄くしても数μ以下にできない
Ｐ+ 層２４を、本実施例の構造では１μｍ以下に形成す
ることが容易であり、これによりアバランシェ・フォト
・ダイオードの時間分解能を良くすることができる。
【００１７】従来のアバランシェ・フォト・ダイオード
のＦＺ基板の厚みが１００μｍ以下の場合には、熱処理
その他の製造工程中の基板の割れやディスロケイション
スリップの増加による製造分留りの低下及び逆バイアス
リーク電流の増加等のデバイス性能の低下の問題が大き
くなる。またＦＺ基板が１０μｍ以下では、Ｘ線の検出
効率が実用的でない。従って、ＦＺ基板厚さが１０μｍ
から１００μｍの場合に本実施例の効果は大きい。
のＦＺ基板の厚みが１００μｍ以下の場合には、熱処理
その他の製造工程中の基板の割れやディスロケイション
スリップの増加による製造分留りの低下及び逆バイアス
リーク電流の増加等のデバイス性能の低下の問題が大き
くなる。またＦＺ基板が１０μｍ以下では、Ｘ線の検出
効率が実用的でない。従って、ＦＺ基板厚さが１０μｍ
から１００μｍの場合に本実施例の効果は大きい。
【００１８】図２は、本発明の第２の実施例を示すアバ
ランシェ・フォト・ダイオードの模式的断面図である。
本実施例は、第１の実施例の基板１の一部分が除去され
ており基板開口部１４を持っている。ＦＺ基板１中のＮ
型層１６とＰ±層１９の接する部分にあるＰＮ接合の直
下部分の少なくとも一部分において、開口部１４は設け
られている。開口部１４においては絶縁膜５も除去され
ている。その他は第１の実施例と同様である。
ランシェ・フォト・ダイオードの模式的断面図である。
本実施例は、第１の実施例の基板１の一部分が除去され
ており基板開口部１４を持っている。ＦＺ基板１中のＮ
型層１６とＰ±層１９の接する部分にあるＰＮ接合の直
下部分の少なくとも一部分において、開口部１４は設け
られている。開口部１４においては絶縁膜５も除去され
ている。その他は第１の実施例と同様である。
【００１９】開口部１４から放射線等を入射させる場合
や、Ｘ線の検出に本実施例のアバランシェ・フォト・ダ
イオードを積層して用いる場合には、図２のように絶縁
膜５は除去されている方が望ましいが、可視光等を１４
から入射させる場合には１５０ｎｍ以下の酸化膜であれ
ば絶縁膜５があっても良い。また、開口部１４から電子
線や光等を入射させる場合には、増幅領域となるＰ型層
１９よりも開口部１４が小さい方が、入射位置による増
幅率のばらつきが小さくなるので望ましい。
や、Ｘ線の検出に本実施例のアバランシェ・フォト・ダ
イオードを積層して用いる場合には、図２のように絶縁
膜５は除去されている方が望ましいが、可視光等を１４
から入射させる場合には１５０ｎｍ以下の酸化膜であれ
ば絶縁膜５があっても良い。また、開口部１４から電子
線や光等を入射させる場合には、増幅領域となるＰ型層
１９よりも開口部１４が小さい方が、入射位置による増
幅率のばらつきが小さくなるので望ましい。
【００２０】Ｎ型層１６の側から放射線等を入射させた
場合、入射した放射線等のシリコンへの進入深さが増幅
領域となるＰ±層１９に近いと、増幅率がばらついたり
低くなったりするが、本実施例のアバランシェ・フォト
・ダイオードを用いて開口部１４から入射させれば、そ
のような問題は発生しない。従って第２の実施例におい
ては開口部１４から放射線等を入射した場合に、より良
好な特性が得られ、またＰ型層１９を１μｍ以下に形成
して検出効率をよくすることの意義が大きい。
場合、入射した放射線等のシリコンへの進入深さが増幅
領域となるＰ±層１９に近いと、増幅率がばらついたり
低くなったりするが、本実施例のアバランシェ・フォト
・ダイオードを用いて開口部１４から入射させれば、そ
のような問題は発生しない。従って第２の実施例におい
ては開口部１４から放射線等を入射した場合に、より良
好な特性が得られ、またＰ型層１９を１μｍ以下に形成
して検出効率をよくすることの意義が大きい。
【００２１】第２の実施例においては、基板１をシリコ
ンの面方位（１００）基板にすると、水酸化カリウム水
溶液等を用いた異方性エッチングにより、基板１を除去
した（１１１）方位の壁の部分と開口部１４とが鈍角で
交差するために、開口部１４のエッジに大きな応力が集
中することが緩和されるので、機械的強度を比較的強く
することができる。
ンの面方位（１００）基板にすると、水酸化カリウム水
溶液等を用いた異方性エッチングにより、基板１を除去
した（１１１）方位の壁の部分と開口部１４とが鈍角で
交差するために、開口部１４のエッジに大きな応力が集
中することが緩和されるので、機械的強度を比較的強く
することができる。
【００２２】図３は、本発明の第３の実施例を示すアバ
ランシェ・フォト・ダイオードの模式的断面図である。
本実施例においては、前記第２の実施例ではＰ+ 層１８
にコンタクトしていた電極３ｂが、ＦＺ基板２の基板１
側のＰ+ 層２４にコンタクトするように形成されてい
る。また、電極３ｂと基板１の間には、例えば酸化膜か
らなる絶縁膜２５が形成されている。
ランシェ・フォト・ダイオードの模式的断面図である。
本実施例においては、前記第２の実施例ではＰ+ 層１８
にコンタクトしていた電極３ｂが、ＦＺ基板２の基板１
側のＰ+ 層２４にコンタクトするように形成されてい
る。また、電極３ｂと基板１の間には、例えば酸化膜か
らなる絶縁膜２５が形成されている。
【００２３】開口部１４から電子線や光等を入射させる
場合には、第２の実施例で述べたと同様に、増幅領域と
なるＰ型層１９よりも開口部１４が小さい方が、入射位
置による増幅率のばらつきが小さくなるので望ましい。
本実施例においては、厚さ１００μｍ以上の基板１に比
べて１００分の１程度の厚さの電極３ｂにより開口部１
４の大きさ及び形を設定できるので、その形状の精度が
増し、マージン分寸法を小さく製造できる。その他は第
１の実施例と同様である。
場合には、第２の実施例で述べたと同様に、増幅領域と
なるＰ型層１９よりも開口部１４が小さい方が、入射位
置による増幅率のばらつきが小さくなるので望ましい。
本実施例においては、厚さ１００μｍ以上の基板１に比
べて１００分の１程度の厚さの電極３ｂにより開口部１
４の大きさ及び形を設定できるので、その形状の精度が
増し、マージン分寸法を小さく製造できる。その他は第
１の実施例と同様である。
【００２４】本実施例の構造にすることにより、電極間
の直列抵抗を小さくできるので、信号の時間分解能のよ
り優れたアバランシェ・フォト・ダイオードを得ること
ができる。図４は、本発明の第４の実施例を示すアバラ
ンシェ・フォト・ダイオードの模式的断面図である。基
板１とＦＺ基板２との間には絶縁膜５が形成されてい
る。ＦＺ基板２の基板１側の表面には、例えばヒソまた
はリンをドーピングしたＮ型層１６と、これに接し、か
つまわりを取り囲んで例えばリンをドーピングしたＮ型
層１７と、Ｎ型層１７に接すること無く取り囲んだ、例
えばボロンをドーピングしたＰ型層１８が形成されてい
る。Ｎ型層１６の下部にはこれに接して例えばボロンを
ドーピングしたＰ±層１９が形成されている。ＦＺ基板
２の基板１側と反対の表面には、例えばボロンをドーピ
ングしたＰ+ 層２４およびその電極である電極３ｂが形
成されている。また、電極３ａと基板１の間には、例え
ば酸化膜からなる絶縁膜２６が形成されている。
の直列抵抗を小さくできるので、信号の時間分解能のよ
り優れたアバランシェ・フォト・ダイオードを得ること
ができる。図４は、本発明の第４の実施例を示すアバラ
ンシェ・フォト・ダイオードの模式的断面図である。基
板１とＦＺ基板２との間には絶縁膜５が形成されてい
る。ＦＺ基板２の基板１側の表面には、例えばヒソまた
はリンをドーピングしたＮ型層１６と、これに接し、か
つまわりを取り囲んで例えばリンをドーピングしたＮ型
層１７と、Ｎ型層１７に接すること無く取り囲んだ、例
えばボロンをドーピングしたＰ型層１８が形成されてい
る。Ｎ型層１６の下部にはこれに接して例えばボロンを
ドーピングしたＰ±層１９が形成されている。ＦＺ基板
２の基板１側と反対の表面には、例えばボロンをドーピ
ングしたＰ+ 層２４およびその電極である電極３ｂが形
成されている。また、電極３ａと基板１の間には、例え
ば酸化膜からなる絶縁膜２６が形成されている。
【００２５】本実施例は、実施例２のＦＺ基板２を基板
１に対して上下を逆にした構造である。第２の実施例で
はシリコンへの進入深さの比較的小さい放射線等の計測
には、増幅領域であるＰ±層１９の反対側のＰ+ 層２４
の側からの入射が望ましいのに対し、本実施例のように
Ｐ+ 層２４を基板１と離れた位置に設ければ、入射側に
ＦＺ基板２がないのでＰ型層を放射線源等に近づけて計
測できるようになる。
１に対して上下を逆にした構造である。第２の実施例で
はシリコンへの進入深さの比較的小さい放射線等の計測
には、増幅領域であるＰ±層１９の反対側のＰ+ 層２４
の側からの入射が望ましいのに対し、本実施例のように
Ｐ+ 層２４を基板１と離れた位置に設ければ、入射側に
ＦＺ基板２がないのでＰ型層を放射線源等に近づけて計
測できるようになる。
【００２６】図５は本発明によるアバランシェ・フォト
・ダイオードの一実施例を示す断面図である。本実施例
では、アバランシェ・フォト・ダイオードを形成してい
ない基板１とガラス基板４を接合して基板１と接合して
いるＦＺ基板２の機械的強度を更に向上させている。基
板１とガラス基板４との接合には、両基板を４００〜５
００℃に加熱した状態で２００〜４００Ｖの電圧をかけ
て接合する陽極接合法で行った。今回の様に陽極接合法
で行えば接着層が無いため脱ガスが無く真空中でも測定
可能になる。その他の接合方法としては低融点ガラス等
を用いた接合も可能である。
・ダイオードの一実施例を示す断面図である。本実施例
では、アバランシェ・フォト・ダイオードを形成してい
ない基板１とガラス基板４を接合して基板１と接合して
いるＦＺ基板２の機械的強度を更に向上させている。基
板１とガラス基板４との接合には、両基板を４００〜５
００℃に加熱した状態で２００〜４００Ｖの電圧をかけ
て接合する陽極接合法で行った。今回の様に陽極接合法
で行えば接着層が無いため脱ガスが無く真空中でも測定
可能になる。その他の接合方法としては低融点ガラス等
を用いた接合も可能である。
【００２７】図６は本発明によるアバランシェ・フォト
・ダイオードの一実施例を示す断面図である。本実施例
ではＦＺ基板２内に形成したＰＮ接合部と直線的な位置
関係にあるガラス基板４の一部及びＩＣパッケージ８の
一部には貫通穴６及び９を形成した。これらの貫通穴は
Ｘ線などを検出する際には必要になる。図５の様に貫通
穴を形成していない構造では一般的な光であれば問題は
ないが、Ｘ線などを検出する際には問題になる。それ
は、ＦＺ基板２から入射したＸ線は基板１を透過した後
にガラス基板４と衝突し散乱されて再び基板１内に戻っ
て来る。これがノイズとなって検出されてしまうためで
ある。また、図６の様に貫通穴を形成することによりで
ＩＣパッケージ側からの光入射も可能になる。
・ダイオードの一実施例を示す断面図である。本実施例
ではＦＺ基板２内に形成したＰＮ接合部と直線的な位置
関係にあるガラス基板４の一部及びＩＣパッケージ８の
一部には貫通穴６及び９を形成した。これらの貫通穴は
Ｘ線などを検出する際には必要になる。図５の様に貫通
穴を形成していない構造では一般的な光であれば問題は
ないが、Ｘ線などを検出する際には問題になる。それ
は、ＦＺ基板２から入射したＸ線は基板１を透過した後
にガラス基板４と衝突し散乱されて再び基板１内に戻っ
て来る。これがノイズとなって検出されてしまうためで
ある。また、図６の様に貫通穴を形成することによりで
ＩＣパッケージ側からの光入射も可能になる。
【００２８】図７は本発明によるアバランシェ・フォト
・ダイオードの一実施例を示す断面図である。本例では
ＰＮ接合部へ電圧を印加するための電極３ａ及び３ｂと
ガラス基板４上に形成した電極１１を向かい合わせて接
触させて電気的導通を取っている。従ってガラス基板上
の電極１１とＩＣパッケージ８のリードピン１０を接続
し、リードピンに電圧を印加することによりＰＮ接合部
に電圧を印加する事ができた。
・ダイオードの一実施例を示す断面図である。本例では
ＰＮ接合部へ電圧を印加するための電極３ａ及び３ｂと
ガラス基板４上に形成した電極１１を向かい合わせて接
触させて電気的導通を取っている。従ってガラス基板上
の電極１１とＩＣパッケージ８のリードピン１０を接続
し、リードピンに電圧を印加することによりＰＮ接合部
に電圧を印加する事ができた。
【００２９】図８は本発明によるアバランシェ・フォト
・ダイオードの一実施例であり、図７に示した実装例の
ガラス基板４とＩＣパッケージ８に貫通穴６及び９を形
成したものである。本発明による効果は上述の通りＸ線
等の検出にも利用できる点である。
・ダイオードの一実施例であり、図７に示した実装例の
ガラス基板４とＩＣパッケージ８に貫通穴６及び９を形
成したものである。本発明による効果は上述の通りＸ線
等の検出にも利用できる点である。
【００３０】図９は本発明によるアバランシェ・フォト
・ダイオードの一実施例であり、基板１においては、Ｐ
Ｎ接合部の直下部分１４を除去した構造を取っている。
これは有感領域のみを形成するために不感領域を除去し
たものである。本例ではこの様なダイヤフラムの形成方
法を水酸化ナトリウム水溶液等のアルカリ液による異方
性エッチングで行った例を示している。この様な構造に
する事で不感領域に入射したエネルギーによるリーク電
流をより抑える事ができ、より応答性の良いアバランシ
ェ・フォト・ダイオードを実現できた。この様にＰＮ接
合部はＦＺ基板２内に形成されていて、その厚みは数１
０μｍである。従って機械的強度をさらに強くするため
にガラス基板４と接合し、更には高温の雰囲気で使用し
た場合でもＩＣパッケージ８の熱の蓄積による影響を直
接受けないようにした。本構造にした場合ＰＮ接合部へ
電圧印加する電極３ａ、３ｂは基板１が残っている領域
上まで広げる必要がある。それはワイヤボンディング等
で電極とリードピンを接続する際にダイヤフラムを破壊
する可能性が高いからである。
・ダイオードの一実施例であり、基板１においては、Ｐ
Ｎ接合部の直下部分１４を除去した構造を取っている。
これは有感領域のみを形成するために不感領域を除去し
たものである。本例ではこの様なダイヤフラムの形成方
法を水酸化ナトリウム水溶液等のアルカリ液による異方
性エッチングで行った例を示している。この様な構造に
する事で不感領域に入射したエネルギーによるリーク電
流をより抑える事ができ、より応答性の良いアバランシ
ェ・フォト・ダイオードを実現できた。この様にＰＮ接
合部はＦＺ基板２内に形成されていて、その厚みは数１
０μｍである。従って機械的強度をさらに強くするため
にガラス基板４と接合し、更には高温の雰囲気で使用し
た場合でもＩＣパッケージ８の熱の蓄積による影響を直
接受けないようにした。本構造にした場合ＰＮ接合部へ
電圧印加する電極３ａ、３ｂは基板１が残っている領域
上まで広げる必要がある。それはワイヤボンディング等
で電極とリードピンを接続する際にダイヤフラムを破壊
する可能性が高いからである。
【００３１】図１０は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例であり、図９に示した構造の
ガラス基板４及びＩＣパッケージ８に貫通穴６及び９を
形成したものである。これはＸ線等を入射する場合に必
要になる。Ｘ線は基板を透過した後でガラス基板と衝突
し、散乱するためノイズを発生してしまう。また、ＩＣ
パッケージ８側からの入射も可能になる。更には、アバ
ランシェ・フォト・ダイオードを連結した構造も取るこ
とができる。
ト・ダイオードの一実施例であり、図９に示した構造の
ガラス基板４及びＩＣパッケージ８に貫通穴６及び９を
形成したものである。これはＸ線等を入射する場合に必
要になる。Ｘ線は基板を透過した後でガラス基板と衝突
し、散乱するためノイズを発生してしまう。また、ＩＣ
パッケージ８側からの入射も可能になる。更には、アバ
ランシェ・フォト・ダイオードを連結した構造も取るこ
とができる。
【００３２】図１１は、本発明によるアバランシェ・フ
ォト・ダイオードの一実施例を示す模式的断面図であ
る。このタイプはＦＺ基板２内に形成したＰＮ接合部へ
電圧を印加するための電極３ａ，３ｂをガラス基板４側
に形成した電極１１と接触させることにより電気的導通
を取っている。ＦＺ基板２とガラス基板４の接合は陽極
接合法や低融点ガラスによる接合方法等で行った。更
に、基板１と接合したガラス基板４はＩＣパッケージ８
と接合した。この接合には共晶接合や低融点ガラス、ま
たは脱ガスの無いセラミックス系の接着剤を使用して接
合する。電気的接続はガラス基板側電極１１とＩＣパッ
ケージのリードピン１０を金属ワイヤー１５で接続して
電気的に導通を取っている。この様な構造にすることに
より基板１側から光信号を入射できる。この方向から入
射すると放射線等の基板への進入深さが増幅領域となる
層から遠くなるため増幅率がばらついたり、低くなった
りすることが無い。
ォト・ダイオードの一実施例を示す模式的断面図であ
る。このタイプはＦＺ基板２内に形成したＰＮ接合部へ
電圧を印加するための電極３ａ，３ｂをガラス基板４側
に形成した電極１１と接触させることにより電気的導通
を取っている。ＦＺ基板２とガラス基板４の接合は陽極
接合法や低融点ガラスによる接合方法等で行った。更
に、基板１と接合したガラス基板４はＩＣパッケージ８
と接合した。この接合には共晶接合や低融点ガラス、ま
たは脱ガスの無いセラミックス系の接着剤を使用して接
合する。電気的接続はガラス基板側電極１１とＩＣパッ
ケージのリードピン１０を金属ワイヤー１５で接続して
電気的に導通を取っている。この様な構造にすることに
より基板１側から光信号を入射できる。この方向から入
射すると放射線等の基板への進入深さが増幅領域となる
層から遠くなるため増幅率がばらついたり、低くなった
りすることが無い。
【００３３】図１２は、本発明によるアバランシェ・フ
ォト・ダイオードの一実施例を示す模式的断面図であ
る。本例では図１１で述べた構造に加えて、ガラス基板
４とＩＣパッケージ８にそれぞれ貫通穴６と貫通穴９を
形成してある。これはＸ線等を入射する場合に必要にな
る。Ｘ線は基板を透過した後でガラス基板と衝突し、散
乱するためノイズを発生してしまう。また、ＩＣパッケ
ージ８側からの入射も可能になる。更には、アバランシ
ェ・フォト・ダイオードを連結した構造も取ることがで
きる。
ォト・ダイオードの一実施例を示す模式的断面図であ
る。本例では図１１で述べた構造に加えて、ガラス基板
４とＩＣパッケージ８にそれぞれ貫通穴６と貫通穴９を
形成してある。これはＸ線等を入射する場合に必要にな
る。Ｘ線は基板を透過した後でガラス基板と衝突し、散
乱するためノイズを発生してしまう。また、ＩＣパッケ
ージ８側からの入射も可能になる。更には、アバランシ
ェ・フォト・ダイオードを連結した構造も取ることがで
きる。
【００３４】図１３は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例を示す模式的断面図である。
本例では図３に示したアバランシェ・フォト・ダイオー
ドを実装した例である。基板１とガラス基板４を接合す
ると同時に電極３ｂがガラス基板４上の電極１１と接触
して電気的導通を取っている。電極３ｂはＦＺ基板２の
基板１側のＰ+ 層２４にコンタクトするように形成され
ている。また、電極３ｂと基板１の間には、例えば酸化
膜からなる絶縁膜２５が形成されている。従って、電極
３ａと電極１１を各々ＩＣパッケージ８のリードピン１
０に金属ワイヤー１５等で接続することにより、リード
ピン１０に電圧を印加すればＰＮ接合に電圧がかかる事
になる。
ト・ダイオードの一実施例を示す模式的断面図である。
本例では図３に示したアバランシェ・フォト・ダイオー
ドを実装した例である。基板１とガラス基板４を接合す
ると同時に電極３ｂがガラス基板４上の電極１１と接触
して電気的導通を取っている。電極３ｂはＦＺ基板２の
基板１側のＰ+ 層２４にコンタクトするように形成され
ている。また、電極３ｂと基板１の間には、例えば酸化
膜からなる絶縁膜２５が形成されている。従って、電極
３ａと電極１１を各々ＩＣパッケージ８のリードピン１
０に金属ワイヤー１５等で接続することにより、リード
ピン１０に電圧を印加すればＰＮ接合に電圧がかかる事
になる。
【００３５】図１４は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例を示す模式的断面図である。
本例では図１３に示したアバランシェ・フォト・ダイオ
ードの構造に加えて、ガラス基板４とＩＣパッケージ８
に貫通穴６を及び９を形成した状態である。これはＸ線
等を入射する場合に必要になる。Ｘ線は基板を透過した
後でガラス基板と衝突し、散乱するためノイズを発生し
てしまう。また、ＩＣパッケージ８側からの入射も可能
になる。更には、アバランシェ・フォト・ダイオードを
連結した構造も取ることができる。
ト・ダイオードの一実施例を示す模式的断面図である。
本例では図１３に示したアバランシェ・フォト・ダイオ
ードの構造に加えて、ガラス基板４とＩＣパッケージ８
に貫通穴６を及び９を形成した状態である。これはＸ線
等を入射する場合に必要になる。Ｘ線は基板を透過した
後でガラス基板と衝突し、散乱するためノイズを発生し
てしまう。また、ＩＣパッケージ８側からの入射も可能
になる。更には、アバランシェ・フォト・ダイオードを
連結した構造も取ることができる。
【００３６】図１５は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例であり、図４に示したアバラ
ンシェ・フォト・ダイオードを実装した例である。ＰＮ
接合部への電圧の印加は電極３ａ、及び３ｂをリードピ
ン１０へ接続してそこから行っている。本構造によれば
ＦＺ基板２とガラス基板４との接合領域が増えるため機
械的強度が向上する。
ト・ダイオードの一実施例であり、図４に示したアバラ
ンシェ・フォト・ダイオードを実装した例である。ＰＮ
接合部への電圧の印加は電極３ａ、及び３ｂをリードピ
ン１０へ接続してそこから行っている。本構造によれば
ＦＺ基板２とガラス基板４との接合領域が増えるため機
械的強度が向上する。
【００３７】図１６は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例であり、図１５に示した構造
のガラス基板４とＩＣパッケージ８に貫通穴６及び９を
形成したものである。貫通穴をはＸ線等を入射する場合
に必要になる。Ｘ線は基板を透過した後でガラス基板と
衝突し、散乱するためノイズを発生してしまう。また、
ＩＣパッケージ８側からの入射も可能になる。更には、
アバランシェ・フォト・ダイオードを連結した構造も取
ることができる。
ト・ダイオードの一実施例であり、図１５に示した構造
のガラス基板４とＩＣパッケージ８に貫通穴６及び９を
形成したものである。貫通穴をはＸ線等を入射する場合
に必要になる。Ｘ線は基板を透過した後でガラス基板と
衝突し、散乱するためノイズを発生してしまう。また、
ＩＣパッケージ８側からの入射も可能になる。更には、
アバランシェ・フォト・ダイオードを連結した構造も取
ることができる。
【００３８】図１７は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例を示す模式的断面図である。
ＩＣパッケージに実装前の状態で、アバランシェ・フォ
ト・ダイオードとガラス基板を接合させたときの様子を
示している。ＦＺ基板２内に形成したＰＮ接合部へ電圧
を印加するための電極３ａ、及び３ｂはガラス基板４上
の電極１１と接触している。また、ガラス基板には電極
を接触しやすい様に凸部２８が形成してあり、該凸部２
８上に電極１１が形成してある。
ト・ダイオードの一実施例を示す模式的断面図である。
ＩＣパッケージに実装前の状態で、アバランシェ・フォ
ト・ダイオードとガラス基板を接合させたときの様子を
示している。ＦＺ基板２内に形成したＰＮ接合部へ電圧
を印加するための電極３ａ、及び３ｂはガラス基板４上
の電極１１と接触している。また、ガラス基板には電極
を接触しやすい様に凸部２８が形成してあり、該凸部２
８上に電極１１が形成してある。
【００３９】図１８は本発明によるアバランシェ・フォ
ト・ダイオードの実施例を示した図１７をＡ方向から見
たときの上面図である。（１００）の面方位を持つ基板
１を異方性エッチングしてした場合（１１１）面２９が
現れる。シリコン表面２３はＦＺ基板２のなかに形成し
た図１７に示したＰ+ 層２４の表面である。また、ガラ
ス基板４上には電極１１が形成されている。
ト・ダイオードの実施例を示した図１７をＡ方向から見
たときの上面図である。（１００）の面方位を持つ基板
１を異方性エッチングしてした場合（１１１）面２９が
現れる。シリコン表面２３はＦＺ基板２のなかに形成し
た図１７に示したＰ+ 層２４の表面である。また、ガラ
ス基板４上には電極１１が形成されている。
【００４０】図１９は本発明によるアバランシェ・フォ
ト・ダイオードの一実施例であり、図１７をＢ方向から
見たときの模式的上面図である。ガラス基板４上の電極
１１はＰＮ接合部へ電圧を印加する電極３ａ、３ｂと接
触している。従って、このガラス基板上の電極へ電圧を
印加することでアバランシェ・フォト・ダイオードとし
て機能する。また、ガラス基板４には貫通穴６が形成さ
れていて、Ｘ線等がガラス基板に衝突するのを避けてい
る。
ト・ダイオードの一実施例であり、図１７をＢ方向から
見たときの模式的上面図である。ガラス基板４上の電極
１１はＰＮ接合部へ電圧を印加する電極３ａ、３ｂと接
触している。従って、このガラス基板上の電極へ電圧を
印加することでアバランシェ・フォト・ダイオードとし
て機能する。また、ガラス基板４には貫通穴６が形成さ
れていて、Ｘ線等がガラス基板に衝突するのを避けてい
る。
【００４１】図２４〜２５は本発明によるアバランシェ
・フォト・ダイオードの製造工程である。図２４は、図
１に示したアバランシェ・フォト・ダイオードを図２に
示したアバランシェ・フォト・ダイオード（センシング
部分を異方性エッチングで薄くした物）にするための製
造方法の一実施例を示した図である。このうち、図２４
（ａ）〜（ｅ）はエッチングしない方の面をエッチング
液から保護するためのガラスカバー１０１ａを作る工程
を示している。
・フォト・ダイオードの製造工程である。図２４は、図
１に示したアバランシェ・フォト・ダイオードを図２に
示したアバランシェ・フォト・ダイオード（センシング
部分を異方性エッチングで薄くした物）にするための製
造方法の一実施例を示した図である。このうち、図２４
（ａ）〜（ｅ）はエッチングしない方の面をエッチング
液から保護するためのガラスカバー１０１ａを作る工程
を示している。
【００４２】図２４（ａ）は加工前のガラス基板１０１
を表している。図２４（ｂ）はガラス基板１０１上に金
属薄膜１０２を形成したところである。図２４（ｃ）は
金属薄膜１０２上にフォトレジスト１０３を形成したと
ころである。
を表している。図２４（ｂ）はガラス基板１０１上に金
属薄膜１０２を形成したところである。図２４（ｃ）は
金属薄膜１０２上にフォトレジスト１０３を形成したと
ころである。
【００４３】図２４（ｄ）は、更に金属薄膜１０２上の
フォトレジスト１０３と金属薄膜１０２をフォトリソグ
ラフィー技術によってパターニングしたところである。
図２４（ｅ）は前工程で形成した金属薄膜１０２とフォ
トレジスト１０３をマスクとしてガラス基板を弗酸系の
薬品でエッチングした工程である。さらに、図示はして
いないが、フォトレジスト１０３、金属薄膜１０２をエ
ッチングにより取り除き、凹部を有するガラスカバー１
０１ａを得る。
フォトレジスト１０３と金属薄膜１０２をフォトリソグ
ラフィー技術によってパターニングしたところである。
図２４（ｅ）は前工程で形成した金属薄膜１０２とフォ
トレジスト１０３をマスクとしてガラス基板を弗酸系の
薬品でエッチングした工程である。さらに、図示はして
いないが、フォトレジスト１０３、金属薄膜１０２をエ
ッチングにより取り除き、凹部を有するガラスカバー１
０１ａを得る。
【００４４】図２５（ｆ）は図２４（ｅ）工程までで形
成した形成したガラスカバー１０１ａとアバランシェ・
フォト・ダイオード素子１０４を貼り合わせたところで
ある。貼り合わせる方法としては陽極接合法や低融点ガ
ラスを用いた方法、または共晶接合法などで行うことが
できる。この工程は次の（ｇ）工程でシリコン基板１０
６をエッチングする際に薬品からアバランシェ・フォト
・ダイオード素子表面を保護するために行うものであ
る。
成した形成したガラスカバー１０１ａとアバランシェ・
フォト・ダイオード素子１０４を貼り合わせたところで
ある。貼り合わせる方法としては陽極接合法や低融点ガ
ラスを用いた方法、または共晶接合法などで行うことが
できる。この工程は次の（ｇ）工程でシリコン基板１０
６をエッチングする際に薬品からアバランシェ・フォト
・ダイオード素子表面を保護するために行うものであ
る。
【００４５】（ｇ）工程では、シリコン窒化膜１０５を
マスクとしてシリコン基板１０６を水酸化カリウム等の
アルカリ薬品でエッチング異方性エッチングしたところ
を表している。シリコン基板１０６のエッチングは弗酸
系の薬品で等方性エッチングする事も可能である。シリ
コン基板１０６のエッチングはアバランシェ・フォト・
ダイオード素子１０４を形成しているＳＯＩ基板（課題
を解決するための手段の第一の手段で説明した絶縁膜を
挟んでシリコン半導体基板をはりあわせた構造の基板を
ＳＯＩ基板と呼ぶ）のシリコン酸化膜１０７でエッチン
グがストップしたようになる。ここで薬品から取り出し
て洗浄を行う。その後、シリコン酸化膜を弗酸系の薬品
でエッチングして除去したところが図２５（ｇ）であ
る。
マスクとしてシリコン基板１０６を水酸化カリウム等の
アルカリ薬品でエッチング異方性エッチングしたところ
を表している。シリコン基板１０６のエッチングは弗酸
系の薬品で等方性エッチングする事も可能である。シリ
コン基板１０６のエッチングはアバランシェ・フォト・
ダイオード素子１０４を形成しているＳＯＩ基板（課題
を解決するための手段の第一の手段で説明した絶縁膜を
挟んでシリコン半導体基板をはりあわせた構造の基板を
ＳＯＩ基板と呼ぶ）のシリコン酸化膜１０７でエッチン
グがストップしたようになる。ここで薬品から取り出し
て洗浄を行う。その後、シリコン酸化膜を弗酸系の薬品
でエッチングして除去したところが図２５（ｇ）であ
る。
【００４６】図２５（ｈ）はガラスカバー１０１ａとア
バランシェ・フォト・ダイオード素子１０４の両方から
ダイシングを行ったところである。この時、ガラスカバ
ー１０１ａとアバランシェ・フォト・ダイオード素子１
０４を同時にダイシングしてしまうとダイシング時の冷
却水が切り粉を巻き込み、それがアバランシェ・フォト
・ダイオード素子１０４表面に付着して除去できなくな
ることが多い。このため、図２５（ｈ）に示したダイシ
ングライン１１１で示した深さまででダイシングを止
め、シリコン基板、ガラスカバー１０１ａとも完全に切
断しないようにする。図２５（ｉ）は、図２５（ｈ）で
示した工程で行ったダイシングライン１１１に従って折
曲げて、表面のガラス基板を除去及びアバランシェ・フ
ォト・ダイオード素子１０４のウェハから切り離しする
ことによりアバランシェ・フォト・ダイオード素子を完
成させたところである。
バランシェ・フォト・ダイオード素子１０４の両方から
ダイシングを行ったところである。この時、ガラスカバ
ー１０１ａとアバランシェ・フォト・ダイオード素子１
０４を同時にダイシングしてしまうとダイシング時の冷
却水が切り粉を巻き込み、それがアバランシェ・フォト
・ダイオード素子１０４表面に付着して除去できなくな
ることが多い。このため、図２５（ｈ）に示したダイシ
ングライン１１１で示した深さまででダイシングを止
め、シリコン基板、ガラスカバー１０１ａとも完全に切
断しないようにする。図２５（ｉ）は、図２５（ｈ）で
示した工程で行ったダイシングライン１１１に従って折
曲げて、表面のガラス基板を除去及びアバランシェ・フ
ォト・ダイオード素子１０４のウェハから切り離しする
ことによりアバランシェ・フォト・ダイオード素子を完
成させたところである。
【００４７】図２６は、図７等に示した実施例に用いて
いるガラス基板の製法を表したものである。本工程はア
バランシェ・フォト・ダイオード素子１０４に電極を形
成したガラス基板４を接合して、ガラス基板側の電極へ
逆バイアスを印加することによりアバランシェ・フォト
・ダイオード素子としての機能を得るためのものであ
る。
いるガラス基板の製法を表したものである。本工程はア
バランシェ・フォト・ダイオード素子１０４に電極を形
成したガラス基板４を接合して、ガラス基板側の電極へ
逆バイアスを印加することによりアバランシェ・フォト
・ダイオード素子としての機能を得るためのものであ
る。
【００４８】図２６（ａ）は加工前のガラス基板４を表
している。図２６（ｂ）はガラス基板に超音波加工等で
貫通穴６を形成したところである。この貫通穴は、アバ
ランシェ・フォト・ダイオード素子へＸ線等が入射した
際にガラス基板によって反射されるのを防ぐ為に形成し
ている。
している。図２６（ｂ）はガラス基板に超音波加工等で
貫通穴６を形成したところである。この貫通穴は、アバ
ランシェ・フォト・ダイオード素子へＸ線等が入射した
際にガラス基板によって反射されるのを防ぐ為に形成し
ている。
【００４９】図２６（ｃ）はガラス基板をエッチング加
工するために金属薄膜１０２及びフォトレジスト１０３
をガラス基板４上に成膜し、パターニングした状態であ
る。図２６（ｄ）は（ｃ）で形成した金属薄膜１０２と
フォトレジスト１０３に従ってガラス基板４をエッチン
グしたところである。
工するために金属薄膜１０２及びフォトレジスト１０３
をガラス基板４上に成膜し、パターニングした状態であ
る。図２６（ｄ）は（ｃ）で形成した金属薄膜１０２と
フォトレジスト１０３に従ってガラス基板４をエッチン
グしたところである。
【００５０】図２６（ｅ）はガラス基板のエッチング後
の状態であり、本図中の凸部１０８がアバランシェ・フ
ォト・ダイオード素子と後工程で接合する部分である。
図２６（ｆ）は更に二回目のガラスエッチングを行うた
めに金属薄膜１０２及びフォトレジスト１０３をガラス
基板４上に成膜したところである。
の状態であり、本図中の凸部１０８がアバランシェ・フ
ォト・ダイオード素子と後工程で接合する部分である。
図２６（ｆ）は更に二回目のガラスエッチングを行うた
めに金属薄膜１０２及びフォトレジスト１０３をガラス
基板４上に成膜したところである。
【００５１】図２７（ｇ）は前工程で成膜した金属薄膜
１０２とフォトレジスト１０３をパターニングしたとこ
ろである。図２７（ｈ）は（ｇ）工程で形成した金属薄
膜１０２とフォトレジスト１０３に従ってガラス基板を
エッチングしたところである。
１０２とフォトレジスト１０３をパターニングしたとこ
ろである。図２７（ｈ）は（ｇ）工程で形成した金属薄
膜１０２とフォトレジスト１０３に従ってガラス基板を
エッチングしたところである。
【００５２】図２７（ｉ）はガラス基板のエッチング後
の状態であり、本工程で形成された凸部１０９は後工程
でアバランシェ・フォト・ダイオード素子と接触して電
気的接続を取る部分である。図２７（ｊ）はガラス側電
極の電極材になるアルミ等の金属薄膜１０２を成膜し、
パターニングしたところである。
の状態であり、本工程で形成された凸部１０９は後工程
でアバランシェ・フォト・ダイオード素子と接触して電
気的接続を取る部分である。図２７（ｊ）はガラス側電
極の電極材になるアルミ等の金属薄膜１０２を成膜し、
パターニングしたところである。
【００５３】図２７（ｋ）は（ｊ）迄の工程で完成した
ガラス基板とアバランシェ・フォト・ダイオード素子を
接合したところである。接合方法としては、陽極接合法
や低融点ガラスを用いる方法等がある。
ガラス基板とアバランシェ・フォト・ダイオード素子を
接合したところである。接合方法としては、陽極接合法
や低融点ガラスを用いる方法等がある。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
ＦＺ−ＳＯＩ基板にアバランシェ・フォト・ダイオード
を設け、基板１の一部を除去してＦＺ基板を露出させ、
その面に浅い拡散層を形成したので、非常に検出感度及
び時間分解能が高いアバランシェ・フォト・ダイオード
とすることができた。更に、これらのアバランシェ・フ
ォト・ダイオードとガラス基板を接合して種々な方法で
実装出来るようになった。その効果としては、より機械
的強度が増し、基板の反りや変形を防止できた。基板と
ガラス基板の接合には陽極接合法や低融点ガラス等で行
うと脱ガスが無いため真空中で使用する事も出来るよう
になった。更に、ガラス基板及びＩＣパッケージに貫通
穴を形成することで光検出に限らないでＸ線等の検出も
できるようになった。
ＦＺ−ＳＯＩ基板にアバランシェ・フォト・ダイオード
を設け、基板１の一部を除去してＦＺ基板を露出させ、
その面に浅い拡散層を形成したので、非常に検出感度及
び時間分解能が高いアバランシェ・フォト・ダイオード
とすることができた。更に、これらのアバランシェ・フ
ォト・ダイオードとガラス基板を接合して種々な方法で
実装出来るようになった。その効果としては、より機械
的強度が増し、基板の反りや変形を防止できた。基板と
ガラス基板の接合には陽極接合法や低融点ガラス等で行
うと脱ガスが無いため真空中で使用する事も出来るよう
になった。更に、ガラス基板及びＩＣパッケージに貫通
穴を形成することで光検出に限らないでＸ線等の検出も
できるようになった。
【図１】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図２】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図３】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図４】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図５】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図６】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図７】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図８】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図９】本発明によるアバランシェ・フォト・ダイオー
ドの一実施例を示した模式的断面図である。
ドの一実施例を示した模式的断面図である。
【図１０】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１１】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１２】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１３】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１４】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１５】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１６】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示した模式的断面図である。
ードの一実施例を示した模式的断面図である。
【図１７】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示したもので、ＩＣパッケージへ実装
する前の模式的断面図である。
ードの一実施例を示したもので、ＩＣパッケージへ実装
する前の模式的断面図である。
【図１８】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示したもので、図１７のＡ方向から見
た模式的上面図である。
ードの一実施例を示したもので、図１７のＡ方向から見
た模式的上面図である。
【図１９】本発明によるアバランシェ・フォト・ダイオ
ードの一実施例を示したもので、図１７のＢ方向から見
た模式的上面図である。
ードの一実施例を示したもので、図１７のＢ方向から見
た模式的上面図である。
【図２０】従来のアバランシェ・フォト・ダイオードを
示した模式的断面図である。
示した模式的断面図である。
【図２１】従来のアバランシェ・フォト・ダイオードを
示した模式的断面図である。
示した模式的断面図である。
【図２２】従来のアバランシェ・フォト・ダイオードを
示した模式的断面図である。
示した模式的断面図である。
【図２３】従来のアバランシェ・フォト・ダイオードを
示した模式的断面図である。
示した模式的断面図である。
【図２４】本発明によるアバランシェ・フォト・ダイオ
ードの製造方法を示した断面図である。
ードの製造方法を示した断面図である。
【図２５】本発明によるアバランシェ・フォト・ダイオ
ードの製造方法を示した断面図である。
ードの製造方法を示した断面図である。
【図２６】本発明によるアバランシェ・フォト・ダイオ
ードの製造方法を示した断面図である。
ードの製造方法を示した断面図である。
【図２７】本発明によるアバランシェ・フォト・ダイオ
ードの製造方法を示した断面図である。
ードの製造方法を示した断面図である。
１ 第１の基板 ２ 第２の基板（ＦＺ基板） ３、３ａ、３ｂ、１１、１２、１１０ 電極 ４ ガラス基板 ５、７、２５、２６ 絶縁膜 ６、９ 貫通穴 ８ ＩＣパッケージ １０ リードピン １４ 基板開口部 １５ 金属ワイヤー １６、１７ Ｎ型層 １８、２４ Ｐ+ 層 １９ Ｐ±層 ２３ シリコン表面 ２７ ＦＺ基板 ２８、１０８、１０９ 凸部 ２９ （１１１）面 １０１ ガラス基板 １０１ａ ガラスカバー １０２ 金属薄膜 １０３ フォトレジスト １０４ アバランシェ・フォト・ダイオード素子 １０５ シリコン窒化膜 １０６ シリコン基板 １０７ シリコン酸化膜 １１１ ダイシングライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 豊 千葉県千葉市美浜区中瀬１丁目８番地 セ イコー電子工業株式会社内 (72)発明者 山中 順子 千葉県千葉市美浜区中瀬１丁目８番地 セ イコー電子工業株式会社内 (72)発明者 小関 修 千葉県千葉市美浜区中瀬１丁目８番地 セ イコー電子工業株式会社内
Claims (10)
- 【請求項１】 第１の基板（１）上に第１の絶縁膜
（５）を有し、 該絶縁膜（５）上に結晶成長されたシリコン半導体基板
（ＦＺ基板）からなる第２の基板（２）（以上まとめて
ＳＯＩ基板という）を有し、 該第２の基板（２）にはＰＮ接合が形成されており、 該ＰＮ接合に電圧を印加するための電極（３ａ、３ｂ）
が第２の基板（２）の表面上に第２の絶縁膜（７）を挟
んで形成されており、 前記第１の基板（１）とガラス基板（４）を接合し、 該ガラス基板（４）の第１の基板と接合していない面を
ＩＣパッケージ（８）に接合し、 前記電極（３ａ、３ｂ）とＩＣパッケージ（８）のリー
ドピン（１０）を電気的に接続したことを特徴とするア
バランシェ・フォト・ダイオード。 - 【請求項２】 前記第２の基板（２）中のＰＮ接合の直
下部分の少なくとも一部分において、 前記第１の基板（１）が除去されていることを特徴とす
る請求項１記載のアバランシェ・フォト・ダイオード。 - 【請求項３】 前記第１の基板（１）は（１００）面方
位のシリコン半導体基板であることを特徴とする請求項
２記載のアバランシェ・フォト・ダイオード。 - 【請求項４】 前記第２の基板（２）の前記第１の基板
（１）が除去された部分の表面のみが選択的に不純物ド
ーピングされていることを特徴とする請求項２記載のア
バランシェ・フォト・ダイオード。 - 【請求項５】 第２の基板（２）にはＰＮ接合が形成さ
れており、 該ＰＮ接合に電圧を印加するための電極（３ａ、３ｂ）
が第２の基板（２）の表面上に第２の絶縁膜（７）を挟
んで形成されており、 前記第２の基板（２）の電極（３ａ、３ｂ）形成面とガ
ラス基板（４）上の電極（１１）形成面を接合し、 前記電極（３ａ、３ｂ）とガラス基板（４）上の電極
（１１）は電気的導通があり、 ガラス基板（４）上の電極（１１）を形成した面とは反
対の面をＩＣパッケージ（８）に接合し、 ガラス基板（４）上に形成した前記電極（１１）とＩＣ
パッケージ（８）のリードピン（１０）を電気的に接続
したことを特徴とするアバランシェ・フォト・ダイオー
ド。 - 【請求項６】 前記ガラス基板（４）の第２の基板
（２）内のＰＮ接合形成部の直下部分に貫通穴（６）が
形成され、 さらに、該貫通穴（６）と前記ＰＮ接合形成部を直線的
に結ぶ位置であるＩＣパッケージ（８）に貫通穴（９）
が形成されたことを特徴とする請求項１または請求項５
記載のアバランシェ・フォト・ダイオード。 - 【請求項７】 前記第２の基板（２）中のＰＮ接合の直
下部分の少なくとも一部分において、 前記第１の基板（１）が除去されていることを特徴とす
る請求項６記載のアバランシェ・フォト・ダイオード。 - 【請求項８】 前記第２の基板（２）の前記第１の基板
が除去された部分の表面のみが選択的に不純物がドーピ
ングされており、 該不純物がドーピングされている領域と電気的に接続す
るために前記第１の基板（１）の第２の基板と接合して
いない面上に電極（３ａ）を形成し、 ＰＮ接合部への電圧印加は第２の基板の表面に形成した
電極（３ｂ）と電極（３ａ）から行ない、ガラス基板上
電極（１１）と前記電極（３ｂ）は接触して電気的導通
が取れており、 該ガラス基板（４）上に形成した前記電極（１１）及び
第１の基板（１）上に形成した電極（１２）とＩＣパッ
ケージ（８）のリードピン（１０）を電気的に接続した
ことを特徴とする請求項７記載のアバランシェ・フォト
・ダイオード。 - 【請求項９】 アバランシェ・フォト・ダイオードの製
造方法において、 （ａ）ガラス基板の一方の面に金属薄膜を形成する工程
と、 （ｂ）前記金属薄膜をパターニングする工程と、 （ｃ）パターニングされたフォトレジストをマスクとし
て金属薄膜をエッチングする工程と、 （ｄ）前記金属薄膜をマスクとしてガラス基板を弗酸系
の薬品でエッチングする工程と、 （ｅ）前記マスクとしていたフォトレジスト及び金属薄
膜を除去する工程と、からなるＦＺ基板表面を保護する
ためのガラスカバーを加工する工程と、 （ｆ）前記ガラスカバーのエッチングをした面とアバラ
ンシェ・フォト・ダイオードを形成したＳＯＩ基板のＦ
Ｚ基板面を対向させ、ガラスカバーの金属薄膜を除去し
た部分とＦＺ基板を接合させてＦＺ基板を保護する工程
と、 （ｇ）ＣＺ基板のシリコン窒化膜を除去した部分をアル
カリ系の薬品でエッチングし、ＳＯＩ基板中のシリコン
酸化膜でエッチングの進行を停止させてダイヤフラムを
形成する工程と、 （ｈ）ガラス基板の肉薄部分（ガラス基板エッチング部
分）をガラス基板側からガラス基板が貫通しない深さま
でダイシングする工程と、 （ｉ）ＣＺ基板側から前記ガラス基板に加工したダイシ
ングラインと相対的な位置関係にある部分をＣＺ基板を
貫通させない深さまでダイシングする工程と、ガラスカ
バーとＳＯＩ基板を折曲してガラスカバーを除去する工
程からなることを特徴とするアバランシェ・フォト・ダ
イオードの製造方法。 - 【請求項１０】 アバランシェ・フォト・ダイオードの
製造方法において、 （ａ）ガラス基板側に金属薄膜を形成し、フォトレジス
トを塗布し、パターニングする工程と、 （ｂ）該パターニングしたフォトレジストに従って金属
薄膜をエッチングし、該金属薄膜をマスクとしてガラス
基板を弗酸系の薬品でエッチングする工程と、 （ｃ）マスクとして使用した金属薄膜及びフォトレジス
トを除去する工程と、 （ｄ）ガラス基板表面に金属薄膜を形成し、フォトレジ
ストを塗布し、パターニングする工程と、 （ｅ）パターニングしたフォトレジストに従って金属薄
膜をエッチングし、パターニングされた金属薄膜をマス
クとしてガラス基板を弗酸系の薬品でエッチングする工
程と、 （ｆ）マスクとして使用した金属薄膜及びフォトレジス
トを除去する工程と、 （ｇ）ガラス基板側の電極となる金属薄膜をガラス基板
のエッチング加工を施した面にスパッタ法や蒸着法等で
形成し、該金属薄膜をフォトリソグラフィー技術によっ
てエッチングし、パターニングする工程と、 （ｈ）ＳＯＩ基板のＦＺ基板面上の電極とガラス基板上
に形成した電極を接触させて位置合わせし、接合する工
程からなることを特徴とするアバランシェ・フォト・ダ
イオードの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07203061A JP3091903B2 (ja) | 1994-08-17 | 1995-08-09 | アバランシェ・フォト・ダイオード及びその製造方法 |
| EP95305733A EP0697743A1 (en) | 1994-08-17 | 1995-08-17 | Avalanche photodiode joined with with an integrated circuit package and method of fabrication |
| US08/516,234 US5763903A (en) | 1994-08-17 | 1995-08-17 | Avalanche photodiode for light detection |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19341494 | 1994-08-17 | ||
| JP6-193414 | 1994-08-17 | ||
| JP6-194417 | 1994-08-18 | ||
| JP19441794 | 1994-08-18 | ||
| JP07203061A JP3091903B2 (ja) | 1994-08-17 | 1995-08-09 | アバランシェ・フォト・ダイオード及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111542A true JPH08111542A (ja) | 1996-04-30 |
| JP3091903B2 JP3091903B2 (ja) | 2000-09-25 |
Family
ID=27326760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07203061A Expired - Fee Related JP3091903B2 (ja) | 1994-08-17 | 1995-08-09 | アバランシェ・フォト・ダイオード及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5763903A (ja) |
| EP (1) | EP0697743A1 (ja) |
| JP (1) | JP3091903B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229165B1 (en) | 1997-08-29 | 2001-05-08 | Ntt Electronics Corporation | Semiconductor device |
| JP2003086827A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| JP2005501405A (ja) * | 2001-08-24 | 2005-01-13 | カール−ツアイス−シュティフツンク | 電子部品の作製方法 |
| WO2005011004A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子 |
| WO2005011005A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子及びその製造方法 |
| JP2005191552A (ja) * | 2003-12-05 | 2005-07-14 | Showa Denko Kk | 発光ダイオードおよびその製造方法 |
| JP2009533882A (ja) * | 2006-04-19 | 2009-09-17 | パーキンエルマー・カナダ・インコーポレーテッド | 貼り合わせウェハアバランシェフォトダイオードおよびその製造方法 |
| WO2010098223A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
| WO2010098224A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| WO2010098222A1 (ja) * | 2009-02-25 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
| WO2010098225A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| WO2010098221A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| US8368159B2 (en) | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
| US8629485B2 (en) | 2009-02-24 | 2014-01-14 | Hamamatsu Photonics K.K. | Semiconductor photodetection element |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0177785B1 (ko) * | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| NL1003390C2 (nl) * | 1996-06-21 | 1997-12-23 | Univ Delft Tech | Vlakke stralingssensor en werkwijze voor haar vervaardiging. |
| JP3177962B2 (ja) * | 1998-05-08 | 2001-06-18 | 日本電気株式会社 | プレーナ型アバランシェフォトダイオード |
| KR100480288B1 (ko) * | 2001-09-26 | 2005-04-06 | 삼성전자주식회사 | 평면형 애벌랜치 포토다이오드 |
| EP1369929B1 (en) * | 2002-05-27 | 2016-08-03 | STMicroelectronics Srl | A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process |
| US6846172B2 (en) * | 2002-06-07 | 2005-01-25 | The Procter & Gamble Company | Embossing apparatus |
| US6794631B2 (en) | 2002-06-07 | 2004-09-21 | Corning Lasertron, Inc. | Three-terminal avalanche photodiode |
| US7963695B2 (en) | 2002-07-23 | 2011-06-21 | Rapiscan Systems, Inc. | Rotatable boom cargo scanning system |
| TWI231054B (en) * | 2003-03-13 | 2005-04-11 | Showa Denko Kk | Light-emitting diode and its manufacturing method |
| JP2005045073A (ja) * | 2003-07-23 | 2005-02-17 | Hamamatsu Photonics Kk | 裏面入射型光検出素子 |
| DE10350038A1 (de) * | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Verfahren zum anodischen Bonden von Wafern und Vorrichtung |
| TWI239670B (en) * | 2004-12-29 | 2005-09-11 | Ind Tech Res Inst | Package structure of light emitting diode and its manufacture method |
| US7635904B2 (en) * | 2005-03-21 | 2009-12-22 | International Business Machines Corporation | Apparatus and methods for packaging electronic devices for optical testing |
| US7809104B2 (en) * | 2005-11-11 | 2010-10-05 | L-3 Communications Security and Detection Systems Inc. | Imaging system with long-standoff capability |
| US7741657B2 (en) * | 2006-07-17 | 2010-06-22 | Intel Corporation | Inverted planar avalanche photodiode |
| DE102009017505B4 (de) * | 2008-11-21 | 2014-07-10 | Ketek Gmbh | Strahlungsdetektor, Verwendung eines Strahlungsdetektors und Verfahren zur Herstellung eines Strahlungsdetektors |
| US9310323B2 (en) | 2009-05-16 | 2016-04-12 | Rapiscan Systems, Inc. | Systems and methods for high-Z threat alarm resolution |
| EP2507799B1 (en) | 2009-12-03 | 2020-02-05 | Rapiscan Systems, Inc. | Time of flight backscatter imaging system |
| PL3252506T3 (pl) | 2011-02-08 | 2021-05-31 | Rapiscan Systems, Inc. | Tajny nadzór przy użyciu wykrywania multimodalnego |
| DE102011102007B4 (de) * | 2011-05-19 | 2012-12-27 | Austriamicrosystems Ag | Fotodiode und Herstellungsverfahren |
| CN102496632B (zh) * | 2011-12-29 | 2014-04-16 | 北京大学 | 基于键合基片的超薄硅pin高能粒子探测器及制备方法 |
| WO2013181646A2 (en) | 2012-06-01 | 2013-12-05 | Rapiscan Systems, Inc. | Methods and systems for time-of-flight neutron interrogation for material descrimination |
| DE102012214690B4 (de) * | 2012-08-17 | 2015-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Hybrider Detektor zum Detektieren elektromagnetischer Strahlung und Verfahren zu seiner Herstellung |
| JP6385369B2 (ja) | 2013-01-31 | 2018-09-05 | ラピスカン システムズ、インコーポレイテッド | 運搬可能な安全性検査システム |
| US9557427B2 (en) | 2014-01-08 | 2017-01-31 | Rapiscan Systems, Inc. | Thin gap chamber neutron detectors |
| JP6663167B2 (ja) * | 2015-03-18 | 2020-03-11 | 浜松ホトニクス株式会社 | 光検出装置 |
| WO2021092361A1 (en) * | 2019-11-08 | 2021-05-14 | Mosaic Microsystems Llc | Facilitating formation of a via in a substrate |
| CN112652676A (zh) * | 2020-12-02 | 2021-04-13 | 广东省大湾区集成电路与系统应用研究院 | 一种探测器的集成结构及集成方法 |
| CA3207580A1 (en) | 2021-02-23 | 2022-09-01 | Neil Duncan CARRINGTON | Systems and methods for eliminating cross-talk in scanning systems having multiple x-ray sources |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1441261A (en) * | 1972-03-28 | 1976-06-30 | Emi Ltd | Semiconductor avalanche photodiodes |
| FR2284989A1 (fr) * | 1974-09-13 | 1976-04-09 | Comp Generale Electricite | Photodetecteur rapide a faible tension d'alimentation |
| JPS5513963A (en) * | 1978-07-17 | 1980-01-31 | Nec Corp | Photo semiconductor device |
| US5146296A (en) * | 1987-12-03 | 1992-09-08 | Xsirius Photonics, Inc. | Devices for detecting and/or imaging single photoelectron |
| JP2621325B2 (ja) * | 1988-04-11 | 1997-06-18 | 富士通株式会社 | Ｓｏｉ基板及びその製造方法 |
| JPH0246770A (ja) * | 1988-08-08 | 1990-02-16 | Seiko Epson Corp | 半導体装置 |
| JPH03120875A (ja) * | 1989-10-04 | 1991-05-23 | Yokogawa Electric Corp | シンコンフォトセンサ |
| JPH07240534A (ja) * | 1993-03-16 | 1995-09-12 | Seiko Instr Inc | 光電変換半導体装置及びその製造方法 |
-
1995
- 1995-08-09 JP JP07203061A patent/JP3091903B2/ja not_active Expired - Fee Related
- 1995-08-17 US US08/516,234 patent/US5763903A/en not_active Expired - Lifetime
- 1995-08-17 EP EP95305733A patent/EP0697743A1/en not_active Withdrawn
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229165B1 (en) | 1997-08-29 | 2001-05-08 | Ntt Electronics Corporation | Semiconductor device |
| US8114304B2 (en) | 2001-08-24 | 2012-02-14 | Wafer-Level Packaging Portfolio Llc | Method for producing electronic components |
| JP2005501405A (ja) * | 2001-08-24 | 2005-01-13 | カール−ツアイス−シュティフツンク | 電子部品の作製方法 |
| JP2003086827A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| US7560790B2 (en) * | 2003-07-29 | 2009-07-14 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| JP2005051080A (ja) * | 2003-07-29 | 2005-02-24 | Hamamatsu Photonics Kk | 裏面入射型光検出素子及びその製造方法 |
| JP2005051078A (ja) * | 2003-07-29 | 2005-02-24 | Hamamatsu Photonics Kk | 裏面入射型光検出素子 |
| JP4499385B2 (ja) * | 2003-07-29 | 2010-07-07 | 浜松ホトニクス株式会社 | 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法 |
| JP4499386B2 (ja) * | 2003-07-29 | 2010-07-07 | 浜松ホトニクス株式会社 | 裏面入射型光検出素子の製造方法 |
| US7768086B2 (en) | 2003-07-29 | 2010-08-03 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| WO2005011005A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子及びその製造方法 |
| WO2005011004A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子 |
| US7964898B2 (en) | 2003-07-29 | 2011-06-21 | Hamamatsu Photonics K.K. | Back illuminated photodetector |
| JP2005191552A (ja) * | 2003-12-05 | 2005-07-14 | Showa Denko Kk | 発光ダイオードおよびその製造方法 |
| JP4594708B2 (ja) * | 2003-12-05 | 2010-12-08 | 昭和電工株式会社 | 発光ダイオードおよびその製造方法、発光ダイオードランプ。 |
| JP2009533882A (ja) * | 2006-04-19 | 2009-09-17 | パーキンエルマー・カナダ・インコーポレーテッド | 貼り合わせウェハアバランシェフォトダイオードおよびその製造方法 |
| CN102334197A (zh) * | 2009-02-24 | 2012-01-25 | 浜松光子学株式会社 | 半导体光检测元件 |
| WO2010098224A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| US9972729B2 (en) | 2009-02-24 | 2018-05-15 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| JP2010226074A (ja) * | 2009-02-24 | 2010-10-07 | Hamamatsu Photonics Kk | フォトダイオード及びフォトダイオードアレイ |
| JP2010226073A (ja) * | 2009-02-24 | 2010-10-07 | Hamamatsu Photonics Kk | フォトダイオード及びフォトダイオードアレイ |
| JP2010226071A (ja) * | 2009-02-24 | 2010-10-07 | Hamamatsu Photonics Kk | 半導体光検出素子 |
| WO2010098225A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| JP2011014856A (ja) * | 2009-02-24 | 2011-01-20 | Hamamatsu Photonics Kk | フォトダイオードの製造方法及びフォトダイオード |
| US9614109B2 (en) | 2009-02-24 | 2017-04-04 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| KR20110131171A (ko) * | 2009-02-24 | 2011-12-06 | 하마마츠 포토닉스 가부시키가이샤 | 포토 다이오드 및 포토 다이오드 어레이 |
| KR20110136789A (ko) * | 2009-02-24 | 2011-12-21 | 하마마츠 포토닉스 가부시키가이샤 | 포토 다이오드 및 포토 다이오드 어레이 |
| WO2010098221A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| WO2010098223A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
| US9419159B2 (en) | 2009-02-24 | 2016-08-16 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
| US9190551B2 (en) | 2009-02-24 | 2015-11-17 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US8629485B2 (en) | 2009-02-24 | 2014-01-14 | Hamamatsu Photonics K.K. | Semiconductor photodetection element |
| US8742528B2 (en) | 2009-02-24 | 2014-06-03 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US8916945B2 (en) | 2009-02-24 | 2014-12-23 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
| US8994135B2 (en) | 2009-02-24 | 2015-03-31 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US8564087B2 (en) | 2009-02-25 | 2013-10-22 | Hamamatsu Photonics K.K. | Photodiode manufacturing method and photodiodes |
| WO2010098222A1 (ja) * | 2009-02-25 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオードの製造方法及びフォトダイオード |
| JP2010199289A (ja) * | 2009-02-25 | 2010-09-09 | Hamamatsu Photonics Kk | フォトダイオードの製造方法及びフォトダイオード |
| US8368159B2 (en) | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3091903B2 (ja) | 2000-09-25 |
| EP0697743A1 (en) | 1996-02-21 |
| US5763903A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3091903B2 (ja) | アバランシェ・フォト・ダイオード及びその製造方法 | |
| US5244817A (en) | Method of making backside illuminated image sensors | |
| EP0772045B1 (en) | All-silicon monolithic motion sensor with integrated conditioning circuit | |
| EP2141749B1 (en) | Back-illuminated photodetector and method for manufacturing the same | |
| EP1742276A1 (en) | Semiconductor light detecting element and manufacturing method thereof | |
| US7649236B2 (en) | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations | |
| JP2004031452A (ja) | 裏面入射型固体撮像素子 | |
| JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
| TW201241964A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2821062B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| KR101004243B1 (ko) | 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치 | |
| JPH1090298A (ja) | 光学半導体素子およびその製造方法 | |
| JP4581215B2 (ja) | 薄膜センシング部を有する半導体装置の製造方法 | |
| US5946549A (en) | Method for manufacturing sensor using semiconductor | |
| WO2004082024A1 (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| TW200531300A (en) | A semiconductor photodetecting device and the fabrication method thereof | |
| JP2907125B2 (ja) | 裏面照射型固体撮像素子の製造方法 | |
| JPH06249708A (ja) | 赤外線センサおよびその製造方法 | |
| JP2001358345A (ja) | 半導体圧力センサの製造方法 | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP2622272B2 (ja) | 半導体加速度センサの製造方法 | |
| KR940010492B1 (ko) | 실리콘 용융접합을 이용한 센서용 실리콘 구조 및 그 제조방법 | |
| JP3500813B2 (ja) | 半導体ウエハの切断方法 | |
| JPH0831608B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH06331471A (ja) | 半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |