DE102012214690B4

DE102012214690B4 - Hybrider Detektor zum Detektieren elektromagnetischer Strahlung und Verfahren zu seiner Herstellung

Info

Publication number: DE102012214690B4
Application number: DE102012214690.3A
Authority: DE
Inventors: Daniel Durini Romero; Werner Brockherde; Holger Vogt
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2012-08-17
Filing date: 2012-08-17
Publication date: 2015-12-17
Anticipated expiration: 2032-08-18
Also published as: DE102012214690A1

Abstract

Detektor zur Detektion elektromagnetischer Strahlung mit folgenden Merkmalen: einem ersten Halbleiterchip (12; 312) mit einem ersten Halbleitermaterial als Substratmaterial; einem zweiten Halbleiterchip (22; 322) mit einem zweiten Halbleitermaterial als Substratmaterial, das unterschiedlich vom ersten Halbleitermaterial ist, wobei der erste Halbleiterchip (12; 312) und das zweite Halbleiterchip (22; 322) mit gegenüberliegenden Hauptoberflächen (14, 24) zueinander angeordnet sind; einem ersten Array mit einer Mehrzahl von ersten Detektionsstrukturen (18; 318) innerhalb des ersten Halbleiterchips (12; 312), die als eine Lawinenphotodiodenstruktur oder eine Single-Photon-Avalanche-Photodiodenstruktur innerhalb des ersten Halbleiterchips ausgebildet sind; einem zweiten Array mit einer Mehrzahl von zweiten Detektionsstrukturen (28; 328) innerhalb des zweiten Halbleiterchips (22; 322), die jeweils mit den ersten Detektionsstrukturen (18; 318) überlappend angeordnet sind, wobei jede Detektionsstruktur des ersten Arrays und des zweiten Arrays einen elektrischen Kontaktbereich (127, 227) an der entsprechenden Hauptoberfläche (14, 24) der gegenüberliegenden Hauptoberflächen umfasst; einem Array aus elektrischen Verbindungen (192), die die elektrischen Kontaktbereiche von jeweils einer ersten Detektionsstruktur des ersten Arrays mit einer zweiten Detektionsstruktur des zweiten Arrays elektrisch miteinander verbinden; und einer Ausleseschaltung für die ersten Detektionsstrukturen (18; 318) und die zweiten Detektionsstrukturen (28; 328), die in dem ersten Halbleiterchip (12; 312) oder an einer Oberfläche davon angeordnet ist.

Description

Technisches Gebiet
Ausführungsbeispiele der vorliegenden Erfindung schaffen einen Detektor zur Detektion elektromagnetischer Strahlung. Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Herstellen eines Detektors zur Detektion elektromagnetischer Strahlung. Weitere Ausführungsbeispiele der vorliegenden Erfindung betreffen hybride Breitband-Bildgebungsvorrichtungen (engl.: ”Broadband Hybrid Imaging Devices”).
Hintergrund der Erfindung
Die Technologie von integrierten CMOS-Bildsensoren („Complementary Metal Oxide Semiconductor”-Bildsensoren), auch als CMOS-integrierte Bildsensortechnologie (engl.: „CIS technology” für „CMOS-integrated image sensor technology”) bezeichnet, erreicht gegenwärtig einen Punkt, an dem ihre Gesamtperformance vergleichbar wird mit derjenigen, die normalerweise von Bildsensoren erwartet werden, die auf ladungsgekoppelten Bauelementen (engl.: „charge coupled device”, CCD) basieren, oder der von Breitband- und Bildverstärkervorrichtungen, wie solchen, die auf Mikrokanalplatten (engl.: „micro-channel plate”, MCP), Fotovervielfacherröhren (engl.: „photomultiplier tube”, PMT) und ähnlichen Technologien basieren. Letzteres ist hauptsächlich darauf zurückzuführen, dass die CMOS-basierten Fabrikationstechnologien sich in Richtung verbesserter Bildumgebungsperformance weiterentwickeln, während ihre Eigenschaften der CMOS-Herstellbarkeit beibehalten werden. Dies stellt definitiv einen neuen Trend dar, da es noch nicht lange her ist, als die Fertigung von CMOS-Bildgebern eine hohe logische Komplexität auf der Pixel- und der Bildgeberebene bedeutete, gemäß dem ”Kamera-auf-einem-Chip”-Konzept (engl.: „camera-on-a-chip”), obwohl damit im Vergleich zu den CCDs eine relativ schlechte Front-End-Performance toleriert wurde. Das „Kamera-auf-einem-Chip”-Konzept wurde von E. Fossum in dem Artikel ”CMOS Image Sensors, Electronic Camera-On-A-Chip”, IEEE Transactions on Electron Devices 44, Oct. 1997, pp. 1689–1698 beschrieben. In einem anderen Artikel „Detection of visible photons in CCD and CMOS: A comparative view”, Nuclear Instruments and Methods in Physics Research A504, Elsevier, 2003, pp 199–212 von P. Magnan wurden CCD-Bildgeber und CMOS-Bildgeber miteinander verglichen.
Die Verbesserung der suboptimalen Front-End-Fotodetektion kann bedeuten, dass massive Änderungen auf der CMOS-Fertigungsebene durchgeführt werden müssen, obwohl immer noch eine gute Ausnutzung der hohen Ausbeute- und Reifevorteile des CMOS-Fertigungsprozesses gegeben ist. Sowohl CMOS-Prozess-bezogen als auch wirtschaftlich gesprochen muss eine beträchtliche Anstrengung unternommen werden, um eine solche Technologie zu entwickeln. Das Erreichen einer derartigen Performance impliziert oft, dass die CMOS-Technologien bis zu extremen Graden spezialisiert sind. Die vorgenommenen Maßnahmen werden normalerweise auch von CMOS-Nachbearbeitungsschritten begleitet, wie Wafer-Dünnung (engl.: „wafer thinning”), umgedrehte bzw. gewendete Waferflächenkontaktierung (engl.: „flipped wafer bonding”), umgedrehte Chipflächenkontaktierung (engl: „flipped die-bonding”), Waferoberflächenpassivierung (engl.: „wafer surface passivation”), usw.. Andererseits wurden Breitband- und erweiterte Spektralbereichsbildgebung ermöglicht durch neue Hybridisierungs- und Mikrostrukturierungstechniken, wo andere Fotodetektionsmaterialien (typischerweise andere Materialien als Silizium) gemeinsam mit integrierten CMOS-Ausleseschaltkreisen (engl.: „readout integrated circuits”, ROIC) in integrierten Lösungen verwendet wurden.
Einige Beispiele derartiger Entwicklungen können gefunden werden in:
Y. Bai u. a. „Hybrid CMOS Focal Plane Array with Extended UV and NIR Response for Space Applications”, Proc. SPIE's 48^th Annual Meeting, 3–8 August, 2003, San Diego, California, USA. In diesem Artikel wird erwähnt, dass ein Siliziumdetektorsubstrat, das unterschiedlich ist von dem für den Ausleseschaltkreis benutzten, entwickelt wurde für bessere Performance in den UV und NIR-Teilen des Spektrums.
In dem US-Patent US 6 943 051 B2 wird ein neuer Typ einer Lichtsensorarchitektur vorgeschlagen, die monolithisch integriert ist mit CMOS und die die fotoabsorbierende, aktive Region von den MOSFETs entkoppelt, so dass die an die Fotodiode angelegte Vorspannung („bias”) unterschiedlich sein kann von der Vorspannung zwischen Source, Drain, Gate und Substrat der MOSFETs.
In dem US-Patent US 7 265 006 B2 wird eine Methode zum Herstellen von Heteroübergangsbauelementen präsentiert, bei der Heteroübergangsbauelemente epitaxial auf aktiven Flächenregionen, die eingebettete Halbleiterwannen enthalten, gebildet werden.
In dem US-Patent US 8 035 184 B1 wird eine Bildgebungsvorrichtung und ihre verwandten Transfertechnologien zu unabhängigen Substraten präsentiert, die in der Lage sind, signifikante Breitband-Fähigkeit zu erreichen, welche die Wellenlängen von UV bis zum fernen Infrarot abdeckt. Der vorgeschlagene Ansatz verwendet Oberflächenstrukturen mit dreidimensionalen (3D) Blöcken, die eine breite Spektralantwort bereitstellen können. Die Verwendung dieser mikro-nano-skalierten 3D-Blöcke hilft, die Absorptionspektra zu erhöhen (da unterschiedliche Materialien benutzt werden) als das für die Absorptionsschicht benutzte Material.
In dem US-Patent US 8 058 615 B2 wird ein hybrider Bildsensor mit weitem Bereich vorgeschlagen, einschließlich eines Substrats, einer Silizium-VIS-Laser-bestrahlten Schicht proximal zu einer ersten Seite des Substrats, einem Mikrobolometer und zumindest einem Ausleseschaltkreis proximal zu einer zweiten Seite des Substrats in elektrischer Kommunikation mit der Laser-bestrahlten Schicht. Dabei wird die Strahlung der VIS-Wellenlänge im Wesentlichen durch die Silizium-Laser-bestrahlte Schicht detektiert und Bestrahlung einer zweiten Wellenlänge (fernes Infrarot, FIR) wird im Wesentlichen durch das Mikrobolometer detektiert.
In dem US-Patent US 8 129 811 B2 werden wiederum integrierte Schaltkreise mit CMOS- und Photonik-Schaltungen und -Techniken für 3D Integration vorgeschlagen, basierend auf einem CMOS-SOI-Prozess, wo die unterste Vorrichtungsschicht mit der obersten Vorrichtungsschicht durch eine Oxid-zu-Oxid-Verbindung zwischen der ersten Verbindungs-Oxidschicht und der zweiten Verbindungs-Oxidschicht verbunden ist.
Während mondloser und bewölkter Nächte gibt es mehrere Größenordnungen höhere Strahlungsleistung in dem NIR- und dem SWIR-Band als in dem sichtbaren Teil des Spektrums. Dieses Phänomen könnte für passive Nachtsichtanwendungen ausgenutzt werden, wie Überwachungsaufgaben oder Nachtfahrthilfen. NIR-Sensoren, die auf InGaAs (Indiumgalliumarsenid) basieren, sind dazu eine gute Lösung, da sie (nahezu) Raumtemperaturbetrieb erlauben. Für die meisten heutigen Bildgeber beträgt der Pixelabstand zwischen 20 und 30 μm. Auch hier ist der CMOS-basierte Ausleseschaltkreis (ROIC) wendekontaktiert („flipped bonded”) mit der InGaAs-Detektorschicht (normalerweise unter Verwendung von Indium-Kügelchen, sog. „bumps”). Der Dunkelstrom ist eine Kombination des InGaAs-Shunt-Widerstandswerts und der ROIC-eingangsbezogenen Ungleichmäßigkeit. Unter diesen Bedingungen ist es möglich, Personen zu detektieren, ohne zu viele Details für eine Identifikation zu haben. Die Qualität eines Bildes, das auf einer Bildverstärkerröhre basiert, ist immer noch ungefähr um einen Faktor von 5–10 besser als das Bild heutiger NIR-SWIR-Bildgeber. Für batteriebetriebene, handgehalten-betriebene Instrumente ist es von relative hoher Wichtigkeit, dass beste Nachtsichtfähigkeiten ohne eine Kühlung erzielt werden können, um die Batterielaufzeit zu verlängern.
Auf der anderen Seite ist eine Einzelphotonenlawinendiode (engl.: „single photon avalanche diode”, SPAD) eine Festkörperdiode, die nicht im linearen Multiplikationsmodus (d. h. im analogen Multiplikationsmodus) betrieben wird, sondern oberhalb ihrer Durchbruchspannung, in einem ”digitalen”, so genannten Geiger-Modus: ein einzelnes von einem einzelnen Photon generiertes Elektronen-Loch-Paar kann einen divergierenden Lawinenstromaufbau auslösen. Daher ist die SPAD ein ”Auslöse”-Detektor bzw. „Trigger”-Detektor, das einen Standardimpuls jedes Mal dann bereitstellt, wenn ein Photon detektiert wurde; daher unterscheidet sie sich von einer Lawinenfotodiode (engl.: Avalanche Photodiode”, APD), welche unterhalb des Durchbruchs in dem analogen Multiplikationsbereich betrieben wird. SPAD'n werden z. B. in dem Artikel „Towards picosecond resolution with single-photon avalanche diodes”, Rev. Sci. Instr. 52, 408 1981 von S. Cova, A. Longoni und A. Andreoni beschrieben. Nicht auf Photonen zurückzuführende Zündungen, sondern auf thermische Generation oder Tunneleffekte innerhalb des Halbleiters zurückzuführende, sind ”Dunkelströme”, die das SPAD-intrinsische Rauschen repräsentieren. Nachdem die SPAD getriggert wurde, muss eine geeignete Front-End-Elektronik (bekannt als Löschkreis bzw. engl.: „quenching circuit”) den Lawinenstrom löschen durch Absenken der Vorspannung unterhalb des Durchbruchs, und dann die Betriebsspannung nach einer vordefinierten Totzeit wieder herstellen, wie in der nachfolgend aufgezählten Literatur vorgeschlagen:
S. Cova, F. Zappa, M. Ghioni, R. Grub, E. Derndinger, T. Hartmann in der US 2003/160250 A1
S. Cova, M. Ghioni, F. Zappa ”Circuit for high precision detection of the time of arrival of photons falling on single photon avalanche diodes”, US-Patent US 6 384 663 B2
S. Cova, A. Longoni, A, Andreoni „Towards picosecond resolution with single-photon avalanche diodes”, Rev. Sci. Instr. 52, 408 1981
M. Ghioni, S. Cova, F. Zappa, C. Samori, ”Compact active quenching circuit for fast photon counting with avalanche photodiodes”, Review of Scientific Instruments, 67, 3440–3448 (1996)
F. Zappa, S. Cova, M. Ghioni in der US 6 541 752 B2
F. Zappa, A. Lotito, A. C. Guidice, S. Cova, M. Ghioni, ”Monolithic active-quenching and active-reset circuit for single-photon avalanche detectors” IEEE Jour. Solid-State Circ. 38, 1298–1301 (2003)
Ein- oder zweidimensionale Anordnungen bzw. Arrays von SPAD'n sind geeignete, wenn nicht sogar ideale Kandidaten, wenn hohe Empfindlichkeit zusammen mit hoher Bildfrequenz benötigt wird. In der Tat füllen SPAD-Arrays die Lücke, die zwischen CCDs und CMOS-basierten aktiven Pixelsensoren (APS) besteht. Ganz abgesehen von dem Festkörpervorteil von SPAD'n im Vergleich zu PMTs und MCPs, sowie der Tatsache, dass SPAD-Arrays unempfindlich gegenüber magnetischen Feldern sind, geringere Vorspannungen benötigen und einfach mit komplizierter Elektronik integriert werden können.
Wie zuvor erklärt gibt es mehrere Vorteile, die sich aus der Benutzung von nahezu Einzelphotonen zählenden, in InGaAs hergestellten SPAD'n ergeben, als ultimative Wahl für Hyperempfindlichkeit in einem SWIR-Teil des Spektrums. Im Vergleich mit Silizium-SPAD'n ist die Technologie jedoch noch nicht reif und nur sehr wenige Akteure weltweit haben bis jetzt vernünftige (wenn auch noch nicht vollständig zufriedenstellende) Performances bis jetzt gezeigt. Die brauchbaren Verarbeitungstechnologien sind zwei, nämlich planar und „Mesa”. Bezüglich der planaren Technologie hat das Unternehmen Epitaxx (später erworbenen von JDSU Uniphase) in den 1990ern Linear-Modus InGaAs/InP APD für Telekommunikationsanwendungen entwickelt. APD sind Lawinenfotodioden (engl.: „Avalanche Photo Diode”), die sehr nahe, jedoch unterhalb der Durchbruchspannung im linearen, analogen Modus zu betreiben sind. Durch Auswahlprüfung war es möglich (und ist es noch), Detektoren zu finden, die im Geiger-Modus betrieben werden konnten, vorgespannt oberhalb der Durchbruchspannung: d. h., einige wenige dieser APD'n sahen aus, bzw. verhielten sich, wie SPAD'n. Typische Performancedaten der besten Detektoren bei 225 K und 5 V Übervorspannung (engl.: „excess bias”) waren die folgenden, wie von M. Itzler, K. K. L. Suzanne, S. McCoy, N. Codd in „High-performance manufacturable avalanche photodiodes for 10 Gb/s optical receivers” in Proc. Optical Fiber Communication Conference, pp. 126–128, vol. 4 07–10 March 2000, Baltimore, MD, USA beschrieben: Dunkelzählrate (engl.: „dark-counting rate”, DCR) von einigen hundert kcps („kilo counts per second”); 100 μs Totzeit, um Nachimpulse gering zu halten; Detektionswirkungsgrad (engl.: „detection efficiency”, PDE) ungefähr 20% bei 1550 nm; Timing-Jitter bzw. zeitlicher Jitter ungefähr 100 ps.
In einem Artikel von S. Pellegrini, R. E. Warburton, J. J. Tan, J. Shien Ng; A. B. Krysa, K. Groom, J. P. R. David, S. Cova, M. J. Robertson, G. S. Buller mit dem Titel ”Design and performance of an InGaAs-InP single-photon avalanche diode detector”, erschienen in IEEE Journal of Quantum Electronics, April 2006, Vol. 42 Issue 4, pp. 397–403, 2006, wurde über einen Querschnitt derartiger Vorrichtungen berichtet, die ähnlich zu der Epitaxx-Vorrichtung waren. In der Zwischenzeit schloss sich der führende Entwickler von Epitaxx dem Unternehmen Princeton Lightwave Inc. (PLI) an und entwickelte InGaAs/InP SPAD'n, wie berichtet in dem Artikel von M. A. Itzler, X. Jianga, M. Entwistle, K. S. Tosi, F. Acerbi, F. Zappa, S. Cova „Advances in InGaAs-based avalanche diode single photon detectors”, Journal of Modern Optics, Vol 58, Issue 3–4, 2001, pp. 174–200, 2011. Andere Institute/Unternehmen entwickelten InGaAs SPAD in nicht-planaren Technologien, wie der Mesa-Technologie, zum Beispiel MIT Lincoln Labs (InGaAs/InP SPADs für 1.55 μm und InGaAsP/InP SPADs für 1.064 μm wavelengths) und University of Texas (InGaAs/InAlAs SPAD). Die Performance von MESA-Vorrichtungen im Geiger-Modus erwies sich jedoch als relativ dürftig, hauptsächlich aufgrund der höheren Defektkonzentration an den MESA-Kanten im Vergleich zur planaren Verarbeitung. InGaAs/InP SPAD-Arrays sind derzeit bereits erhältlich, wenn auch nur begrenzt. Bis jetzt (April 2012) haben nur PLI und MIT Lincoln Labs Arrays von InGaAs/InP SPAD'n hergestellt. Die besten Ergebnisse wurden kürzlich erreicht wieder einmal von PLI mit einem 32×32 und einem 32×128 InGaAsP/InP SPAD-Array, das mit einem integrierten Ausleseschaltkreis (ROIC) wafer-verbunden ist (siehe Artikel von M. A. Itzler, M. Entwistle, M. Owens, K. Patel, X. Jiang, K. Slomkowski, S. Rangwala, P. F. Zalud, T. Senko, J. Tower, J. Ferraro, „Comparison of 32×128 and 32×32 Geiger-mode APD FPAs for single photon 3D LADAR imaging”, Proc. SPIE 8033, p. 80330G, 27 April 2011, Orlando, Florida, USA, 2011). Diese Arrays waren auf 1064 nm zugeschnitten, für augensichere Anwendungen.
Weitere Photodetektoren oder Bildsensoren werden in folgenden Druckschriften beschrieben: US 6 107 618 A , US 7 592 593 B2 , US 7 893 468 B2 , WO 2012/059657 A1 und EP 0 697 743 A1 .
Zusammenfassung der Erfindung
Trotz der oben beschriebenen Entwicklungen besteht weiterhin ein Bedarf an neuen Lösungen für Bildsensoren, insbesondere integrierten Bildsensoren, um bestimmte Anwendungen besser bedienen zu können oder ganz neue Anwendungen erschließen zu können. Dabei sind Anforderungen verschiedenster Art miteinander in Einklang zu bringen, von denen nachfolgenden einige als Beispiel genannt seien, die in unterschiedlichen Kombinationen oder auch einzeln vorliegen können:

– Hohe räumliche Auflösung, was typischerweise einen möglichst geringen Pixelabstand erfordert
– Hohe zeitliche Auflösung, was typischerweise eine hohe Empfindlichkeit der einzelnen Pixel erfordert, um bereits bei wenigen oder einzelnen Photonen ein messbares Signal zu liefern.
– Hohe Empfindlichkeit.
– Breiter spektraler Ansprechbereich.
– Möglichkeit eines spektral differenzierten Auslesens des Detektors bzw. der einzelnen Pixel.
– Relativ unkomplizierte Fertigung und/oder fertigungsbezogene Kompatibilität/Mitnutzung mit hochentwickelten, reifen Fertigungstechnologien, z. B. CMOS-Prozess.
– Integration von Auslese- und/oder Ansteuerschaltungen für die einzelnen Pixel in den Chip, welcher entsprechende fotoaktive Bereiche der Pixel enthält.
– Keine Kühlung notwendig.
– Geringer Energieverbrauch.
– Geringe Betriebsspannung.

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Konzept zu schaffen, welches einen verbesserten Detektor zur Detektion elektromagnetischer Strahlung ermöglicht.
Diese Aufgabe wird gelöst durch einen Detektor gemäß dem unabhängigen Patentanspruch 1 und ein Verfahren zum Herstellen eines Detektors gemäß dem unabhängigen Patentanspruch 13.
Ausführungsbeispiele der vorliegenden Erfindung schaffen einen Detektor zur Detektion elektromagnetischer Strahlung. Der Detektor weist einen ersten Halbleiterchip mit einem ersten Halbleitermaterial als Substratmaterial und einen zweiten Halbleiterchip mit einem zweiten Halbleitermaterial als Substratmaterial auf. Das zweite Substratmaterial ist unterschiedlich vom ersten Halbleitermaterial. Der erste Halbleiterchip und das zweite Halbleiterchip sind mit gegenüberliegenden Hauptoberflächen zueinander angeordnet. Ein erstes Array mit einer Mehrzahl von ersten Detektionsstrukturen ist innerhalb des ersten Halbleiterchips angeordnet. Die ersten Detektionsstrukturen sind als eine Lawinenphotodiodenstruktur oder eine Single-Photon-Avalanche-Photodiodenstruktur innerhalb des ersten Halbleiterchips ausgebildet. Ein zweites Array mit einer Mehrzahl von zweiten Detektionsstrukturen ist innerhalb des zweiten Halbleiterchips vorhanden. Die zweiten Detektionsstrukturen sind jeweils mit den ersten Detektionsstrukturen überlappend angeordnet. Jede Detektionsstruktur des ersten Arrays und des zweiten Arrays umfasst einen elektrischen Kontaktbereich an der entsprechenden Hauptoberfläche der gegenüberliegenden Hauptoberflächen. Der Detektor umfasst weiterhin ein Array aus elektrischen Verbindungen, die die elektrischen Kontaktbereiche von jeweils einer ersten Detektionsstruktur der ersten Arrays mit einer zweiten Detektionsstruktur des zweiten Arrays elektrisch miteinander verbinden. Der Detektor umfasst auch eine Ausleseschaltung für die ersten Detektionsstrukturen und die zweiten Detektionsstrukturen, die in dem ersten Halbleiterchip oder einer Oberfläche davon angeordnet ist.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Herstellen eines Detektors zur Detektion elektromagnetischer Strahlung. Das Verfahren umfasst das Bereitstellen eines ersten Halbleiterchips mit einem ersten Halbleitermaterial als Substratmaterial, wobei in dem ersten Halbleiterchip ein erstes Array von ersten Detektionsstrukturen ausgebildet ist. Die ersten Detektionsstrukturen sind als Lawinenphotodiodenstruktur oder als Single-Photon-Avalanche-Photodiodenstruktur ausgebildet. Ein zweiter Halbleiterchip mit einem zweiten Halbleitermaterial als Substratmaterial wird ebenfalls bereitgestellt. Das zweite Substratmaterial ist unterschiedlich vom ersten Halbleitermaterial. In dem zweiten Halbleiterchip ist ein zweites Array von zweiten Detektionsstrukturen ausgebildet. Jede Detektionsstruktur des ersten Arrays und des zweiten Arrays umfasst einen elektrischen Kontaktbereich an der entsprechenden Hauptoberfläche der gegenüberliegenden Hauptoberflächen. Das Verfahren umfasst auch das Bereitstellen eines Arrays aus elektrischen Verbindungen, die konfiguriert sind, die elektrischen Kontaktbereiche von jeweils einer ersten Detektionsstruktur des ersten Arrays mit jeweils einer zweiten Detektionsstruktur des zweiten Arrays elektrisch miteinander zu verbinden. Es folgt ein Verbinden des ersten Halbleiterchips und des zweiten Halbleiterchips, so dass sich eine Hauptoberfläche des ersten Halbleiterchips und eine Hauptoberfläche des zweiten Halbleiterchips gegenüberliegen, und dass die erste Detektionsstruktur und die zweite Detektionsstruktur überlappend zueinander angeordnet sind. Mittels des Arrays aus elektrischen Verbindungen werden die elektrischen Verbindungen zwischen den Kontaktbereichen hergestellt, die an den gegenüberliegenden Hauptoberflächen angeordnet sind.
Der vorgeschlagene Detektor zur Detektion elektromagnetischer Strahlung umfasst die erste Detektionsstruktur innerhalb des ersten Halbleiterchips und die zweite Detektionsstruktur innerhalb des zweiten Halbleiterchips. Da die erste und zweite Detektionsstruktur überlappend zueinander angeordnet sind, sind sie im Wesentlichen demselben räumlichen Anteil der einfallenden Strahlung ausgesetzt. Einer der zwei Halbleiterchips ist bezogen auf die Einfallsrichtung der zu detektierenden, elektromagnetischen Strahlung hinter dem anderen Halbleiterchip angeordnet. Ein Spektralanteil der einfallende Strahlung, der von dem besagten anderen Halbleiterchip (d. h. dem in Einfallsrichtung zuerst angeordneten Halbleiterchip) nicht absorbiert und auch nicht reflektiert wird, tritt auf einer der Strahlungsquelle abgewandten Oberfläche des zuerst angeordneten Halbleiterchips als transmittierter Strahlungsanteil aus. Von diesem transmittierten Strahlungsanteil kann nun wiederum ein Teil in den in Einfallsrichtung an zweiter Stelle angeordneten Halbleiterchip eindringen und dort absorbiert werden. Da unterschiedliche Halbleitermaterialien typischerweise unterschiedliche Absorptionseigenschaften aufweisen, kann durch die sukzessive Anordnung zweier Halbleiterchips, bezogen auf die Einfallsrichtung, eine Kombination der Absorptionseigenschaften der zwei unterschiedlichen Halbleitermaterialien ausgenutzt werden, um einen größeren Bereich des Spektrums oder auch zwei oder mehr Bereiche des Spektrums der einfallenden elektromagnetischen Strahlung erfassen zu können. Der Begriff „überlappende Anordnung” der Detektionsstrukturen kann dabei so ausgelegt werden, dass ein fiktiver Strahl der einfallende Strahlung sowohl die erste Detektionsstruktur als auch die zweite Detektionsstruktur durchquert. Typischerweise gilt dies nicht nur für einen einzigen Strahl, sondern für einen Querschnittsbereich der einfallende Strahlung bzw. ein Strahlenbündel.
Die zweite Detektionsstruktur kann eine Fotodiodenstruktur, eine Lawinenfotodiodenstruktur oder eine Einzelphotonen-Lawinenfotostruktur (SPAD) sein. Insbesondere kann die zweite Detektionsstruktur dasselbe Funktionsprinzip nutzen, wie die erste Detektionsstruktur, d. h. sowohl die erste als auch die zweite Detektionsstruktur können eine Lawinenfotodiodenstruktur oder eine Einzelphotonen-Lawinenfotostruktur sein. Allgemein können Fotodioden als schnelle Sensoren für sichtbares Licht, Infrarotlicht und ultraviolettes Licht verwendet werden. Insbesondere die Lawinen-Fotodiodenstrukturen bieten typischerweise eine sehr hohe Empfindlichkeit, so dass sie zur Detektion von sehr geringe Lichtintensitäten bis hin zu einzelnen Photonen eingesetzt werden können. Weiterhin sind Fotodiodenstrukturen kompatibel oder zumindest weitgehend kompatibel mit üblichen Halbleiterfertigungsverfahren, insbesondere zum Beispiel der CMOS-Fertigung.
Gemäß einigen Ausführungsbeispielen kann der Detektor einen ersten Ausleseanschluss und einen zweiten Ausleseanschluss umfassen. Der erste Ausleseanschluss kann mit der ersten Detektionsstruktur verbunden und ausgelegt sein, ein von der ersten Detektionsstruktur geliefertes erstes Detektionssignal bereitzustellen. Der zweite Ausleseanschluss kann mit der zweiten Detektionsstruktur verbunden und ausgelegt sein, ein von der zweiten Detektionsstruktur geliefertes zweites Detektionssignal bereitzustellen. Auf diese Weise kann der Detektor dazu verwendet werden, eine getrennte Auswertung der von der ersten Detektionsstruktur detektierten Strahlung und der von der zweiten Detektionsstruktur detektierten Strahlung vorzunehmen. Da die erste Detektionsstruktur typischerweise auf einen anderen Wellenlängenbereich des Spektrums der einfallende Strahlung reagiert, als die zweite Detektionsstruktur, kann diese separate Auslesbarkeit für eine Auswertung der spektralen Zusammensetzung der einfallende Strahlung herangezogen werden.
Gemäß weiteren Ausführungsbeispielen können der erste Halbleiterchip und der zweite Halbleiterchip derart angeordnet und ausgelegt sein, dass die erste und zweite Detektionsstruktur bezüglich einer Ausbreitungsrichtung der zu detektierenden Strahlung hintereinander angeordnet sind. Da insbesondere zum Beispiel das Halbleitermaterial Silizium für Infrarotlicht mit einer Wellenlänge von mehr als ca. 1100 nm im Wesentlichen durchsichtig ist, kann eine auf Infrarotlicht ansprechende Detektionsstruktur auch auf einer der Strahlungsquelle abgewandten Seite eines Siliziumschips angeordnet sein. Diese auf Infrarotlicht ansprechende Detektionsstruktur kann dann innerhalb des anderen Halbleiterchips vorgesehen sein, der aus einem anderen Halbleitermaterial besteht, zum Beispiel Indiumgalliumarsenid/Indiumphoshid (InGaAs/InP).
Ferner kann gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung der erste Halbleiterchip eine Ausnehmung an einer dem zweiten Halbleiterchip abgewandten Hauptoberfläche haben und die Ausnehmung kann überlappend mit der ersten Detektionsstruktur und der zweiten Detektionsstruktur angeordnet sein. Eine derartige Ausnehmung kann verhindern, dass ein Teil der zu detektierenden Strahlung in einem Bereich des ersten Halbleiterchips absorbiert wird, der zu weit von der ersten Detektionsstruktur entfernt ist, als das die erste Detektionsstruktur die entsprechenden Absorptionsereignisse detektieren könnte. Mit anderen Worten wird der erste Halbleiterchip in dem bzw. den fotoaktiven Bereich(en) lokal gedünnt, also die Dicke reduziert. Andererseits sorgt das um die Ausnehmung verbleibende Material des ersten Halbleiterchips für eine mechanische Stabilität des ersten Halbleiterchips.
Die erste Detektionsstruktur ist ein Arrayelement eines ersten Arrays bilden und die zweite Detektionsstruktur ist ein Arrayelement eines zweiten Arrays bilden. Auf diese Weise kann der gesamte Detektor ein eindimensionales oder zweidimensionales Array von Detektionsstrukturen umfassen, wobei jede Detektionsstruktur als ein Pixelelement des Arrays aufgefasst werden kann. Typischerweise ist jedem Arrayelement des ersten Arrays ein Arrayelemente des zweiten Arrays zugeordnet und überlappend mit diesem angeordnet. Es ist jedoch grundsätzlich auch möglich, dass jedes Arrayelement des ersten Arrays mehreren Arrayelementen des zweiten Arrays zugeordnet ist, oder andersherum. Dementsprechend können das erste Array und das zweite Array unterschiedliche räumliche Auflösungen haben.
Gemäß weiteren Ausführungsbeispielen kann jedes Arrayelement des ersten Arrays und jedes Arrayelement des zweiten Arrays einen elektrischen Kontaktbereich an denjenigen der Hauptoberflächen des ersten Halbleiterchips bzw. des zweiten Halbleiterchips aufweisen, die sich gegenüberliegend. Der Detektor umfasst weiterhin ein Array aus elektrischen Verbindungen, die die elektrischen Kontaktbereiche von jeweils einem Arrayelemente des ersten Arrays mit einem Arrayelement des zweiten Arrays elektrisch miteinander verbinden. Auf diese Weise kann ein elektrisches Signal zum Ansteuern und/oder Auslesen von einem Arrayelement des zweiten Arrays zu dem zugeordneten Arrayelement des ersten Arrays übertragen werden, oder andersrum. Das elektrische Signal kann sogar in den meisten Fällen von dem ersten/zweiten Halbleiterchip zu dem zweiten/ersten Halbleiterchip übertragen werden. Auch für eine Spannungs- bzw. Energieversorgung der ersten Detektionsstruktur oder der zweiten Detektionsstruktur kann ein derartiges Array aus elektrischen Verbindungen verwendet werden. Sofern erforderlich, kann der Detektor auch mehrerer Arrays aus elektrischen Verbindungen umfassen, um zum Beispiel unterschiedliche Signale gleichzeitig zwischen dem ersten und dem zweiten Halbleiterchip auszutauschen bzw. zu übertragen, z. B. Kathodensignal, Anodensignal, pixel-individuelle Spannungsversorgung. Man beachte, dass auch nur eine einzige elektrische Verbindung vorhanden sein kann, falls der Detektor jeweils nur eine erste und eine zweite Detektionsstruktur umfasst (oder ein Bündel elektrischer Verbindungen zwischen der ersten und zweiten Detektionsstruktur). Mit dieser Möglichkeit der Signalübertragung zwischen einer ersten Detektionsstruktur und einer zugeordneten zweiten Detektionsstruktur ist es möglich, einen der beiden Halbleiterchips relativ einfach zu halten und insbesondere nur wenige bis gar keine elektrische Verbindungen, sowie nur wenige bis gar keine elektronischen oder logischen Komponenten vorzusehen. In einer einfachen Ausführungsform ist es lediglich erforderlich, pro Arrayelement dieses einfach gehaltenen Halbleiterchips für eine Übertragung des entsprechenden Detektionssignals zum zugeordneten (überlappenden) Arrayelement des anderen Halbleiterchips zu sorgen. Es ist demnach nicht erforderlich, eine Anordnung zum spalten- und/oder zeilenweisen Auslesen des Arrays innerhalb des einfach gehaltenen Halbleiterchips vorzusehen. Vielmehr kann eine entsprechende Anordnung lediglich in dem anderen Halbleiterchip vorgesehen sein. Zu diesem Zweck wird meist derjenige Halbleiterchip ausgewählt werden, der hinsichtlich seines Halbleitermaterials eine einfachere Fertigung auch komplexer elektrischer, elektronischer und/oder logischer Komponenten ermöglicht.
Es gibt nun verschiedene Optionen, wie die Auslesesignale des ersten Arrays und des zweiten Arrays weiterverarbeitet werden können. Eine erste Option besteht darin, die Auslesesignale einer ersten Detektionsstruktur und einer zugeordneten zweiten Detektionsstruktur direkt auf Arrayelement-Ebene miteinander zu kombinieren und somit ein kombiniertes Pixelsignal bereitzustellen, dass die gesamte Strahlungsintensität innerhalb des von der ersten und der zweiten Detektionsstruktur gemeinsam erfassten Bereichs des Spektrums repräsentiert. Eine zweite Option besteht darin, dass zunächst die Auslesesignale des ersten Arrays zeilen- und/oder spaltenweise ausgelesen werden und danach die Auslesesignale des zweiten Arrays mittels der selben Zeilen- und/oder Spaltenausleseanordnung. Zu diesem Zweck werden die Auslesesignale des zweiten Arrays in dem Arrayelementen des ersten oder zweiten Arrays zwischengespeichert. Eine dritte Option besteht darin, eine separate Zeilen- und/oder Spalten Auslese-Anordnung für das zweite Array vorzusehen, welche jedoch innerhalb oder an der Oberfläche des ersten Halbleiterchips ausgebildet ist.
Ferner können der erste Halbleiterchip und der zweite Halbleiterchip mittels Flip-Chip-Anordnung oder Waferbonding-Anordnung miteinander verbunden sind. Der erste Halbleiterchip und der zweite Halbleiterchip können bis zum Augenblick des Flip-Chip-Verfahrens bzw. des Waferbondens separat voneinander verarbeitet werden, wobei insbesondere auf die jeweiligen Bedürfnisse und Eignungen des jeweiligen Halbleitermaterials eingegangen werden kann.
Bei einigen Ausführungsbeispielen kann der erste Halbleiterchip und/oder der zweite Halbleiterchip eine Silizium-auf-Isolator-Struktur (SOI-Struktur) aufweisen. Die erste bzw. zweite Detektionsstruktur kann in der Siliziumschicht ausgebildet sein, die von dem meist größeren Rest des Chips durch die Isolatorschicht getrennt ist. Die Isolatorschicht ist meistens Siliziumoxid und kann auch als „buried oxide” (BOX) bezeichnet werden. Da die Dicke der Siliziumschicht typischerweise relativ genau gesteuert werden kann, lassen sich die Eigenschaften der Detektionsstruktur(en) mit relativ hoher Präzision auf die gewünschten Werte einstellen. Dies betrifft insbesondere die spektrale Antwort des Detektors, da die Größe und Gestalt des Einzugsgebiets um die erste bzw. zweite Detektionsstruktur, in welchem absorbierte Photonen typischerweise zu einem Detektionssignal beitragen, einen Einfluss darauf hat, welche Spektralanteile von der jeweiligen Detektionsstruktur erfasst werden.
Kurze Beschreibung der Zeichnungen
Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden anhand der beiliegenden Figuren detailliert beschrieben. Es zeigen:
1 eine schematische Perspektivansicht eines Detektors mit zwei Halbleiterchips und jeweils einer Detektionsstruktur innerhalb der zwei Halbleiterchips;
2A und 2B ein schematisches Beispiel eines vorgeschlagenen Technologiequerschnitts der breitbandigen, multi-spektralen Bildgebungsvorrichtung;
3 einen schematischen Querschnitt einer Pinned Photodiode, welche möglicherweise als eine Komponente bzw. eine der Detektorstrukturen der in den 2A und 2B dargestellten Bildgebungsvorrichtung verwendet werden kann;
4A und 4B ein schematisches Beispiel eines vorgeschlagenen Technologiequerschnitts der breitbandigen, multi-spektralen, Einzelphotonen-zählenden Bildumgebungsvorrichtung basierend auf Si-SPAD- und InGaAs/InP SPAD-Arrays;
5 eine schematische, perspektivische Teilschnittansicht eines Detektors mit zwei Arrays von Detektionsstrukturen, die in unterschiedlichen Halbleiterchips angeordnet sind; und
6 ein schematisches Flussdiagramm eines Verfahrens zum Herstellen eines Detektors.
Detaillierte Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung
Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung detailliert beschrieben werden, wird darauf hingewiesen, dass dieselben Elemente oder Elemente gleicher Funktion mit denselben Bezugszeichen versehen sind und dass auf eine wiederholte Beschreibung von Elementen, die mit denselben Bezugszeichen versehen sind, verzichtet wird.
1 zeigt eine schematische, perspektivische Ansicht eines Detektors, der zwei bezüglich der Strahlung hintereinander angeordnete Halbleiterchips 12 und 22 umfasst. In 1 ist der erstes Halbleiterchip 12 vor dem zweiten Halbleiterchip 22 angeordnet, wenn man aus der Richtung der einfallenden und zu detektierenden Strahlung auf den Detektor schaut. Die zu detektierende Strahlung ist typischerweise eine elektromagnetische Strahlung und insbesondere sichtbares und/oder unsichtbares Licht, das heißt gegebenenfalls einschließlich Infrarotlicht und/oder ultraviolettem Licht. Die zu detektierende Strahlung kann jedoch auch in einem anderen Wellenlängenbereich des Spektrums vorliegenden, wie zum Beispiel im Mikrowellenbereich, im Terahertzbereich oder im Röntgenstrahlenbereich.
Der erste Halbleiterchip 12 besteht hauptsächlich aus einem ersten Halbleitermaterial, wie zum Beispiel Silizium. Der zweite Halbleiterchip 22 besteht hauptsächlich aus einem zweiten Halbleitermaterial, wie zum Beispiel Indiumgalliumarsenid (InGaAs). Der erste Halbleiterchip 12 umfasst eine strahlungsseitige Oberfläche 16, die der einfallenden Strahlung zugewandt ist, und eine strahlungsabgewandte Oberfläche 14, die der einfallenden Strahlung abgewandt ist. Ein Teil der auf die strahlungsseitige Oberfläche 16 treffenden Strahlung wird reflektiert, ein zweiter Teil wird innerhalb des ersten Halbleiterchips 12 absorbiert und ein dritter Teil tritt an der strahlungsabgewandten Oberfläche 14 als transmittierte Strahlung wieder aus (in 1 mit „erste transmittierte Strahlung” bezeichnet zur Unterscheidung von der in 1 als „zweite transmittierte Strahlung”, welche aus dem zweiten Halbleiterchip 22 an einer Oberfläche 26 austritt). Der zweite Halbleiterchip 22 umfasst eine dem ersten Halbleiterchip 12 zugewandte Oberfläche 24 und einer dem ersten Halbleiterchip 12 abgewandten Oberfläche 26. Somit sind die Oberfläche 14 des ersten Halbleiterchips 12 und die Oberfläche 24 des zweiten Halbleiterchips 22 ein anderer gegenüberliegend angeordnet. Die an der Oberfläche 14 des ersten Halbleiterchips 12 austretende erste transmittierte Strahlung trifft somit nahezu vollständig auf die Oberfläche 24 des zweiten Halbleiterchips 22.
Unterschiedliche Halbleitermaterialien weisen unterschiedliches spektrales Absorptionsverhalten auf. Das erste Halbleitermaterial, welches überwiegend im ersten Halbleiterchip 12 vorhanden ist, absorbiert überwiegend elektromagnetische Strahlung innerhalb eines ersten Wellenlängenbereichs. Im Gegensatz dazu wird das zweite Halbleitermaterial, welches überwiegend im zweiten Halbleiterchip 22 vorhanden ist, elektromagnetische Strahlung überwiegend innerhalb eines zweiten Wellenlängenbereich absorbieren. Durch geeignete Wahl der zwei Halbleitermaterialien und dementsprechend des ersten und zweiten Wellenlängenbereich kann in der Kombination ein größerer Wellenlängenbereich durch den Detektor abgedeckt werden. Ein derartiger hybrider Detektor weist somit eine breitbandigere spektrale Antwort auf als ein Detektor, der lediglich einen fotoaktiven Halbleiterchip aus einem Halbleitermaterial umfasst.
Innerhalb des ersten Halbleiterchips 12 ist eine erste Detektionsstruktur 18 angeordnet. Eine zweite Detektionsstruktur 28 ist innerhalb des zweiten Halbleiterchips 22 angeordnet. Die zweite Detektionsstruktur 28 ist überlappend mit der ersten Detektionsstruktur 18 angeordnet. Dies kann so verstanden werden, dass zumindest ein Strahl oder Strahlenbündel existiert, der/das die erste Detektionsstruktur 18 und auch die zweite Detektionsstruktur 28 durchquert.
Eine mögliche Implementierung, die vorgeschlagen wird, betrifft ein hybrides, multi-spektrales, integriertes CMOS-Bildsensorkonzept mit zwei physikalischen Ausgängen pro Pixel: einen für den ultraviolettem bis sichtbaren Teil (UV-VIS) des Spektrums, erhalten von der fotoaktiven Siliziumsschicht, und den zweiten, der von der darunter liegenden InGaAs/InP fotoaktiven Schicht bereitgestellt wird. Im Gegensatz zu den Vorschlägen von Dutta in dem US-Patent US 8 035 184 B1 und von Assefa in dem US-Patent US 8 129 811 B2 wird ein SOI-CMOS-prozessierter Wafer sowohl für die gesamte Ausleseelektronik aber auch als eine zusätzliche fotoaktive Schicht benutzt.
Die grundlegende Idee ist in den 2A und 2B in Form eines Beispiels gezeigt. Der auf SOI-CMOS-Technologie basierende aktive Pixelsensor (APS) wird zuerst hergestellt, wie im Teilbild i) von 2A dargestellt. Der oben erwähnte erste Halbleiterchip 12 ist ein Teil des SOI-CMOS basierten APS-Wafers, welcher zu gegebener Zeit durch einen entsprechenden Vereinzelungsprozess von anderen, im wesentlichen identischen Halbleiterchips separiert wird. Alternativ können die in den 2A und 2B dargestellten Schritte auch mit bereits vereinzelten Halbleiterchips durchgeführt werden.
Der in Teilbild i) von 2A dargestellte SOI-CMOS basierte APS-Wafer hat einen Schichtaufbau und umfasst als grundlegende Schicht einen SOI-Handle-Wafer 124, der auch die später der Strahlung zugewandte Oberfläche 16 aufweist (man beachte jedoch die Möglichkeit, dass an dieser Oberfläche 16 eine oder mehrere Ausnehmungen ausgeführt sind, wie weiter unten beschrieben). Eine vergrabene Oxidschicht 130 (engl.: „buried oxide”, BOX) grenzt an den SOI-Handle-Wafer 124 an. Wiederum angrenzend an die vergrabene Oxidschicht 130 ist eine SOI-Schicht 140 angeordnet. Da der SOI-CMOS basierte APS-Wafer bereits einige Fertigungsschritte durchlaufen hat, liegt er in Teilbild i) bereits mit CMOS-Strukturen vor, die in der SOI-Schicht 140 ausgebildet sind. Im vorliegenden Fall bilden diese CMOS-Strukturen eine oder mehrere Detektionsstrukturen 18 von denen in Teilbild i) zwei Detektionsstrukturen schematisch im Querschnitt dargestellt sind.
Jede der Detektionsstrukturen 18 umfasst einen p⁺-dotierten Bereich 181 (also ein hoch dotiertes p-Gebiet), das in der SOI-Schicht 140 angrenzend an eine Grenzfläche zu einer Verbindungsschicht oder Metallisierungsschicht 126 angeordnet ist. Eine n-dotierte Wanne (engl.: „n-doped well”, in 2A abgekürzt mit „nwell”) 182 ist angrenzend an den p⁺-dotierten Bereich 181 angeordnet, und zwar auf einer Seite der n-dotierten Wanne 182, die der Grenzschicht zwischen der SOI-Schicht 140 und der Verbindungsschicht 126 entgegengesetzt ist. Zwischen dem p⁺-dotierten Bereich 181 und der n-dotierten Wanne 182 bildet sich ein pn-Übergang aus, der die aufgrund der in der n-dotierten Wanne 182 absorbierten Strahlung entstehenden Ladungsträger sammelt. Je nachdem von welcher Art die Detektionsstruktur 18 ist, ist der pn-Übergang mittels einer angelegten elektrischen Spannung in Durchlassrichtung (Betrieb als Fotoelement), in Sperrrichtung jedoch unterhalb der Durchbruchspannung (Betrieb als (normale) Fotodiode oder als Lawinenfotodiode) oder in Sperrrichtung oberhalb der Durchbruchspannung (Betrieb als Einzelphoton-zählende Lawinenfotodiode) elektrisch vorgespannt. Bei der in 2A dargestellten Implementierung umfasst eine Detektionsstruktur 18 auch einen n+-dotierten Bereich 185, der als Sammelelektrode der Detektionsstruktur 18 bzw. Pixelstruktur dient
Zwecks genauerer Erläuterung wird nun auf 3 Bezug genommen, bevor mit die weitere Beschreibung der 2A und 2B fortgesetzt wird. 3 zeigt einen etwas detaillierteren, schematischen Querschnitt durch eine mögliche Implementierung der Detektionsstruktur 18: Pinned Photodiode mit im Pixel realisiertem Ausleseverstärker (Sourcefolger). Die gestrichelt eingezeichnete Last wird jeweils für eine ganze Pixelspalte verwendet und befindet sich außerhalb des Pixels. Es handelt sich hier um ein Beispiel, das auf Pinned-Photodiode-basierten, 4T (aus vier Transistoren bestehende) Pixelstrukturen darstellt, die in der SOI-Schicht hergestellt werden.
Zwischen einer oberflächennahen p+-Schicht 181 und dem p-dotierten Substrat 140 liegt eine spezielle flache und niedrig dotierte n-Wanne 182, die so dimensioniert ist, dass die Verarmungsgebiete der beiden pn-Übergänge die gesamte n-Schicht 182 verarmen. In dieser Schicht 182 werden die photogenerierten Ladungsträger gesammelt. Die oberflächennahe p+-Schicht 181 verhindert, dass die photogenerierten Ladungsträger an die Oberfläche gelangen, da die dort vorhandenen Defekte zu einer Erhöhung des Rauschens und der Dunkelstromanteilen führen würden. Dies wird durch den Potentialverlauf sicher gestellt. Die durch den Lichteinfall generierten Elektronen sammeln sich zunächst im Bereich des Potentialmaximums 182 und sind damit wirkungsvoll von der Siliziumoberfläche getrennt. Sehr wichtig bei der Dimensionierung einer solchen Pixelzelle ist auch das Potentialprofil, das sich zwischen der PPD-Struktur (umfassend die p+-Schicht 181, die niedrig dotierte n-Wanne 182 und das Substrat 140), dem auf einer Polysiliziumsschicht basierten Transfer-Gate (TG) 186 und der n+-Diffusion-basierten Floating-Diffusion (FD) 185 ausbildet, und zwar in unterschiedlichen Zuständen eines Bildgenerierungsverfahrens:

– im Reset-Zustand,
– im Ladungssammlungszustand,
– im Ladungstransfer-Zustand (zwischen der PPD-Struktur 181, 182 und der FD 185),
– erstmal direkt nach der Integrationszeit, wenn die PPD-Struktur ein minimales elektrostatisches Potential und die höchste Menge der gesammelten Ladungsträger hat und die FD 185 ein maximales elektr. Potential hat und sich leer von Ladungsträger befindet,
– und dann am Ende der Transferzeit, wenn alle in der PPD-Struktur gesammelten Ladungsträger in die FD 185 transferiert wurden und die n-Schicht 182 der PPD-Struktur ein maximales Potential wieder erreicht hat, während die FD 185 den Zustand mit einem minimalen elektrostatischen Potential erreicht hat.

Die Strukturen, die in den 2A und 2B in der Schicht 126 abgebildet sind, sind die Metallverbindungen, die im SOI-CMOS-Prozess zur Verfügung stehen.
Entscheidend an PPD-Pixelstrukturen ist weiterhin die Trennung von photoaktivem Gebiet 181, 182 und dem Ausleseknoten (”Floating Diffusion Gebiet”, 185). Diese sind durch das Transfergate 186 verbunden. Dieser gestattet es, bei elektrisch abgetrenntem Ausleseknoten (Floating Diffusion) 185 während der Integrationszeit kumulativ photogenerierte Ladungsträger in der Photodiode zu sammeln. In einem nächsten Schritt werden die gesammelten Ladungsträger nach Ablauf der Integrationszeit durch Anlegen einer hohen positiven Spannung am Transfergate 186 über dieses auf den Ausleseknoten (Floating Diffusion 185) übertragen. Während dieses Vorgangs sperrt der Reset-Transistor 187, der Ausleseknoten 185 floatet also. Der Transfer der Ladungsträger auf den Ausleseknoten 185 erhöht dessen elektrisches Potential in Abhängigkeit von der Anzahl der gesammelten Ladungsträger. Dieses Potential ist gleichzeitig das Gatepotential des im Pixel integrierten Sourcefolgers 188 und bestimmt damit dessen Ausgangsspannung. Der zusätzlich in 3 eingezeichnete Auswahltransistor 189 (”Row Select”) dient zur Selektierung, welcher Pixel in der Matrix aktuell ausgelesen werden soll.
Ein zusätzlicher Vorteil der pinned Photodiode ist es, dass die Kapazität der Floating Diffusion 185, die die Photoladung in Spannung umwandelt, unabhängig von der Fläche der Photodiode 181, 182 ist. Somit kann der Konversionsfaktor frei gewählt werden, was bei der pn-basierten Diode nicht der Fall ist.
Der Aufbau der Pinned Photodiode erlaubt insbesondere auch, die gesammelten Ladungsträger mit einem sog. Correlated Double Sampling auszulesen. Dabei handelte es sich um eine Technik, die niederfrequentes Rauschen sehr effizient entfernt. Hierbei wird nach einer vorangehenden Reset-Operation, bei der die Ladung auf dem gesamten Bauelement durch Anlegen eines festen Potentials abgesaugt wird, zunächst dieser Offsetwert am Ausleseknoten 185 gemessen. Während der nachfolgenden Integrationszeit ist dann das Transfergate 186 gesperrt, nach Ablauf der Integrationszeit wird die Ladung von der Photodiode durch Aufsteuern des Transfergates 186 auf den Ausleseknoten 185 übertragen und dort das Messsignal ausgelesen. Die Differenz des Messsignals zum Offsetsignal bildet dann das eigentliche Photosignal frei von niederfrequentem Rauschen. Diese Technik ist nur möglich, da bei dieser Art Photodetektoren das Auslesen der Floating Diffusion 185 nicht destruktiv erfolgt, da die photogenerierte Ladung auf dem Floating Gate 185 gespeichert ist und das Auslesen diesen Ladungszustand nicht verändert (im Gegensatz zu anderen Auslesetechniken), weil es durch einen Sourcefolger ausgelesen wird. Über den Resettransistor 187 wird das Pixel nach erfolgtem Auslesen wieder auf Null gesetzt. Weiterhin verhindert dieser Transistor ein Übersprechen zwischen benachbarten Pixeln bei zu großer Anzahl von photogenerierten Ladungsträgern (Anti-Blooming”).
Die Dicke der SOI-Schicht 140 sollte > 2 μm sein, um eine genügende Photonenabsorption im Silizium zu gewährleisten. In diesem Punkt unterscheidet sich der vorgeschlagene Detektor von zumindest einigen anderen Implementierungen von APS-Detektoren in SOI-Wafern, bei denen die isolierende Oxidschicht im Bereich der fotoaktiven Fläche entfernt wird und ein fotoaktiver pn-Übergang innerhalb des SOI-Handle-Wafers 124 durch entsprechende bereichsweise Dotierung des SOI-Wafers geschaffen wird. Bei dem in 2A gezeigten Detektor sind die Detektionsstrukturen 18 und zumindest zum überwiegenden Teil auch die entsprechenden Einzugsgebiete innerhalb der SOI-Schicht 140 ausgebildet.
Wie im Teilbild ii) von 2A angedeutet, kann parallel zu der Herstellung des SOI-CMOS-basierten APS-Wafers ein Array von InGaAs/InP Fotodetektoren hergestellt werden. Das Teilbild ii) zeigt einen entsprechenden Halbleiterchip 22, der einen Schichtaufbau aufweist. Eine mittlere Schicht 220, welche typischerweise die dickste Schicht innerhalb des Schichtaufbaus ist, besteht aus Indiumphoshid (InP). Eine n⁺-dotierte Schicht 240 aus Indiumgalliumarsenid InGaAs ist angrenzend zu der mittleren Schicht 220 angeordnet. Auf einer anderen Seite der mittleren Schicht 220 ist eine p⁺-dotierte Indiumphosphid-Schicht 260 angeordnet. Die zweite Detektionsstruktur 28 ist hier ebenfalls als Fotodiode mit einem pn-Übergang ausgebildet, die durch Anlegen einer geeigneten Vorspannung zwischen den Schichten 240 und 260 in die gewünschte Betriebsart versetzt werden kann.
Sobald beide Schichten bzw. Wafer bzw. Halbleiterchips 12, 22 hergestellt wurden, kann der Teil des SOI-CMOS-Handle-Wafers 124 entfernt werden, der die fotoaktive Fläche des CMOS-BSI-APS bedeckt. Die Abkürzung BSI steht dabei für den englischen Ausdruck „backside illuminated”, also „Rückseiten-beleuchtet”. Auf diese Weise kann eine mechanische Stabilität der 3D-Struktur erzielt werden, so dass der APS-Chip „gewaffelt” und Chip-umgedreht verbunden (engl.: „waffled and flipped-die bonded”) werden kann mit einem darunterliegenden, InGaAs/InP-basierten Array von Fotodetektoren. Die Si-basierten und die InGaAs/InP-basierten Pixel werden sich die fotoaktive Fläche teilen. Die einfallende Strahlung mit Wellenlängen in den UV-VIS-Teilen des Spektrums werden nahezu vollständig absorbiert in der > 2 μm dicken SOI-Schicht 140, wohingegen die Strahlung mit Wellenlängen oberhalb von 650 nm teilweise oder vollständig (spezielle oberhalb von 1,1 μm) in dem darunter liegenden InGaAs/InP-Fotodetektor absorbiert werden.
In Teilbild iii) von 2A ist der umgedrehte SOI-CMOS-basierte APS-Wafer zu sehen, der den vollständig prozessierten CMOS-APS-Schaltkreis enthält.
2B zeigt die Schritte iv) und v), die in Fortsetzung von den in 2A gezeigten Schritten i), ii) und iii) ausgeführt werden. In Teilbild iv) von 2B ist zu sehen, dass der SOI-Handle-Wafer 124 vollständig von der originalen SOI-Wafer Struktur lediglich auf der hybriden APS-fotoaktiven Fläche entfernt wurde. Auf diese Weise wird eine Ausnehmung 125 geschaffen, die von der ursprünglichen Waferoberfläche 16 bis zum vergrabenen Oxid 130 reicht.
Teilbild v) zeigt, dass unter Ausnutzung der mechanischen Stabilität, die durch das lediglich teilweise Entfernen des SOI-Handle-Wafer 124 erzielt wurde, vereinzelte bzw. separate CMOS-APS-Chips umgedreht (bereits erfolgt in Teilbild iii)) und Chip-auf-Chip mit der darunterliegenden InGaAs/InP-Schicht verbunden werden können, wobei Indiumkugeln oder -tropfen oder -höcker (engl.: „In-bumps”) 192 verwendet werden können. Die Indiumkugeln 192 stellen dabei zumindest eine elektrische Verbindung zwischen dem ersten Halbleiterchip 12 und dem zweiten Halbleiterchip 22 bereit. Unter Umständen stellen die Indiumkugeln 192 auch eine mechanische Verbindung zwischen dem ersten Halbleiterchip 12 und dem zweiten Halbleiterchip 22 bereit. Der erste Halbleiterchip 12 umfasst zu diesem Zweck Kontaktflächen 127, die in der Verbindungsschicht 126 ausgeführt sind und an der Oberfläche 14 des ersten Halbleiterchips 12 angeordnet sind. Auf Seiten des zweiten Halbleiterchips 22 stehen die Indiumkugeln 192 in Kontakt mit der n⁺-dotierten Schicht 240. Alternativ zu den Indiumkugeln 192 können Kugeln aus einem anderem Material verwendet werden, das sich zum Beispiel für ein sogenanntes Flip-Chip-Verfahren und/oder ein Waferbonding-Verfahren eignet.
Zur elektrischen Isolierung der fotoaktiven Flächen/Bereiche 2 innerhalb des zweiten Halbleiterchips 22 können entsprechende isolierende Strukturen vorgesehen sein. Dies ist jedoch nicht unbedingt notwendig, da die in einer bestimmten fotoaktiven Fläche/Bereich erzeugten Ladungsträger größtenteils über den nächstliegenden elektrischen Kontakt abfließen, der im vorliegenden Fall von einer der Indiumkugeln 192 bereitgestellt wird.
Wenn man noch einen Schritt weiter geht, kann diese die spektrale Lösung, bei der jedes Pixel ein Ausgangssignal für den Silizium- und ein zweites Ausgangssignal für den InGaAs/InP-Fotodetektor hat, als Ausgangspunkt für eine Entwicklung von SPAD-Strukturen in beiden Materialien verwendet werden, wodurch ein CMOS-integrierter, kostengünstiger, kompakter, Einzelphotonen-zählender (engl.: „single-photon counting”, SPC), bi-spektraler, Si-erweiterter UV-SWIR-Sensor erhalten werden kann, wie in den 3A und 3B gezeigt.
Gemäß dem in den 4A und 4B schematisch gezeigten Verfahren wird, um die spektrale Empfindlichkeit des Detektors zu erweitern, ein Array von Si-SPAD'n mit integrierter Elektronik mit einem InGaAs/InP-Array von SPAD'n gekoppelt werden. Dies ist möglich durch Ausnutzung einer Technologie, die ähnlich zu der in den 2A und 2B gezeigten Technologie ist. Dieses vorgeschlagene Konzept zeichnet sich gegenüber anderen SPAD-basierten Bildgebern insbesondere durch folgende zwei Merkmale aus:

a) Es erlaubt eine rückseitige Beleuchtung des Si-SPAD-Detektors, wodurch der Füllfaktor beträchtlich verbessert wird, welcher bis jetzt einer der größten Nachteile von SPAD-Bildgebern war;
b) es erlaubt die Integration von komplexen Funktionen, die in den CMOS-Wafer eingebaut werden, mit InGaAs/InP-SPAD mit der erweiterten Empfindlichkeit in der SWIR-Region.

Die 4A und 4B zeigen schematisch ein Beispiel der vorgeschlagenen hybriden, breitbandigen, multi-spektralen, Einzelphotonen-zählenden APS-Technologie, die auf einem BSI CMOS-SOI APS und einem darunter liegenden InGaAs/InP-basierten SPAD-Array basiert.
Wie zuvor wird hier die einfallende Strahlung mit Wellenlängen in den UV-VIS-Teilen des Spektrums nahezu vollständig in der > 2 μm dicken SOI-Schicht absorbiert, in der das Si-SPAD-Array und die Ausleseelektronik und Löschelektronik (engl.: „quenching electronics”) untergebracht sind, wohingegen die Strahlung mit Wellenlängen über 650 nm teilweise oder vollständig (insbesondere über 1,1 μm Wellenlänge) in dem untenliegenden InGaAs/InP-Array absorbiert wird.
Teilbild i) von 4A zeigt einen schematischen Querschnitt durch den ersten Halbleiterchip 312, der hier in SOI-CMOS-basierter Si-SPAD-Technologie ausgeführt ist. Unterschiede zu der in 2A dargestellten SOI-CMOS-basierten APS-Technologie sind hauptsächlich in der SOI-Schicht 340, der Verbindungsschicht 326 und den Detektionsstrukturen 318 vorhanden.
Die Avalanche-Prozesse finden direkt unter der p+-Schicht 381 statt, die als Anode benutzt wird, und die p-Schichten 386 an beiden Enden der p+-Schicht (es handelt sich hier eigentlich um einen PWELL-Guard-Ring) dienen dazu, das elektrische Feld in diesen Gebieten zu reduzieren um sicher zu stellen, dass die Avalanche-Effekte in diesen Gebieten oder parallel zur Wafer-Oberfläche nicht stattfinden können, sondern immer nur senkrecht zur Wafer-Oberfläche unter dem p+-Gebiet 381. Die n+-Schicht 385 ist die Kathode oder Substrat-Kontakt.
Teilbild ii) in 4A zeigt einen schematischen Querschnitt durch den zweiten Halbleiterchip 322, in dem das InGaAs/InP-SPAD-Array angeordnet ist. Repräsentativ für andere Arrayelemente ist in Teilbild ii) der Bereich von einer Detektionsstruktur 328, also einer SPAD, angedeutet. Strukturell unterscheidet sich der zweite Halbleiterchip 322 kaum von dem in 2A dargestellten Halbleiterchip 22. Unterschiede können jedoch in den Dotierstoffkonzentrationen vorhanden sein, um die Detektionsstrukturen 328 an ihre Aufgabe als SPAD anzupassen. Ein weiterer Unterschied kommt typischerweise während des Betriebs des Detektors zum Tragen und betrifft die an das SPAD-Array angelegte Vorspannung.
Teilbild iii) in 4A zeigt den umgedrehten ersten Halbleiterchip 312 bzw. einen Teil des kompletten Wafers mit den vollständig prozessierten Si-SPAD-Bildgebern und den Auslese- und Löschschaltkreisen.
Teilbild iv) in 4B zeigt den ersten Halbleiterchip 312 bzw. einen Teil des entsprechenden Wafers, nachdem der SOI-Handle-Wafer 124 vollständig entfernt wurde von der originalen SOI-Waferstruktur, jedoch lediglich oberhalb der hybriden SPAD-fotoaktiven Fläche. Somit weist der erste Halbleiterchip 312 in diesem Bereich eine Ausnehmung 125 auf. Die Ausnehmung 125 verhindert, dass ein beträchtlicher Teil der einfallenden Strahlung bereits in dem SOI-Handle-Wafer 124 absorbiert wird, wo er nicht zur Erzeugung eines Detektionssignals beitragen kann. Die Erzeugung der Ausnehmung 125 erfolgt typischerweise durch Bearbeitung des gesamten Wafers, d. h. vor einer Vereinzelung des Wafers in einzelne Halbleiterchips. Eine solche Bearbeitung umfasst typischerweise einen fotolithographischen Schritt und einen Ätzschritt.
Wie in Teilbild v) von 4B gezeigt, können die separaten bzw. mittlerweile vereinzelten Si-SPAD Chips unter Ausnutzung der gewonnen mechanischen Stabilität, die durch das lediglich teilweise Entfernen des SOI-Handle-Wafers 124 gewonnen wurde, umgedreht und Chip-auf-Chip mit der darunter liegenden InGaAs/InP-Schicht 311 verbunden werden, wobei Indiumkugeln oder -höcker 192 verwendet werden. Im Ergebnis zeigt Teilbild v) den finalen Technologiequerschnitt des Hybrid-SPAD-Breitband-multispektral-Bildgebers. Das Bezugszeichen 302 deutet die fotoaktive Fläche dieses Hybrid-SPAD-Bildgebers an.
Im Vergleich zu bestehenden Lösungen sind zumindest die folgenden Punkte erwähnenswert:

– die Verwendung eines Silizium- bzw. CMOS-Substrats auch als fotoaktive Schicht zusätzlich zu der/den zusätzlichen fotoaktiven Schicht(en), die zu unterschiedlichen fotoempfindlichen Materialien gehören, in hybriden 3D CMOS-integrierten Bildgebern.
– Die Möglichkeit, über physikalische bi-spektrale (im Falle der Verwendung von nur einer zusätzlichen fotoaktiven Schicht) oder multispektrale Ausgänge in jedem Pixel zu verfügen. In den gezeigten Beispielen sind diese bi-spektralen Pixelausgänge definiert durch die Silizium-Ausgabe (d. h. das Ausgangssignal des Silizium-basierten Detektorteils) für die UV-VIS-Teile des Spektrums und die InGaAs/InP-Ausgabe (Ausgangssignal des InGaAs/InP-basierten Teil des Detektors) für den SWIR-Teil des Spektrums.
– Im Falle der Verwendung von hybriden SPAD-Strukturen hat die reale (physikalische) multi-spektrale Bildgebung, die sich von den UV- zu den SWIR-Teilen des Spektrums erstreckt, zusätzlich eine Einzelphotonen-zählende Fähigkeit in all diesen erwähnten spektralen Bereichen.
– Die Möglichkeit, unterschiedliche Auflösungen (Einführungen einer physikalischen Einteilung der Pixel in der Silizium- und/oder der extra fotoaktiven Schicht separat voneinander) für unterschiedliche spektraler Antworten. Letzteres wird ermöglicht durch variieren der Größe und der Menge der Pixel in der Siliziumsschicht und/oder in der InGaAs/InP-Schicht und/oder in jeglicher anderen zusätzlichen fotoempfindlichen Schicht; zum Beispiel kann für jeweils vier Si-Pixel lediglich ein Extraschichtpixel definiert werden, und so weiter oder umgekehrt.

5 zeigt eine schematische perspektivische Schnittansicht eines Detektors mit einem ersten Halbleiterchip 12 (zum Beispiel aus Silizium) und einem zweiten Halbleiterchip 22 (zum Beispiel aus InGaAs/InP). Insbesondere ist in 5 ein 4×3 Array von ersten Detektionsstrukturen 18 und ein 4×3 Array von zweiten Detektionsstrukturen 28 zu erkennen, die in 5 jeweils als Strich-Punkt-Punkt-Linie dargestellt sind. Die zwei Arrays sind so angeordnet, dass jeweils eine erste Detektionsstruktur 18 bei Projektion entlang der Strahlungsrichtung mit jeweils einer zweiten Detektionsstruktur 28 im Wesentlichen zur Deckung kommt bzw. bezüglich der Strahlungsrichtung im Wesentlichen ausgerichtet sind. An der Oberfläche 24 des zweiten Halbleiterchips 22 sind Kontaktflächen 227 ausgebildet, die konfiguriert sind, mit jeweils einer der Indiumkugeln 192 in Kontakt zu gelangen, um zumindest eine elektrische Verbindung zwischen jeweils einer zweiten Detektionsstruktur 28 und der entsprechenden ersten Detektionsstruktur 18 bereitzustellen. Diese elektrische Verbindung kann insbesondere dazu genutzt werden, ein innerhalb der entsprechenden zweiten Detektionsstruktur 28 erzeugtes Auslesesignal an die entsprechende erste Detektionsstruktur bzw. eine zugeordnete Ausleseelektronik zu übermitteln.
6 zeigt ein schematisches Flussdiagramm eines Verfahrens zur Herstellung eines hybriden Detektors. Das Verfahren umfasst einen Schritt 502, während dem eine erste Halbleiterchip mit einem ersten Halbleitermaterial als Substratmaterial (z. B. Silizium) bereitgestellt wird. In dem ersten Halbleiterchip ist zumindest eine erste Detektionsstruktur ausgebildet.
Weiterhin wird ein zweiter Halbleiterchip mit einem zweiten Halbleitermaterial als Substratmaterial (z. B. InGaAs/InP) bereitgestellt, wie in Schritt 504 zu sehen. Das zweite Halbleitermaterial ist unterschiedlich von dem ersten Halbleitermaterial. In dem zweiten Halbleiterchip ist ebenfalls zumindest eine Detektionsstruktur ausgebildet. Da der zweite Halbleiterchip typischerweise in einem eigenständigen Prozess bereitgestellt und verarbeitet wird, kann sowohl für den ersten Halbleiterchip und das erste Halbleitermaterial, als auch für den zweiten Halbleiterchip und das zweite Halbleitermaterial ein passender, separater Prozess gewählt werden, der auf das jeweilige Halbleitermaterial zugeschnitten ist.
In einem Schritt 506 werden der erste Halbleiterchip und der zweite Halbleiterchip verbunden, so dass sich eine Hauptoberfläche des ersten Halbleiterchips und eine Hauptoberfläche des zweiten Halbleiterchips gegenüberliegenden. Der erste Detektionsstruktur und der zweite Detektionsstruktur sind in der Folge überlappend zueinander angeordnet (also ausgerichtet), wobei zumindest eine elektrische Verbindung zwischen Kontaktbereichen hergestellt wird, die an den gegenüberliegenden Hauptoberfläche angeordnet sind.
Das Verfahren kann weiterhin ein Erzeugen einer Ausnehmung an einer Hauptoberfläche des ersten Halbleiterchips, die dem zweiten Halbleiterchip abgewandt ist, umfassen. Die Ausnehmung kann überlappend zu der ersten Detektionsstruktur und der zweiten Detektionsstruktur angeordnet sein.
Weiterhin kann das Verbinden des ersten Halbleiterchips und des zweiten Halbleiterchips ein Flip-Chip-Verfahren oder ein Waferbonding-Verfahren umfassen.
Die Anwendungsbeispiele für einen CMOS-integrierten, bi-spektraler in (Ultraviolett (UV) und sichtbar (VIS) auf der einen Seite, und kurzwelliges Infrarot (SWIR) – bis zu λ = 1,7 μm Wellenlänge (oder sogar bis λ = 2,4 μm beim besonderen „Extended-InGaAs-Prozessierung) – auf der anderen Seite, sind:

– Quasi-Nachtsicht 2D-Bildgebung für Überwachungs-, Sicherheits- und Schutzaufgaben (Schutzaufgaben beispielsweise im Sinne von Personenschutz und/oder Objektschutz (engl.: „security”)), auch in Schlechtwetterbedingungen (Nebel, Dunst, Schnee, Regen)
– SWIR-3D-Bildgebung (basierend auf dem Flugzeit-Prinzip (engl.: „time-of-flight principle”)) unter schlechten Wetterbedingungen: Nebel, Dunst, Schnee und Regen, auch kombiniert mit 2-D-Bildgebung für bessere Performance
– 3D-Bildgebung mit breiten Wellenlängen (200–1700 nm) für Fahrerassistenz und Schutz
– medizinische Bildgebung in Partikel-beladenen Umgebungen, zum Beispiel in Blutgefäßen
– wissenschaftliche Anwendungen
– industrielles maschinelles Sehen
– Multi-spektrale Lebensmittelinspektion
– biomedizinische und chemische Bildgebung
– hyperspektrale und multispektrale Bildgebung für UV-VIS-SWIR Spektroskopie
– thermische Bildgebung bzw. Thermografie von heißen Objekten und online Temperaturprozesskontrolle
– reflektierte UV-Bildbegebung für Inspektion, zum Beispiel von Oberflächen oder von Glasprodukten
– UV-Fluoreszenz-Bildgebung
– Biochemie
– analytische Chemie
– Medizin
– Mineralogie, Edelsteinkunde, Geologie
– Gerichtsmedizin, Kriminaltechnik
– Diagnostik von Kunstwerken

Claims

Detektor zur Detektion elektromagnetischer Strahlung mit folgenden Merkmalen: einem ersten Halbleiterchip (12; 312) mit einem ersten Halbleitermaterial als Substratmaterial; einem zweiten Halbleiterchip (22; 322) mit einem zweiten Halbleitermaterial als Substratmaterial, das unterschiedlich vom ersten Halbleitermaterial ist, wobei der erste Halbleiterchip (12; 312) und das zweite Halbleiterchip (22; 322) mit gegenüberliegenden Hauptoberflächen (14, 24) zueinander angeordnet sind; einem ersten Array mit einer Mehrzahl von ersten Detektionsstrukturen (18; 318) innerhalb des ersten Halbleiterchips (12; 312), die als eine Lawinenphotodiodenstruktur oder eine Single-Photon-Avalanche-Photodiodenstruktur innerhalb des ersten Halbleiterchips ausgebildet sind; einem zweiten Array mit einer Mehrzahl von zweiten Detektionsstrukturen (28; 328) innerhalb des zweiten Halbleiterchips (22; 322), die jeweils mit den ersten Detektionsstrukturen (18; 318) überlappend angeordnet sind, wobei jede Detektionsstruktur des ersten Arrays und des zweiten Arrays einen elektrischen Kontaktbereich (127, 227) an der entsprechenden Hauptoberfläche (14, 24) der gegenüberliegenden Hauptoberflächen umfasst; einem Array aus elektrischen Verbindungen (192), die die elektrischen Kontaktbereiche von jeweils einer ersten Detektionsstruktur des ersten Arrays mit einer zweiten Detektionsstruktur des zweiten Arrays elektrisch miteinander verbinden; und einer Ausleseschaltung für die ersten Detektionsstrukturen (18; 318) und die zweiten Detektionsstrukturen (28; 328), die in dem ersten Halbleiterchip (12; 312) oder an einer Oberfläche davon angeordnet ist.
Detektor gemäß Anspruch 1, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial ausgewählt sind aus: Silizium, Germanium, Indiumgalliumarsenid (InGaAs), Indiumphosphid (InP), Galliumarsenid (GaAs), Galliumantimonid (GaSb), Galliumnitrid (GaN), Indiumantimonid (InSb), Indiumarsenid (InAs), Indiumnitrid (InN), Indiumgalliumphoshid (InGaP), Indiumgalliumnitrid (InGaN), Aluminiumgalliumarsenidphosphid (AlGaAsP), Cadmiumzinktellurid (CdZnTe), Quecksilbercadmiumtellurid (HgCdTe), Quecksilberzinktellurid (HgZnTe), Bleiselenid (PbSe), Blei(II)-Sulfid (PbS), Bleizinntellurid (PbSnTe), Cadmiumarsenid (CdAs), Zinkantimonid (ZnSb), Platinsilizid (PtSi), Quecksilberiodid (HgI₂), Thalliumbromid (TlBr) und Eisendisulfid (FeS₂).
Detektor gemäß Anspruch 1 oder 2, weiterhin umfassend einen ersten Ausleseanschluss und einen zweiten Ausleseanschluss, wobei der erste Ausleseanschluss mit der ersten Detektionsstruktur (18; 318) verbunden und ausgelegt ist, ein von der ersten Detektionsstruktur geliefertes erstes Detektionssignal bereitzustellen, und wobei der zweite Ausleseanschluss mit der zweiten Detektionsstruktur (28; 328) verbunden und ausgelegt ist, ein von der zweiten Detektionsstruktur geliefertes zweites Detektionssignal bereitzustellen.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (12, 22; 312, 322) angeordnet und ausgelegt sind, dass die erste und zweite Detektionsstruktur (18, 28; 318, 328) bezüglich einer Ausbreitungsrichtung der zu detektierenden Strahlung hintereinander angeordnet sind.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12; 312) eine Ausnehmung (125) an einer dem zweiten Halbleiterchip (22; 322) abgewandten Hauptoberfläche (16) hat, wobei die Ausnehmung (125) überlappend mit der ersten Detektionsstruktur (18; 318) und der zweiten Detektionsstruktur (28; 328) angeordnet ist.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei die erste Detektionsstruktur (18; 318) ein Arrayelement eines ersten Arrays bildet und die zweite Detektionsstruktur (28; 328) ein Arrayelement eines zweiten Arrays bildet.
Detektor gemäß Anspruch 6, wobei das erste Array und das zweite Array unterschiedliche räumliche Auflösungen haben.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12; 312) und der zweite Halbleiterchip (22; 322) mittels einer Flip-Chip-Anordnung miteinander verbunden sind.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei die erste Detektionsstruktur (18; 318) zur Detektion von elektromagnetischer Strahlung in einem ersten Wellenlängenbereich konfiguriert ist und die zweite Detektionsstruktur (28; 328) zur Detektion von elektromagnetischer Strahlung in einem zweiten Wellenlängenbereich konfiguriert ist.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12; 312) ein CMOS-Chip ist.
Detektor gemäß einem der vorhergehenden Ansprüche, weiter umfassend eine Ansteuerschaltung für die erste Detektionsstruktur (18; 318) und die zweite Detektionsstruktur (28; 328), die in einem der Halbleiterchips (12, 22; 312, 322) oder an einer Oberfläche davon angeordnet ist.
Detektor gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12; 312) eine Silizium-auf-Isolator-Struktur aufweist.
Verfahren zum Herstellen eines Detektors zur Detektion elektromagnetischer Strahlung, mit folgenden Merkmalen: Bereitstellen (502) eines ersten Halbleiterchips mit einem ersten Halbleitermaterial als Substratmaterial, wobei in dem ersten Halbleiterchip ein erstes Array von ersten Detektionsstrukturen ausgebildet ist, wobei die die ersten Detektionsstrukturen als eine Lawinenphotodiodenstruktur oder eine Single-Photon-Avalanche-Photodiodenstruktur innerhalb des ersten Halbleiterchips ausgebildet sind; Bereitstellen (504) eines zweiten Halbleiterchips mit einem zweiten Halbleitermaterial als Substratmaterial, das unterschiedlich vom ersten Halbleitermaterial ist, wobei in dem zweiten Halbleiterchip ein zweites Array von zweiten Detektionsstrukturen ausgebildet ist, und wobei jede Detektionsstruktur des ersten Arrays und des zweiten Arrays einen elektrischen Kontaktbereich (127, 227) an der entsprechenden Hauptoberfläche (14, 24) der gegenüberliegenden Hauptoberflächen umfasst; Bereitstellen eines Arrays aus elektrischen Verbindungen (192), die konfiguriert sind, die elektrischen Kontaktbereiche von jeweils einer ersten Detektionsstruktur des ersten Arrays mit jeweils einer zweiten Detektionsstruktur des zweiten Arrays elektrisch miteinander zu verbinden; und Verbinden (506) des ersten Halbleiterchips und des zweiten Halbleiterchips, so dass sich eine Hauptoberfläche des ersten Halbleiterchips und eine Hauptoberfläche des zweiten Halbleiterchips gegenüberliegen, und dass die erste Detektionsstruktur und die zweite Detektionsstruktur überlappend zueinander angeordnet sind, wobei mittels des Arrays aus elektrischen Verbindungen die elektrischen Verbindungen zwischen den Kontaktbereichen hergestellt werden, die an den gegenüberliegenden Hauptoberflächen angeordnet sind.
Verfahren gemäß Anspruch 13, weiterhin umfassend: Erzeugen einer Ausnehmung an einer Hauptoberfläche des ersten Halbleiterchips, die dem zweiten Halbleiterchip abgewandt ist, wobei die Ausnehmung überlappend zu der ersten Detektionsstruktur und der zweiten Detektionsstruktur angeordnet ist.
Verfahren gemäß Anspruch 13 oder 14, wobei das Verbinden des ersten Halbleiterchips und des zweiten Halbleiterchips ein Flip-Chip-Verfahren umfasst.