JP2622272B2 - 半導体加速度センサの製造方法 - Google Patents
半導体加速度センサの製造方法Info
- Publication number
- JP2622272B2 JP2622272B2 JP21463688A JP21463688A JP2622272B2 JP 2622272 B2 JP2622272 B2 JP 2622272B2 JP 21463688 A JP21463688 A JP 21463688A JP 21463688 A JP21463688 A JP 21463688A JP 2622272 B2 JP2622272 B2 JP 2622272B2
- Authority
- JP
- Japan
- Prior art keywords
- stopper
- semiconductor substrate
- film
- acceleration sensor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、自動車、工業計測、航空機等の分野にお
いて用いられる半導体加速度センサの製造方法に関す
る。
いて用いられる半導体加速度センサの製造方法に関す
る。
「従来の技術」 第２図は従来の半導体加速度センサの斜視図である。
この図において、１は半導体加速度センサチップ、2a,
…はチップ１上に形成されたボンディングパッド（電
極）、3,4はチップ１の上下に取り付けられたストッパ
であり、共にガラス，シリコン等によって構成される板
状のストッパである。
この図において、１は半導体加速度センサチップ、2a,
…はチップ１上に形成されたボンディングパッド（電
極）、3,4はチップ１の上下に取り付けられたストッパ
であり、共にガラス，シリコン等によって構成される板
状のストッパである。
第３図（イ）はストッパ３を取り外した場合のチップ
１の構成を示す平面図である。この図において、５はチ
ップ１の周縁部に沿って“C"字状に形成されている空隙
部である。6aは片持梁部であり、空隙部５によって細く
形成されており、この片持梁部6aの先端には方形状の重
り部6bが形成されている。8,8は“コ”字状に形成され
た加速度検出用の検出抵抗であり、片持梁部6aの上面に
設けられている。この検出抵抗8,8の両端がボンディン
グパッド2a,…に各々接続されている。また、ハッチン
グ部９はストッパ３の接着面である。第３図（ロ）はス
トッパ３を取り付け面から見た図であり、この図におい
て、10は凹部であり、この凹部は片持梁部6a,重り部6b
に対応する部分に形成されている。また、ハッチング部
11は同図（イ）の接着面９に接着される接着面である。
第４図は第３図（イ）のＡ−Ａ線断面図であり、この図
に示すように、重り部6bは厚く形成され、片持梁部6aは
薄く形成されている。
１の構成を示す平面図である。この図において、５はチ
ップ１の周縁部に沿って“C"字状に形成されている空隙
部である。6aは片持梁部であり、空隙部５によって細く
形成されており、この片持梁部6aの先端には方形状の重
り部6bが形成されている。8,8は“コ”字状に形成され
た加速度検出用の検出抵抗であり、片持梁部6aの上面に
設けられている。この検出抵抗8,8の両端がボンディン
グパッド2a,…に各々接続されている。また、ハッチン
グ部９はストッパ３の接着面である。第３図（ロ）はス
トッパ３を取り付け面から見た図であり、この図におい
て、10は凹部であり、この凹部は片持梁部6a,重り部6b
に対応する部分に形成されている。また、ハッチング部
11は同図（イ）の接着面９に接着される接着面である。
第４図は第３図（イ）のＡ−Ａ線断面図であり、この図
に示すように、重り部6bは厚く形成され、片持梁部6aは
薄く形成されている。
次に、第５図を参照して上述した半導体加速度センサ
の製造工程を説明する。
の製造工程を説明する。
まず、第５図（イ）に示すように、ｎ型のシリコン基
板12の上下面各々に、シリコン酸化膜（以下、SiO2膜と
称する）13,14を形成する。このSiO2膜13,14の形成は、
シリコン基板12を拡散炉内に配置し、1000〜1200℃の酸
化性雰囲気中で熱処理することにより行う。
板12の上下面各々に、シリコン酸化膜（以下、SiO2膜と
称する）13,14を形成する。このSiO2膜13,14の形成は、
シリコン基板12を拡散炉内に配置し、1000〜1200℃の酸
化性雰囲気中で熱処理することにより行う。
次に、第５図（ロ）に示すように、フォトリソグラフ
ィにより、SiO2膜13に不純物拡散用窓15を形成する。
ィにより、SiO2膜13に不純物拡散用窓15を形成する。
次に、第５図（ロ）のシリコン基板12を拡散炉内に配
置し、1000〜1200℃の雰囲気中で不純物拡散用窓15から
ボロン（ほう素）を供給し、第５図（ハ）に示すｐ型拡
散層（以下、検出抵抗と称する）16を形成する。また、
ドライブイン処理により、SiO2膜が検出抵抗16上に成長
する。なお、検出抵抗16は、イオン注入法により形成し
てもよい。
置し、1000〜1200℃の雰囲気中で不純物拡散用窓15から
ボロン（ほう素）を供給し、第５図（ハ）に示すｐ型拡
散層（以下、検出抵抗と称する）16を形成する。また、
ドライブイン処理により、SiO2膜が検出抵抗16上に成長
する。なお、検出抵抗16は、イオン注入法により形成し
てもよい。
次に、第５図（ニ）に示すように、フォトリソグラフ
ィにより、SiO2膜13にアルミニウムコンタクト用窓17を
形成する。
ィにより、SiO2膜13にアルミニウムコンタクト用窓17を
形成する。
次に、第５図（ホ）に示すように、第５図（ニ）のシ
リコンウエハの上面にスパッタリングまたは真空蒸着等
によってアルミニウム膜２を形成する。
リコンウエハの上面にスパッタリングまたは真空蒸着等
によってアルミニウム膜２を形成する。
次に、第５図（ヘ）に示すように、フォトリソグラフ
ィによりアルミニウム膜２のパターニングを行い、リン
酸（約60℃）等でアルミニウム膜２のエッチングを行
い、アルミニウム配線およびボンディングパッド2aを形
成する。
ィによりアルミニウム膜２のパターニングを行い、リン
酸（約60℃）等でアルミニウム膜２のエッチングを行
い、アルミニウム配線およびボンディングパッド2aを形
成する。
次に、第５図（ト）に示すように、シリコン基板12の
下面のSiO2膜14に片持梁部用窓18,重り部用窓19をフォ
トリソグラフィにより形成する。
下面のSiO2膜14に片持梁部用窓18,重り部用窓19をフォ
トリソグラフィにより形成する。
次に、第５図（チ）に示すように、KOH,ヒドラジン,E
PW（エチレンジアミン，ピロカテコール，純粋の混合
液）等のエッチング液を用いてシリコン基板12の下面か
ら予め決定した片持梁部の厚みの２倍となるまでエッチ
ングを行い、切欠部20,21を形成する。
PW（エチレンジアミン，ピロカテコール，純粋の混合
液）等のエッチング液を用いてシリコン基板12の下面か
ら予め決定した片持梁部の厚みの２倍となるまでエッチ
ングを行い、切欠部20,21を形成する。
次に、第５図（リ）に示すように、切欠部21の上面に
対向するSiO2膜13に空隙部用窓22をフォトリソグラフィ
により形成する。
対向するSiO2膜13に空隙部用窓22をフォトリソグラフィ
により形成する。
次に、第５図（ヌ）に示すように、項で用いたエッ
チング液により、切欠部21がシリコン基板12の上面に貫
通するまで同基板12の両面からエッチングを行う。これ
により、切欠部21が貫通して重り部6bが形成され、ま
た、切欠部20がさらに削られて目的とする梁厚となる片
持梁部6aが形成される。また、貫通した部分が空隙部５
となる。
チング液により、切欠部21がシリコン基板12の上面に貫
通するまで同基板12の両面からエッチングを行う。これ
により、切欠部21が貫通して重り部6bが形成され、ま
た、切欠部20がさらに削られて目的とする梁厚となる片
持梁部6aが形成される。また、貫通した部分が空隙部５
となる。
次に、第５図（ル）に示すように、シリコン基板12上
面へストッパ３を、シリコン基板12下面へストッパ４を
樹脂により接着する。
面へストッパ３を、シリコン基板12下面へストッパ４を
樹脂により接着する。
次に、タイシングソーにより、実線Ｙに示した個所で
ストッパ３を切断し、次いで、点線Ｚに示した個所で切
断してチップ1,…とする。
ストッパ３を切断し、次いで、点線Ｚに示した個所で切
断してチップ1,…とする。
以上が従来の製造工程の一例である。なお、チップ１
の片持梁部6aと重り部6bとを形成した残りの部分を支持
部6cと称する。また、SiO2膜13,14が、項のシリコン
基板12のエッチングの際のエッチング液（KOH,ヒドラジ
ン,EPW等）に対して可溶（マスクとして働かない）であ
る場合は、さらに、SiO2膜13,14上に常圧CVD,減圧CVDあ
るいはプラズマCVD法等によってSi3N4膜を形成し、二重
の膜とする。また、アルミニウム配線およびボンディン
グパッド2aは、アルミニウムで形成されているが、項
で使用するエッチング液（KOH,ヒドラジン,EPW等）にお
かされる場合は、金を用いる。
の片持梁部6aと重り部6bとを形成した残りの部分を支持
部6cと称する。また、SiO2膜13,14が、項のシリコン
基板12のエッチングの際のエッチング液（KOH,ヒドラジ
ン,EPW等）に対して可溶（マスクとして働かない）であ
る場合は、さらに、SiO2膜13,14上に常圧CVD,減圧CVDあ
るいはプラズマCVD法等によってSi3N4膜を形成し、二重
の膜とする。また、アルミニウム配線およびボンディン
グパッド2aは、アルミニウムで形成されているが、項
で使用するエッチング液（KOH,ヒドラジン,EPW等）にお
かされる場合は、金を用いる。
また、ストッパの材質としては、他にシリコンを用い
てもよいが、その場合は、予めSiO2膜かSi3N4膜（窒化
膜）をストッパ表面に成長させておく。また、項の接
着方法には、樹脂による接着を用いたが、他に共晶接合
（Au−Ge,Au−Si,Au−Sn），ガラス接合（低融点ガラ
ス），陽極接合（Si−Si）を用いてもよい。
てもよいが、その場合は、予めSiO2膜かSi3N4膜（窒化
膜）をストッパ表面に成長させておく。また、項の接
着方法には、樹脂による接着を用いたが、他に共晶接合
（Au−Ge,Au−Si,Au−Sn），ガラス接合（低融点ガラ
ス），陽極接合（Si−Si）を用いてもよい。
「発明が解決しようとする課題」 ところで、従来の加速度センサの製造方法にあって
は、上述したように、梁部6aの形成後のシリコン基板12
にストッパ3,4を取り付け、梁部6aの強化を行っていた
が、この梁部6aは非常にもろいものであり（数十cmの高
さから落下しただけで破壊する）、梁部6aが形成されて
からストッパ3,4を取り付けるまでの取り扱いの際ある
いはストッパ3,4を取り付ける際に衝撃によって梁部が
破壊されることがあり、このため、歩留りが悪化する問
題があった。
は、上述したように、梁部6aの形成後のシリコン基板12
にストッパ3,4を取り付け、梁部6aの強化を行っていた
が、この梁部6aは非常にもろいものであり（数十cmの高
さから落下しただけで破壊する）、梁部6aが形成されて
からストッパ3,4を取り付けるまでの取り扱いの際ある
いはストッパ3,4を取り付ける際に衝撃によって梁部が
破壊されることがあり、このため、歩留りが悪化する問
題があった。
この発明は上述した事情に鑑みてなされたもので、梁
部が形成されてからストッパを取り付けるまでの際ある
いはストッパを取り付ける際に衝撃が加わっても梁部が
破壊される恐れがない半導体加速度センサの製造方法を
提供することを目的としている。
部が形成されてからストッパを取り付けるまでの際ある
いはストッパを取り付ける際に衝撃が加わっても梁部が
破壊される恐れがない半導体加速度センサの製造方法を
提供することを目的としている。
「課題を解決するための手段」 この発明にかかる半導体基板の製造方法は、半導体基
板に略Ｃ字状の空隙部を複数形成することにより重り部
および検出抵抗が形成された梁部を複数形成し、そし
て、この半導体基板を各梁部毎に切断して複数のチップ
を得るようにした半導体加速度センサの製造方法におい
て、前記半導体基板の前記梁部の形成される位置および
空隙部となる位置を所定の厚みを残してエッチングし、
前記半導体基板の下面に、前記重り部、梁部の形成され
る位置の周囲を固定するストッパ部材を取り付け、前記
半導体基板の前記空隙部となる位置をさらにエッチング
して前記重り部、梁部を形成し、前記重り部、梁部が形
成された前記半導体基板の上面に、前記重り部、梁部の
周囲を固定するストッパ部材を取り付け、このストッパ
部材を取り付けた状態で前記チップ毎の切断を行うこと
を特徴とする。
板に略Ｃ字状の空隙部を複数形成することにより重り部
および検出抵抗が形成された梁部を複数形成し、そし
て、この半導体基板を各梁部毎に切断して複数のチップ
を得るようにした半導体加速度センサの製造方法におい
て、前記半導体基板の前記梁部の形成される位置および
空隙部となる位置を所定の厚みを残してエッチングし、
前記半導体基板の下面に、前記重り部、梁部の形成され
る位置の周囲を固定するストッパ部材を取り付け、前記
半導体基板の前記空隙部となる位置をさらにエッチング
して前記重り部、梁部を形成し、前記重り部、梁部が形
成された前記半導体基板の上面に、前記重り部、梁部の
周囲を固定するストッパ部材を取り付け、このストッパ
部材を取り付けた状態で前記チップ毎の切断を行うこと
を特徴とする。
「作用」 この発明によれば、梁部の形成される位置および空隙
部となる位置を規定の寸法にエッチングした後、重り部
と梁部が形成される位置の周囲を固定するストッパを下
面に取り付け、次いで、空隙部となる位置をさらにエッ
チングして重り部と梁部を形成した後、重り部と梁部が
形成された位置の周囲を固定するストッパを上面に取り
付ける。これにより、梁部が形成されてからストッパを
取り付けるまでの際あるいはストッパを取り付ける際に
梁部が破壊されることがない。
部となる位置を規定の寸法にエッチングした後、重り部
と梁部が形成される位置の周囲を固定するストッパを下
面に取り付け、次いで、空隙部となる位置をさらにエッ
チングして重り部と梁部を形成した後、重り部と梁部が
形成された位置の周囲を固定するストッパを上面に取り
付ける。これにより、梁部が形成されてからストッパを
取り付けるまでの際あるいはストッパを取り付ける際に
梁部が破壊されることがない。
「実施例」 以下、第１図を参照してこの発明の一実施例による製
造方法について説明する。なお、この図における（イ）
の工程より以前の工程は、前述した第５図（イ）〜
（ハ）の工程と同一であるので、その説明を省略する。
造方法について説明する。なお、この図における（イ）
の工程より以前の工程は、前述した第５図（イ）〜
（ハ）の工程と同一であるので、その説明を省略する。
第５図（ハ）の工程が終了すると、次に第１図（イ）
に示すように、シリコン基板12の下面のSiO2膜14に片持
梁部用窓18,重り部用窓19をフォトリソグラフィにより
形成する。
に示すように、シリコン基板12の下面のSiO2膜14に片持
梁部用窓18,重り部用窓19をフォトリソグラフィにより
形成する。
次に、第１図（ロ）に示すように、KOH,ヒドラジン,E
PW等のエッチング液を用いてシリコン基板12の下面か
ら、片持梁部6aの規定の寸法の厚みとなるまでエッチン
グを行い、切欠部20,21を形成する。
PW等のエッチング液を用いてシリコン基板12の下面か
ら、片持梁部6aの規定の寸法の厚みとなるまでエッチン
グを行い、切欠部20,21を形成する。
次に、第１図（ハ）に示すように、フォトリソグラフ
ィにより、SiO2膜13にアルミニウムコンタクト用窓17を
形成する。
ィにより、SiO2膜13にアルミニウムコンタクト用窓17を
形成する。
次に、第１図（ニ）に示すように、第１図（ハ）のシ
リコンウエハの上面にスパッタリングまたは真空蒸着等
によってアルミニウム膜２を形成する。
リコンウエハの上面にスパッタリングまたは真空蒸着等
によってアルミニウム膜２を形成する。
次に、第１図（ホ）に示すように、フォトリソグラフ
ィによりアルミニウム膜２をアルミニウム配線およびボ
ンディングパッド2aに形成する。
ィによりアルミニウム膜２をアルミニウム配線およびボ
ンディングパッド2aに形成する。
次に、第１図（ヘ）に示すように、シリコン基板12下
面へストッパ４を樹脂により接着する。
面へストッパ４を樹脂により接着する。
次に、第１図（ト）に示すように、シリコンウエハ上
面にレジストを塗布し、レジスト膜30を形成する。
面にレジストを塗布し、レジスト膜30を形成する。
次に、第１図（チ）に示すように、切欠部21の上面に
対向するレジスト膜30に空隙部用窓31を形成する。
対向するレジスト膜30に空隙部用窓31を形成する。
次に、第１図（リ）に示すように、レジスト膜30をマ
スクとして、まず、SiO2膜13をエッチングし、シリコン
面を露出させる。次に、RIE（Reactive Ion Etching）
法により、シリコンウエハ上部より露出したシリコン面
の異方性エッチングを行う。これにより、切欠部21が貫
通して空隙部５となり、片持梁部6aおよび重り部6bが形
成される。なお、アルミニウム配線2aおよびSiO2膜13
は、レジスト30により保護されているので、エッチング
される心配がない。
スクとして、まず、SiO2膜13をエッチングし、シリコン
面を露出させる。次に、RIE（Reactive Ion Etching）
法により、シリコンウエハ上部より露出したシリコン面
の異方性エッチングを行う。これにより、切欠部21が貫
通して空隙部５となり、片持梁部6aおよび重り部6bが形
成される。なお、アルミニウム配線2aおよびSiO2膜13
は、レジスト30により保護されているので、エッチング
される心配がない。
次に、第１図（ヌ）に示すように、O2プラズマエッチ
ング等によりレジスト30を除去する。
ング等によりレジスト30を除去する。
次に、第１図（ル）に示すように、シリコン基板12上
面へストッパ３を樹脂により接着する。
面へストッパ３を樹脂により接着する。
次に、ダイシングソーにより、実線Ｙに示した個所で
ストッパ３を切断し、次いで、点線Ｚに示した個所で切
断してチップ1,…とする。
ストッパ３を切断し、次いで、点線Ｚに示した個所で切
断してチップ1,…とする。
このように、上記実施例の項の過程において、片持
梁部6aとなる位置および空隙部５となる位置を規定の寸
法にエッチングすることにより、片持梁部6aとなる位置
はシリコンの薄膜となっているので、衝撃が加わって
も、梁部が破壊される恐れがない。
梁部6aとなる位置および空隙部５となる位置を規定の寸
法にエッチングすることにより、片持梁部6aとなる位置
はシリコンの薄膜となっているので、衝撃が加わって
も、梁部が破壊される恐れがない。
なお、上記実施例では、この発明を片持梁部を有する
半導体加速度センサに適用した場合について述べたが、
この発明は両持梁部を有する半導体加速度センサにも適
用することができる。また、項のエッチングの際にSi
O2膜13,14がマスクとして働かない場合は、さらに、Si3
N4膜をマスクとしてシリコンウエハ上下面に成長させ
る。また、，項のストッパの接着方法としては、他
に共晶接合（Au−Ge,Au−Si,Au−Sn），ガラス接合（低
融点ガラス），陽極接合（Si−Si）を用いてもよい。
半導体加速度センサに適用した場合について述べたが、
この発明は両持梁部を有する半導体加速度センサにも適
用することができる。また、項のエッチングの際にSi
O2膜13,14がマスクとして働かない場合は、さらに、Si3
N4膜をマスクとしてシリコンウエハ上下面に成長させ
る。また、，項のストッパの接着方法としては、他
に共晶接合（Au−Ge,Au−Si,Au−Sn），ガラス接合（低
融点ガラス），陽極接合（Si−Si）を用いてもよい。
「発明の効果」 以上説明したように、この発明によれば、半導体基板
の前記梁部の形成される位置および空隙部となる位置を
所定の厚みを残してエッチングし、前記半導体基板の下
面に、前記重り部、梁部の形成される位置の周囲を固定
するストッパ部材を取り付け、前記半導体基板の前記空
隙部となる位置をさらにエッチングして前記重り部、梁
部を形成し、前記重り部、梁部が形成された前記半導体
基板の上面に、前記重り部、梁部の周囲を固定するスト
ッパ部材を取り付け、このストッパ部材を取り付けた状
態で前記チップ毎の切断を行うようにしたので、梁部が
形成されてからストッパを取り付けるまでの際あるいは
ストッパを取り付ける際に衝撃によって梁部が破壊する
ことがなく、これにより、取り扱いが簡単になり、ま
た、歩留りが向上する効果が得られる。
の前記梁部の形成される位置および空隙部となる位置を
所定の厚みを残してエッチングし、前記半導体基板の下
面に、前記重り部、梁部の形成される位置の周囲を固定
するストッパ部材を取り付け、前記半導体基板の前記空
隙部となる位置をさらにエッチングして前記重り部、梁
部を形成し、前記重り部、梁部が形成された前記半導体
基板の上面に、前記重り部、梁部の周囲を固定するスト
ッパ部材を取り付け、このストッパ部材を取り付けた状
態で前記チップ毎の切断を行うようにしたので、梁部が
形成されてからストッパを取り付けるまでの際あるいは
ストッパを取り付ける際に衝撃によって梁部が破壊する
ことがなく、これにより、取り扱いが簡単になり、ま
た、歩留りが向上する効果が得られる。
第１図はこの発明の一実施例による半導体加速度センサ
の製造方法を説明するための工程図、第２図は従来の半
導体加速度センサの斜視図、第３図（イ）はストッパを
取り外した半導体加速度センサチップの構成例を示す平
面図、第３図（ロ）は第２図のストッパ３の裏面図、第
４図は第３図（イ）のＡ−Ａ線断面図、第５図は従来の
半導体加速度センサの製造方法を説明するための工程図
である。 １……チップ、3,4……ストッパ、５……空隙部、6a…
…片持梁部、6b……重り部、6c……支持部、12……半導
体基板（シリコン基板）、16……検出抵抗。
の製造方法を説明するための工程図、第２図は従来の半
導体加速度センサの斜視図、第３図（イ）はストッパを
取り外した半導体加速度センサチップの構成例を示す平
面図、第３図（ロ）は第２図のストッパ３の裏面図、第
４図は第３図（イ）のＡ−Ａ線断面図、第５図は従来の
半導体加速度センサの製造方法を説明するための工程図
である。 １……チップ、3,4……ストッパ、５……空隙部、6a…
…片持梁部、6b……重り部、6c……支持部、12……半導
体基板（シリコン基板）、16……検出抵抗。
Claims (1)
- 【請求項１】半導体基板に略Ｃ字状の空隙部を複数形成
することにより重り部および検出抵抗が形成された梁部
を複数形成し、そして、この半導体基板を各梁部毎に切
断して複数のチップを得るようにした半導体加速度セン
サの製造方法において、 （ａ）前記半導体基板の前記梁部の形成される位置およ
び空隙部となる位置を所定の厚みを残してエッチング
し、 （ｂ）前記半導体基板の下面に、前記重り部、梁部の形
成される位置の周囲を固定するストッパ部材を取り付
け、 （ｃ）前記半導体基板の前記空隙部となる位置をさらに
エッチングして前記重り部、梁部を形成し、 （ｄ）前記重り部、梁部が形成された前記半導体基板の
上面に、前記重り部、梁部の周囲を固定するストッパ部
材を取り付け、 （ｅ）このストッパ部材を取り付けた状態において、前
記チップ毎の切断を行うことを特徴とする半導体加速度
センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21463688A JP2622272B2 (ja) | 1988-08-29 | 1988-08-29 | 半導体加速度センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21463688A JP2622272B2 (ja) | 1988-08-29 | 1988-08-29 | 半導体加速度センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263173A JPH0263173A (ja) | 1990-03-02 |
| JP2622272B2 true JP2622272B2 (ja) | 1997-06-18 |
Family
ID=16659027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21463688A Expired - Lifetime JP2622272B2 (ja) | 1988-08-29 | 1988-08-29 | 半導体加速度センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622272B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009016487B4 (de) * | 2008-06-17 | 2013-02-07 | Infineon Technologies Ag | Mikrofonchip |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317180A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Works Ltd | 加速度センサ |
| TWI310365B (en) | 2005-11-25 | 2009-06-01 | Panasonic Elec Works Co Ltd | Sensor device and production method therefor |
| WO2007061062A1 (ja) | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| EP1953814B1 (en) | 2005-11-25 | 2017-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Wafer level package structure and method for manufacturing same |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
-
1988
- 1988-08-29 JP JP21463688A patent/JP2622272B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009016487B4 (de) * | 2008-06-17 | 2013-02-07 | Infineon Technologies Ag | Mikrofonchip |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0263173A (ja) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3091903B2 (ja) | アバランシェ・フォト・ダイオード及びその製造方法 | |
| US8089144B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5552347A (en) | Fabrication process for a semiconductor pressure sensor for sensing pressure applied thereto | |
| US5273939A (en) | Method of assembling micromechanical sensors | |
| US5604160A (en) | Method for packaging semiconductor devices | |
| EP0567075B1 (en) | A method for producing semiconductor device | |
| JPH0114711B2 (ja) | ||
| JP2622272B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| JPS63261851A (ja) | 半導体素子の製造方法 | |
| US7026224B2 (en) | Method for dicing semiconductor chips and corresponding semiconductor chip system | |
| US5244830A (en) | Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP2600393B2 (ja) | 半導体加速度センサの製造方法 | |
| WO2007040190A1 (ja) | 半導体チップ切出し方法および半導体チップ | |
| JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
| JP3500813B2 (ja) | 半導体ウエハの切断方法 | |
| JPH0221267A (ja) | 半導体加速度センサの製造方法 | |
| JPH0797644B2 (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH1083976A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2600422B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH0228973A (ja) | 半導体加速度センサの製造方法 | |
| JP3329551B2 (ja) | 半導体装置の製造方法 | |
| JPH02291972A (ja) | 半導体加速度センサ | |
| JPH11220135A (ja) | 半導体加速度センサ及びその製造方法 |