JPH11220135A

JPH11220135A - 半導体加速度センサ及びその製造方法

Info

Publication number: JPH11220135A
Application number: JP1972898A
Authority: JP
Inventors: Takuo Ishida; 拓郎石田; Masaari Kamakura; 將有鎌倉
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10
Anticipated expiration: 2018-01-30
Also published as: JP3551745B2

Abstract

(57)【要約】【課題】オートドーピングによる反転層の形成を抑制
することのできる半導体加速度センサ及びその製造方法
を提供する。【解決手段】単結晶シリコン基板１の一主表面に、中
央部１ｃの外縁から外側方向に延びるｐ＋型埋込犠牲層
３を形成する工程と、単結晶シリコン基板１の一主表面
上に、加速度印加時に撓む撓み部４ｂに相当する厚さで
エピタキシャル層４を形成する工程と、撓み部４ｂにピ
エゾ抵抗５及び拡散配線６を形成する工程と、撓み部４
ｂで発生する電気信号を取り出す金属配線１１，電極パ
ッド１２を形成する工程と、切り込み部１０を形成する
工程と、ｐ＋型埋込犠牲層３を等方性エッチングにて除
去して、中央部４ｂ１と梁部４ｂ２とを有して成る撓み
部４ｂを形成する工程とを有し、重り部１ａは撓み部４
ｂに懸架支持されて成る半導体加速度センサの製造方法
において、ｐ＋型埋込犠牲層３の形状を、梁部４ｂ２と
略同形状として梁部４ｂ２の下部の単結晶シリコン基板
１の一主表面に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動車、航空機、
家電製品等に用いられる半導体加速度センサ及びその製
造方法に関するものである。

【０００２】

【従来の技術】一般に加速度センサとしては、片持ち梁
方式と両持ち梁方式とが提案されている。検出方法とし
ては、機械的な歪みを電気抵抗の変化として検出する方
法と、静電容量の変化による検出方法とがある。例え
ば、特開平6-109755号公報には機械的な歪みを電気抵抗
の変化として検出する両持ち梁方式の加速度センサが開
示され、このような加速度センサの製造方法が特願平9-
204269号に提案されている。

【０００３】図８は、従来例に係る半導体加速度センサ
のエッチング加工前の状態を示す概略構成図であり、
（ａ）は上面から見た状態を示す概略平面図であり、
（ｂ）はＡ−Ａ’断面における概略断面図であり、
（ｃ）はＢ−Ｂ’断面における概略断面図であり、図９
は、従来例に係る半導体加速度センサのエッチング加工
後の状態を示す概略構成図であり、（ａ）は上面から見
た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’断面
における概略断面図であり、（ｃ）はＢ−Ｂ’断面にお
ける概略断面図であり、図１０は、従来例に係る半導体
加速度センサの製造工程を示す図８（ａ），図９（ａ）
のＢ−Ｂ’断面における概略断面図である。

【０００４】先ず、半導体基板であるｎ型の単結晶シリ
コン基板１上に熱酸化等によりシリコン酸化膜２を形成
し、所定形状にパタ−ニングされたフォトレジスト（図
示せず）をマスクとしてシリコン酸化膜２のエッチング
を行うことにより開口部２ａを形成し、プラズマアッシ
ング等によりフォトレジストを除去する。このとき、開
口部２ａは単結晶シリコン基板１の矩形状の中央部１ｃ
を外囲した箇所に形成されている。

【０００５】なお、中央部１ｃの形状としては、矩形状
に限定されるものではなく、例えば円形，楕円形等どの
ような形状であっても良い。

【０００６】続いて、開口部２ａが形成されたシリコン
酸化膜２をマスクとしてボロン（Ｂ）等のｐ型不純物を
デポジション及び熱拡散またはイオン注入及びアニール
処理を行うことにより高濃度埋込不純物層であるｐ＋型
埋込犠牲層３を形成し（図１０（ａ））、シリコン酸化
膜２をエッチングにより除去する。

【０００７】次に、単結晶シリコン基板１のｐ＋型埋込
犠牲層３を形成した面側にｎ型のエピタキシャル層４を
形成する。ここで、エピタキシャル層４は、後に撓み部
４ｂとなるため、加速度印加時に撓む厚さに形成されて
いる。

【０００８】次に、エピタキシャル層４の撓み部４ｂに
対応する箇所に、ボロン（Ｂ）等のｐ型不純物を拡散し
てピエゾ抵抗５を形成し、ピエゾ抵抗５と電気的に接続
されるようにエピタキシャル層４内にボロン（Ｂ）等の
ｐ型不純物を拡散して拡散配線６を形成する。この時、
単結晶シリコン基板１上及びエピタキシャル層４上にシ
リコン酸化膜７が形成される（図１０（ｂ））。

【０００９】次に、シリコン酸化膜７上にＣＶＤ法等に
よりシリコン窒化膜等の保護膜８を形成し、所定形状に
パタ−ニングされたフォトレジスト（図示せず）をマス
クとして保護膜８及びシリコン酸化膜７のエッチングを
行うことにより、後述する重り部１ａの外周縁に対応す
る箇所に開口部９を形成し、フォトレジストを除去する
（図１０（ｃ））。

【００１０】次に、開口部９が形成された保護膜８をマ
スクとして単結晶シリコン基板１を、水酸化カリウム
（ＫＯＨ）溶液等のアルカリ系のエッチャントを用いて
異方性エッチングを行うことにより、ｐ＋型埋込犠牲層
３に到達する切り込み部１０を形成する（図１０
（ｄ））。

【００１１】次に、拡散配線６上の所望の箇所の保護膜
８及びシリコン酸化膜７をエッチングにより除去し、拡
散配線６と電気的に接続されるように、スパッタリング
または蒸着等により金属配線１１，電極パッド１２及び
ストッパ接合用パッド１３を形成し、単結晶シリコン基
板１の金属配線１１形成面側に、クロム膜，シリコン窒
化膜，フッ素樹脂膜等の配線保護膜１４を形成する（図
１０（ｅ））。

【００１２】次に、配線保護膜１４，保護膜８，シリコ
ン酸化膜７及びエピタキシャル層４の一部を、ＲＩＥ(R
eactive Ion Etching)，ＫＯＨ溶液等のアルカリ系の
エッチャントを用いた異方性エッチング等によりエッチ
ング除去してｐ＋型埋込犠牲層３に到達するエッチャン
ト導入口１５を形成して、単結晶シリコン基板１から成
る重り部１ａと、重り部１ａを囲むとともに、後述する
フレーム４ａの下面側（単結晶シリコン基板１とエピタ
キシャル層４との界面側）を支持する単結晶シリコン基
板１から成る支持部材１ｂを形成する（図１０
（ｆ））。

【００１３】この時、エッチャント導入口１５は、図９
（ａ）に示すように、エピタキシャル層４の内、フレー
ム４ａ及び撓み部４ｂに該当する箇所を除いた箇所に形
成されている。

【００１４】次に、エッチャント導入口１５よりフッ酸
等を含んだ酸性溶液から成るエッチャント（５０％フッ
酸水溶液：６９％硝酸水溶液：酢酸＝１：１〜３：８の
体積基準）を導入し、ｐ＋型埋込犠牲層３を等方性エッ
チングにより除去して切り込み溝（ｐ＋型埋込犠牲層３
を除去することによって形成される空隙）を形成すると
ともに、両端（梁部４ｂ２）がエピタキシャル層４から
成る枠状のフレーム４ａに支持されて、重り部１ａの中
央部１ｃが中央部４ｂ１に接続された十字型の撓み部４
ｂを形成する（図１０（ｇ））。

【００１５】次に、配線保護膜１４，単結晶シリコン基
板１の切り込み部１０形成面側の保護膜８及びシリコン
酸化膜７をエッチングにより除去する。

【００１６】最後に、撓み部４ｂに対応する箇所に凹部
１６ａを有して成る上部ストッパ１６及び重り部１ａに
対応する箇所に凹部１７ａを有して成る下部ストッパ１
７とを、陽極接合等によりそれぞれ、ストッパ接合用パ
ッド１３及び単結晶シリコン基板１に接合する（図１０
（ｈ））。

【００１７】この半導体加速度センサは、重り部１ａに
加速度が印加されると、重り部１ａが加速度の印加方向
と反対方向に変位して撓み部４ｂが撓み、その撓み部４
ｂの一面に形成されたピエゾ抵抗５が撓んで、ピエゾ抵
抗５の抵抗値が変化する。この抵抗値の変化を電気信号
に変換して加速度を検出する。

【００１８】

【発明が解決しようとする課題】上述の半導体加速度セ
ンサにおいて、ｐ＋型埋込犠牲層３の犠牲層エッチング
の際の選択比を向上させるためには、ｐ＋型埋込犠牲層
３の不純物濃度は高いほど良く、2×1019cm-3以上であ
るのが望ましいことが文献等により知られている（B.Sc
hwartz,"Chemical Etching of Silicon",SOLID-STATE S
CIENCE AND TECHNOLOGY,pp.1903-1909,Dec.1976）。そ
のため、従来ではｐ＋型埋込犠牲層３形成直後の単結晶
シリコン基板１表面近傍の不純物濃度は非常に高く、1
×10²⁰cm^-3程度となっている。

【００１９】しかし、一方でエピタキシャル成長開始当
初は単結晶シリコン基板１の表面は完全に露出している
ので、ｐ＋型埋込犠牲層３中の不純物がエピタキシャル
層４を形成する雰囲気中に逃げ出して、エピタキシャル
成長時に同時に取り込まれる。この現象は一般的にオー
トドーピングと呼ばれているが、これは当然ｐ＋型埋込
犠牲層３の不純物濃度が高くなるほどその程度は大きく
なり、ｐ＋型埋込犠牲層３の不純物濃度が特に高い場合
には、オートドーピングによって図１１に示すように、
単結晶シリコン基板１とエピタキシャル層４との界面付
近において、設計上はｐ＋型不純物領域が形成されない
はずの領域でもｐ＋型不純物領域である反転層３’が形
成されてしまい、素子の特性に悪影響を与えるという問
題があった。

【００２０】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、オートドーピングに
よる反転層の形成を抑制することのできる半導体加速度
センサ及びその製造方法を提供することにある。

【００２１】

【課題を解決するための手段】請求項１記載の発明は、
上面側及び下面側を有するフレームと、複数の梁部及び
中央部を有して成る撓み部であって、該梁部は前記フレ
ームの内縁部の少なくとも一部分と前記中央部との間で
延在し、前記梁部と前記中央部とが一体につながってい
る撓み部と、前記中央部に懸架支持されている重り部
と、前記フレームの下面側を支持し、内側側面が前記重
り部の側面と切り込み部を隔てて向かい合う支持部材
と、前記重り部と前記梁部との間に形成された切り込み
溝と、前記撓み部で発生する電気信号を取り出す配線及
び電極パッドとを有して成り、前記切り込み部と前記切
り込み溝とはつながっており、前記重り部及び前記支持
部材とは半導体基板を用いて構成され、前記撓み部及び
前記フレームは前記半導体基板上に設けたエピタキシャ
ル層を用いて構成され、前記切り込み溝は第一の高濃度
埋込不純物層を除去することにより形成された半導体加
速度センサにおいて、前記第一の高濃度埋込不純物層の
形状を、前記梁部と略同形状として前記梁部の下部の前
記半導体基板内に形成したことを特徴とするものであ
る。

【００２２】請求項２記載の発明は、一主表面及び二主
表面を有する半導体基板の一主表面に、該半導体基板の
中央部の外縁から外側方向に延びる第一の高濃度埋込不
純物層を形成する工程と、前記半導体基板の一主表面上
に、加速度印加時に撓む撓み部に相当する厚さでエピタ
キシャル層を形成する工程と、前記半導体基板の該エピ
タキシャル層形成面側の所定の箇所に前記撓み部で発生
する電気信号を取り出す配線及び電極パッドを形成する
工程と、加速度印加時に前記撓み部に撓みを与える重り
部の外周縁に対応する部分を前記半導体基板の二主表面
側から異方性エッチングして、前記第一の高濃度埋込不
純物層に到達する切り込み部を形成する工程と、前記第
一の高濃度埋込不純物層を等方性エッチングにて除去し
て、中央部と該中央部と前記エピタキシャル層により形
成されたフレームとの間で延在する梁部とを有して成る
撓み部を前記エピタキシャル層により形成する工程とを
有し、前記重り部は前記撓み部に懸架支持されて成る半
導体加速度センサの製造方法において、前記第一の高濃
度埋込不純物層の形状を、前記梁部と略同形状として前
記梁部の下部の前記半導体基板の一主表面に形成したこ
とを特徴とするものである。

【００２３】請求項３記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、前記切り込み部
形成の際のエッチングの到達点に第二の高濃度埋込不純
物層を形成したことを特徴とするものである。

【００２４】請求項４記載の発明は、請求項３記載の半
導体加速度センサの製造方法において、前記第二の高濃
度埋込不純物層のパターン形状を、矩形状としたことを
特徴とするものである。

【００２５】請求項５記載の発明は、請求項４記載の半
導体加速度センサの製造方法において、前記矩形状の第
二の高濃度埋込不純物層のパターン形状を、内周面の少
なくともエッジ部分を内周面内側に張り出してエッジ部
分の幅を広げたことを特徴とするものである。

【００２６】請求項６記載の発明は、請求項３乃至請求
項５のいずれかに記載の半導体加速度センサの製造方法
において、前記第二の高濃度埋込不純物層の不純物濃度
を、前記第一の高濃度埋込不純物層の不純物濃度より高
くしたことを特徴とするものである。

【００２７】請求項７記載の発明は、請求項６記載の半
導体加速度センサの製造方法において、前記第一の高濃
度埋込不純物層の不純物濃度を、1×10¹⁹cm^-3以上と
し、前記第二の高濃度埋込不純物層の不純物濃度を、1
×10²⁰cm^-3以上としたことを特徴とするものである。

【００２８】請求項８記載の発明は、請求項３乃至請求
項７のいずれかに記載の半導体加速度センサの製造方法
において、前記第一及び第二の高濃度埋込不純物層の不
純物が、ボロンであることを特徴とするものである。

【００２９】請求項９記載の発明は、請求項３乃至請求
項７のいずれかに記載の半導体加速度センサの製造方法
において、前記第一の高濃度埋込不純物層の導電型をｎ
型とし、前記第二の高濃度埋込不純物層の導電型をｐ型
としたことを特徴とするものである。

【００３０】請求項１０記載の発明は、請求項９記載の
半導体加速度センサの製造方法において、前記第二の高
濃度埋込不純物層の不純物がボロンであることを特徴と
するものである。

【００３１】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面に基づき説明する。

【００３２】＝実施の形態１＝図１は、本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図であり、図２は、本実施
の形態に係る半導体加速度センサのエッチング加工前の
状態を示す概略構成図であり、（ａ）は上面から見た状
態を示す概略平面図であり、（ｂ）は（ａ）のＡ−Ａ’
断面における概略断面図であり、（ｃ）は（ａ）のＢ−
Ｂ’断面における概略断面図であり、図３は、本実施の
形態に係る半導体加速度センサのエッチング加工後の状
態を示す概略構成図であり、（ａ）は上面から見た状態
を示す概略平面図であり、（ｂ）は（ａ）のＡ−Ａ’断
面における概略断面図であり、（ｃ）は（ａ）のＢ−
Ｂ’断面における概略断面図である。なお、図１は、図
２（ａ），図３（ａ）のＢ−Ｂ’断面における製造工程
を示している。

【００３３】本実施の形態に係る半導体加速度センサの
製造工程と、従来例として図１０に示す半導体加速度セ
ンサの製造工程と異なる工程は、図１０に示す半導体加
速度センサの製造工程において、ｐ＋型埋込犠牲層３の
パターン形状を、撓み部４ａと略同形状として撓み部４
ａの下部の単結晶シリコン基板１内に形成している。

【００３４】また、本実施の形態においては、図１
（ｄ）の工程で形成する切り込み部１０のエッチング到
達点にｐ＋型埋込犠牲層３が存在しないため、切り込み
部１０を所定の深さとするためにはエッチング時間の管
理を必要とする。

【００３５】また、本実施の形態においては、エッチャ
ント導入口１５を梁部４ｂ２の両側と、エピタキシャル
層４における、切り込み部１０のエッチング到達点に該
当する箇所の内、梁部４ｂ２形成箇所を除いた箇所にの
み形成する。

【００３６】これにより、重り部１ａ上にエピタキシャ
ル層４の一部が残った構造となり、この残ったエピタキ
シャル層４が重り部１ａとして作用する。

【００３７】なお、従来例と同様な形状のエッチャント
導入口１５を形成してよいが、エピタキシャル層４の一
部を重り部１ａ上に残すようにすれば重り部１ａの質量
が増し、感度の向上を図ることができる。

【００３８】従って、本実施の形態においては、ｐ＋型
埋込犠牲層３のパターン面積を低減することにより、単
結晶シリコン基板１とエピタキシャル層４の界面付近
に、オートドーピングによる反転層３’が形成されるの
を抑制、または、少なくとも反転層３’の不純物濃度を
低減させることができ、素子の特性に対する悪影響を低
減、または、解消させることができる。

【００３９】＝実施の形態２＝図４は、本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図であり、図５は、本実施
の形態に係る半導体加速度センサのエッチング加工前の
状態を示す概略構成図であり、（ａ）は上面から見た状
態を示す概略平面図であり、（ｂ）は（ａ）のＡ−Ａ’
断面における概略断面図であり、（ｃ）は（ａ）のＢ−
Ｂ’断面における概略断面図であり、図６は、本実施の
形態に係る半導体加速度センサのエッチング加工後の状
態を示す概略構成図であり、（ａ）は上面から見た状態
を示す概略平面図であり、（ｂ）は（ａ）のＡ−Ａ’断
面における概略断面図であり、（ｃ）は（ａ）のＢ−
Ｂ’断面における概略断面図である。なお、図４は、図
５（ａ），図６（ａ）のＢ−Ｂ’断面における製造工程
を示している。

【００４０】本実施の形態に係る半導体加速度センサの
製造工程は、実施の形態１として図１に示す半導体加速
度センサの製造工程において、枠状のフレーム４ａの内
周面に該当する箇所の単結晶シリコン基板１内にさらに
枠状のｐ＋型埋込犠牲層３を形成した構成である。つま
り、切り込み部１０のエッチング到達点にｐ＋型埋込犠
牲層３が形成された構成となる。

【００４１】なお、以下において、説明の便宜上、梁部
４ｂ２の下部に形成されたｐ＋型埋込犠牲層３を第一の
高濃度埋込不純物層であるｐ＋型埋込犠牲層３ａとし、
フレーム４ａの内周面に形成された枠状のｐ＋型埋込犠
牲層３を第二の高濃度埋込不純物層であるｐ＋型埋込犠
牲層３ｂとする。

【００４２】本実施の形態においては、エッチングによ
り切り込み部１０を形成する際にｐ＋型埋込犠牲層３ｂ
がエッチングストップ層として作用するため、エッチン
グ時間の管理が不要となる。

【００４３】＝実施の形態３＝図７は、本発明の他の実施の形態に係る半導体加速度セ
ンサにおけるｐ＋型埋込犠牲層３のパターン形状を示す
概略平面図である。本実施の形態に係るｐ＋型埋込犠牲
層３のパターン形状は、実施の形態２に示す半導体加速
度センサにおけるｐ＋型埋込犠牲層３において、ｐ＋型
埋込犠牲層３ｂの内周面のエッジ部分をアール形状に形
成した構成である。

【００４４】なお、本実施の形態においては、ｐ＋型埋
込犠牲層３ｂの内周面のエッジ部分をアール形状に形成
したが、これに限定されるものではなく、前記エッジ部
分が前記内周面の内側方向に張り出すような形状であれ
ばよい。

【００４５】以下、ｐ＋型埋込犠牲層３ｂを上記のよう
なパターン形状とした理由について説明する。ＫＯＨ，
ＥＤＰ，ヒドラジン等のアルカリ系のエッチャントを用
いて切り込み部１０を形成すると、ｐ＋型埋込犠牲層３
ｂの内周面のエッジ部分がエッチングにより後退して面
取りされてしまう（コーナーカット）ため、実施の形態
２のように単なる枠状のパターン形状にすると、エッチ
ングの終点（エンドポイント）付近で、特にｐ＋型埋込
犠牲層３ｂの内周面のエッジ部分において枠状のパター
ン形状の内側まで単結晶シリコン基板１がエッチングさ
れてしまう。この枠状のパターン形状の内側にはｐ＋型
埋込犠牲層３が形成されていないのでエッチングストッ
プさせることができない。

【００４６】そこで、本実施の形態においては、枠状の
パターン形状のｐ＋型埋込犠牲層３ｂのエッジ部分を内
周面の内側方向に張り出すような形状とすることによ
り、コーナーカットがあってもエッチングをストップさ
せることができる。

【００４７】＝実施の形態４＝本実施の形態は、実施の形態２，３に示すｐ＋型埋込犠
牲層３において、ｐ＋型埋込犠牲層３ａとｐ＋型埋込犠
牲層３ｂの不純物濃度を異なるようにしたものである。
つまり、犠牲層として機能するためには不純物濃度は1
×10¹⁹cm^-3以上あればよいが、エッチングストップ層と
して機能させるためには不純物濃度は1×10²⁰cm^-3以上
であることが望ましいため、ｐ＋型埋込犠牲層３ａの不
純物濃度よりもｐ＋型埋込犠牲層３ｂの不純物濃度を高
くなる（ｐ＋型埋込犠牲層３ｂの不純物濃度を1×10²⁰c
m^-3以上）ようにして、エッチングストップ効果を高め
ている。

【００４８】なお、ｐ＋型埋込犠牲層３ａとｐ＋型埋込
犠牲層３ｂの不純物濃度が同じでも良い。

【００４９】＝実施の形態５＝本実施の形態は、実施の形態２，３に示すｐ＋型埋込犠
牲層３において、パターン形状は同様であるが、ｐ＋型
埋込犠牲層３の内、ｐ＋型埋込犠牲層３ａの代わりにｎ
＋型埋込犠牲層を形成したものである。

【００５０】ｐ＋型埋込犠牲層３ｂは、エッチングスト
ップ層として機能させたいので、アルカリ系のエッチャ
ントに対してエッチングストップ効果の高いボロン
（Ｂ）等のｐ型不純物層を用いる必要があるが、ｐ＋型
埋込犠牲層３ａは、犠牲層としての機能だけでよいので
不純物の導電型はｐ型，ｎ型のどちらでもよいが、本実
施の形態においては、ｐ＋型埋込犠牲層３ａの代わりに
ｐ＋型埋込犠牲層３ｂと逆の導電型のｎ＋型埋込犠牲層
を形成することにより、以下に示すような効果を得るこ
とができる。

【００５１】つまり、オートドーピングによりエピタキ
シャル層４中に取り込まれる不純物としては、ｐ型とｎ
型の両方が存在するので、従来問題となっていた、単結
晶シリコン基板１とエピタキシャル層４との界面付近に
形成されるオートドーピングによる反転層３’は、ｐ型
不純物とｎ型不純物とで導電型としては相殺される方向
に働き、この反転層３’が形成されるのを抑制、あるい
は、少なくとも反転層３’の不純物濃度を低減させるこ
とができ、素子の特性に対する悪影響を低減、または解
消させることができる。

【００５２】なお、上述の全ての実施の形態において
は、梁部４ｂ２が４本の半導体加速度センサの場合につ
いて説明したが、梁部４ｂ２が２本または８本，１２本
等、何本でもよい。

【００５３】

【発明の効果】請求項１記載の発明は、上面側及び下面
側を有するフレームと、複数の梁部及び中央部を有して
成る撓み部であって、梁部はフレームの内縁部の少なく
とも一部分と中央部との間で延在し、梁部と中央部とが
一体につながっている撓み部と、中央部に懸架支持され
ている重り部と、フレームの下面側を支持し、内側側面
が重り部の側面と切り込み部を隔てて向かい合う支持部
材と、重り部と梁部との間に形成された切り込み溝と、
撓み部で発生する電気信号を取りだす配線及び電極パッ
ドとを有して成り、切り込み部と切り込み溝とはつなが
っており、重り部及び支持部材とは半導体基板を用いて
構成され、撓み部及びフレームは半導体基板上に設けた
エピタキシャル層を用いて構成され、切り込み溝は第一
の高濃度埋込不純物層を除去することにより形成された
半導体加速度センサにおいて、第一の高濃度埋込不純物
層の形状を、梁部と略同形状として梁部の下部の半導体
基板内に形成したので、第一の高濃度埋込不純物層のパ
ターン面積を低減することができ、オートドーピングに
よる反転層の形成を抑制することのできる半導体加速度
センサを提供することができた。

【００５４】請求項２記載の発明は、一主表面及び二主
表面を有する半導体基板の一主表面に、半導体基板の中
央部の外縁から外側方向に延びる第一の高濃度埋込不純
物層を形成する工程と、半導体基板の一主表面上に、加
速度印加時に撓む撓み部に相当する厚さでエピタキシャ
ル層を形成する工程と、半導体基板のエピタキシャル層
形成面側の所定の箇所に撓み部で発生する電気信号を取
り出す配線及び電極パッドを形成する工程と、加速度印
加時に撓み部に撓みを与える重り部の外周縁に対応する
部分を半導体基板の二主表面側から異方性エッチングし
て、第一の高濃度埋込不純物層に到達する切り込み部を
形成する工程と、第一の高濃度埋込不純物層を等方性エ
ッチングにて除去して、中央部と中央部及び前記エピタ
キシャル層により形成されたフレームとの間で延在する
梁部とを有して成る撓み部をエピタキシャル層により形
成する工程とを有し、重り部は撓み部に懸架支持されて
成る半導体加速度センサの製造方法において、第一の高
濃度埋込不純物層の形状を、梁部と略同形状として梁部
の下部の半導体基板の一主表面に形成したので、第一の
高濃度埋込不純物層のパターン面積を低減することがで
き、オートドーピングによる反転層の形成を抑制するこ
とのできる半導体加速度センサの製造方法を提供するこ
とができた。

【００５５】請求項３記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、切り込み部形成
の際のエッチングの到達点に第二の高濃度埋込不純物層
を形成したので、請求項２記載の発明の効果に加えて、
第二の高濃度埋込不純物層をエッチングストップ層とし
て用いることができ、生産性を向上させることができ
る。

【００５６】請求項４記載の発明は、請求項３記載の半
導体加速度センサの製造方法において、第二の高濃度埋
込不純物層のパターン形状を、矩形状としたので、請求
項３記載の発明の効果に加えて、切り込み部の形状も矩
形状となり、重り部の質量を大きくすることができ、感
度を向上させることができる。

【００５７】請求項５記載の発明は、請求項４記載の半
導体加速度センサの製造方法において、矩形状の第二の
高濃度埋込不純物層のパターン形状を、内周面の少なく
ともエッジ部分を内周面内側に張り出してエッジ部分の
幅を広げたので、請求項４記載の発明の効果に加えて、
切り込み部形成の際のエッチングによりコーナーカット
が発生しても第二の高濃度埋込不純物層によりエッチン
グストップ層としての効果をもたらすことができ、コー
ナーカットを防止することができる。

【００５８】請求項６記載の発明は、請求項３乃至請求
項５のいずれかに記載の半導体加速度センサの製造方法
において、第二の高濃度埋込不純物層の不純物濃度を、
第一の高濃度埋込不純物層の不純物濃度より高くしたの
で、請求項３乃至請求項５のいずれかに記載の発明の効
果に加えて、さらに切り込み部形成の際のエッチング到
達点におけるエッチングストップ層としての効果をより
大きくすることができる。

【００５９】請求項７記載の発明は、請求項６記載の半
導体加速度センサの製造方法において、前記第一の高濃
度埋込不純物層の不純物濃度を、1×10¹⁹cm^-3以上と
し、前記第二の高濃度埋込不純物層の不純物濃度を、1
×10²⁰cm^-3以上としたので、請求項６記載の発明の効果
に加えて、第一の高濃度埋込不純物層が犠牲層として作
用し、第二の高濃度埋込不純物層が犠牲層及びエッチン
グストップ層として作用することができる。

【００６０】請求項８記載の発明は、請求項３乃至請求
項７のいずれかに記載の半導体加速度センサの製造方法
において、第一及び第二の高濃度埋込不純物層の不純物
が、ボロンであるので、請求項３乃至請求項７のいずれ
かに記載の発明の効果に加えて、切り込み部形成の際の
エッチング到達点におけるエッチングストップ層として
の効果をより大きくすることができる。

【００６１】請求項９記載の発明は、請求項３乃至請求
項７のいずれかに記載の半導体加速度センサの製造方法
において、第一の高濃度埋込不純物層の導電型をｎ型と
し、第二の高濃度埋込不純物層の導電型をｐ型としたの
で、請求項３乃至請求項７のいずれかに記載の発明の効
果に加えて、オートドーピングによりエピタキシャル層
中に取り込まれる不純物がｐ型とｎ型とで相殺されるこ
とになり、オートドーピングによる反転層の形成をさら
に抑制、または少なくとも反転層の不純物濃度を低減す
ることができ、素子の特性に対する悪影響を低減、また
は解消させることができる。

【００６２】請求項１０記載の発明は、請求項９記載の
半導体加速度センサの製造方法において、第二の高濃度
埋込不純物層の不純物がボロンであるので、請求項９記
載の発明の効果に加えて、切り込み部形成の際のエッチ
ング到達点におけるエッチングストップ層としての効果
をより大きくすることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図である。

【図２】本実施の形態に係る半導体加速度センサのエッ
チング加工前の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｃ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図３】本実施の形態に係る半導体加速度センサのエッ
チング加工後の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｃ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図４】本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図である。

【図５】本実施の形態に係る半導体加速度センサのエッ
チング加工前の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｃ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図６】本実施の形態に係る半導体加速度センサのエッ
チング加工後の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｃ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図７】本発明の他の実施の形態に係る半導体加速度セ
ンサにおけるｐ＋型埋込犠牲層のパターン形状を示す概
略平面図である。

【図８】従来例に係る半導体加速度センサのエッチング
加工前の状態を示す概略構成図であり、（ａ）は上面か
ら見た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’
断面における概略断面図であり、（ｃ）はＢ−Ｂ’断面
における概略断面図である。

【図９】従来例に係る半導体加速度センサのエッチング
加工後の状態を示す概略構成図であり、（ａ）は上面か
ら見た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’
断面における概略断面図であり、（ｃ）はＢ−Ｂ’断面
における概略断面図である。

【図１０】従来例に係る半導体加速度センサの製造工程
を示す図８（ａ），図９（ａ）のＢ−Ｂ’断面における
概略断面図である。

【図１１】従来例に係る半導体加速度センサの反転層が
形成された状態を示す概略断面図である。

【符号の説明】

１単結晶シリコン基板２シリコン酸化膜２ａ開口部３，３ａ，３ｂｐ＋型埋込犠牲層３’ 反転層４エピタキシャル層４ａフレーム４ｂ撓み部４ｂ１中央部４ｂ２梁部５ピエゾ抵抗６拡散配線７シリコン酸化膜８保護膜９開口部１０切り込み部１１金属配線１２電極パッド１３ストッパ接合用パッド１４配線保護膜１５エッチャント導入口１６上部ストッパ１６ａ凹部１７下部ストッパ１７ａ凹部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年６月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】請求項５記載の発明は、請求項４記載の半
導体加速度センサの製造方法において、矩形状の第二の
高濃度埋込不純物層のパターン形状を、内周面の少なく
ともエッジ部分を内周面内側に張り出してエッジ部分の
幅を広げたので、請求項４記載の発明の効果に加えて、
切り込み部形成の際のエッチングによりコーナーカット
が発生しても第二の高濃度埋込不純物層によりエッチン
グストップ層としての効果をもたらすことができる。

Claims

【特許請求の範囲】

【請求項１】上面側及び下面側を有するフレームと、
複数の梁部及び中央部を有して成る撓み部であって、該
梁部は前記フレームの内縁部の少なくとも一部分と前記
中央部との間で延在し、前記梁部と前記中央部とが一体
につながっている撓み部と、前記中央部に懸架支持され
ている重り部と、前記フレームの下面側を支持し、内側
側面が前記重り部の側面と切り込み部を隔てて向かい合
う支持部材と、前記重り部と前記梁部との間に形成され
た切り込み溝と、前記撓み部で発生する電気信号を取り
出す配線及び電極パッドとを有して成り、前記切り込み
部と前記切り込み溝とはつながっており、前記重り部及
び前記支持部材とは半導体基板を用いて構成され、前記
撓み部及び前記フレームは前記半導体基板上に設けたエ
ピタキシャル層を用いて構成され、前記切り込み溝は第
一の高濃度埋込不純物層を除去することにより形成され
た半導体加速度センサにおいて、前記第一の高濃度埋込
不純物層の形状を、前記梁部と略同形状として前記梁部
の下部の前記半導体基板内に形成したことを特徴とする
半導体加速度センサ。
【請求項２】一主表面及び二主表面を有する半導体基
板の一主表面に、該半導体基板の中央部の外縁から外側
方向に延びる第一の高濃度埋込不純物層を形成する工程
と、前記半導体基板の一主表面上に、加速度印加時に撓
む撓み部に相当する厚さでエピタキシャル層を形成する
工程と、前記半導体基板の該エピタキシャル層形成面側
の所定の箇所に前記撓み部で発生する電気信号を取り出
す配線及び電極パッドを形成する工程と、加速度印加時
に前記撓み部に撓みを与える重り部の外周縁に対応する
部分を前記半導体基板の二主表面側から異方性エッチン
グして、前記第一の高濃度埋込不純物層に到達する切り
込み部を形成する工程と、前記第一の高濃度埋込不純物
層を等方性エッチングにて除去して、中央部と該中央部
と前記エピタキシャル層により形成されたフレームとの
間で延在する梁部とを有して成る撓み部を前記エピタキ
シャル層により形成する工程とを有し、前記重り部は前
記撓み部に懸架支持されて成る半導体加速度センサの製
造方法において、前記第一の高濃度埋込不純物層の形状
を、前記梁部と略同形状として前記梁部の下部の前記半
導体基板の一主表面に形成したことを特徴とする半導体
加速度センサの製造方法。
【請求項３】前記切り込み部形成の際のエッチングの
到達点に第二の高濃度埋込不純物層を形成したことを特
徴とする請求項２記載の半導体加速度センサの製造方
法。
【請求項４】前記第二の高濃度埋込不純物層のパター
ン形状を、矩形状としたことを特徴とする請求項３記載
の半導体加速度センサの製造方法。
【請求項５】前記矩形状の第二の高濃度埋込不純物層
のパターン形状を、内周面の少なくともエッジ部分を内
周面内側に張り出してエッジ部分の幅を広げたことを特
徴とする請求項４記載の半導体加速度センサの製造方
法。
【請求項６】前記第二の高濃度埋込不純物層の不純物
濃度を、前記第一の高濃度埋込不純物層の不純物濃度よ
り高くしたことを特徴とする請求項３乃至請求項５のい
ずれかに記載の半導体加速度センサの製造方法。
【請求項７】前記第一の高濃度埋込不純物層の不純物
濃度を、1×10¹⁹cm^- ³以上とし、前記第二の高濃度埋込
不純物層の不純物濃度を、1×10²⁰cm^-3以上としたこと
を特徴とする請求項６記載の半導体加速度センサの製造
方法。
【請求項８】前記第一及び第二の高濃度埋込不純物層
の不純物が、ボロンであることを特徴とする請求項３乃
至請求項７のいずれかに記載の半導体加速度センサの製
造方法。
【請求項９】前記第一の高濃度埋込不純物層の導電型
をｎ型とし、前記第二の高濃度埋込不純物層の導電型を
ｐ型としたことを特徴とする請求項３乃至請求項７のい
ずれかに記載の半導体加速度センサの製造方法。
【請求項１０】前記第二の高濃度埋込不純物層の不純
物がボロンであることを特徴とする請求項９記載の半導
体加速度センサの製造方法。