KR100856391B1 - 미소기전집적시스템 소자의 부양 구조물 제조방법 - Google Patents

미소기전집적시스템 소자의 부양 구조물 제조방법 Download PDF

Info

Publication number
KR100856391B1
KR100856391B1 KR1020060123293A KR20060123293A KR100856391B1 KR 100856391 B1 KR100856391 B1 KR 100856391B1 KR 1020060123293 A KR1020060123293 A KR 1020060123293A KR 20060123293 A KR20060123293 A KR 20060123293A KR 100856391 B1 KR100856391 B1 KR 100856391B1
Authority
KR
South Korea
Prior art keywords
forming
film
etching
manufacturing
support structure
Prior art date
Application number
KR1020060123293A
Other languages
English (en)
Other versions
KR20080051716A (ko
Inventor
고상춘
전치훈
표현봉
박선희
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060123293A priority Critical patent/KR100856391B1/ko
Priority to US11/927,810 priority patent/US7879629B2/en
Publication of KR20080051716A publication Critical patent/KR20080051716A/ko
Application granted granted Critical
Publication of KR100856391B1 publication Critical patent/KR100856391B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0136—Controlling etch progression by doping limited material regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 희생층을 이용한 미세기전집적시스템(MicroElectroMechanical System)에 소자의 부양 구조물 제조방법에 있어서 상기 희생층 식각공정시 식각용액에 의해 부양 구조물이 손상되는 것을 방지하여 안정적으로 부양 구조물을 형성할 수 있는 미세기전집적시스템 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 불순물이 도핑된 박막 패턴을 포함하는 희생층을 형성하는 단계와, 상기 희생층 상에 지지막을 형성하는 단계와, 상기 지지막 상에 후속 공정을 통해 부양될 구조물을 형성하는 단계와, 상기 박막 패턴의 양측부가 노출되는 식각 구멍을 형성하는 단계와, 상기 식각 구멍을 매개로 상기 희생층을 제거하여 상기 지지막과 상기 기판 사이에 공기 간극을 형성하는 단계를 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법을 제공한다.
미소기전집적시스템, MEMS, 공동, 공기 간극, 희생층, 불순물 박막

Description

미소기전집적시스템 소자의 부양 구조물 제조방법{METHOD FOR MANUFACTURING FLOATING STRUCTURE OF MICROELECTROMECHANICAL SYSTME}
도 1 내지 도 15는 본 발명의 실시예에 따른 미소기전집적시스템 소자의 부양 구조물 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 실리콘 기판 101 : 제1 산화막
102 : 불순물 박막 103, 108: 감광막 패턴
104 : 제2 산화막 105 : 제1 질화막
106 : 제3 산화막 107 : 도프트 폴리실리콘막
109 : 제4 산화막 패턴 110 : 제2 질화막 패턴
112A : 전극 112B, 112C : 패드
113 : 식각 홈 114 : 감지막
115 : 식각 구멍 116 : 공기 간극
116B : 공동
본 발명은 미세기전집적시스템(MicroElectroMechanical System, 이하, MEMS라 함)에 관한 것으로, 더욱 상세하게는 MEMS 소자의 부양 구조물 제조방법에 관한 것이다.
일반적으로, MEMS 제조 기술은 반도체 제조 기술을 근간으로 하고 있다. 대표적으로 널리 알려진 MEMS 제조 기술로는 기판 표면 가공형(surface micromachining) MEMS 제조 기술과, 벌크 가공형(bulk micromachining) MEMS 제조 기술이 있다. 이러한 기술들에서는 특정 부위의 구조물을 부양시키고자 할 경우 희생층 산화막 제거 공정을 많이 이용한다. 또한, 깊은 트렌치(deep trench)를 갖는 구조를 형성할 경우에는 벌크 가공형 기술에서 사용되는 이방성 습식식각공정을 주로 이용한다.
이와 같이, 희생층 산화막을 이용한 구조물을 부양시키는 방법 중 하나가 부양될 구조물 아래의 희생층 박막 패턴을 별도로 정의한 후 식각하여 구조물을 부양시키는 방법이다. 또 다른 방법으로는 실리콘산화막(SiO2)보다 빠른 식각속도를 제공하는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition, 이하, LPCVD라 함)으로 형성된 PSG(PhosphoSilicate Glass)막을 희생막으로 사용하여 식각창을 통한 등방성(isotropic) 식각방법으로 폴리실리콘(polysilicon) 구조물을 부양시켰 다.
전술한 바와 같이, 희생층 산화막을 이용하여 구조물을 부양시키는 방법들에서는 희생층으로 사용되는 실리콘산화막 위에 폴리실리콘 패턴을 형성한 후 실리콘산화막과 폴리실리콘 패턴 간의 높은 식각 선택비를 갖는 불산(HF)류의 식각용액을 사용하여 희생층으로 사용된 실리콘산화막을 제거함으로써 폴리실리콘 패턴으로 이루어지는 구조물을 부양시키거나, 폴리실리콘 패턴 아래에 필요한 공간을 확보하였다. 또한, 희생층 식각공정시 부분적으로 부양되는 구조물 이외의 부양 구조물 지지(anchor) 부분에 해당하는 구조물 하부의 희생층도 동시에 같은 속도로 식각된다. 따라서, 부양 구조물을 지지할 부위에서는 희생층의 크기(size)를 부양시키고자 하는 구조물의 패턴 면적 보다 크게 설계하여 기판에 고착이 이루어지도록 하고 있다.
그러나, 종래기술에 따른 부양 구조물 제조 방법에서는 불산류의 식각 용액에 의해 희생층이 식각되는 동안 도핑(doping)된 폴리실리콘막의 표면이 손상된다. 특히, 넓은 면적의 폴리실리콘 구조물을 형성하는 경우에는 희생층을 식각할 때 최초 식각이 이루어지는 시작 지점으로부터 대칭되게 측면 식각이 진행되므로, 희생층 식각에 소요되는 공정 시간이 길어질 경우 식각 시작 지점에 근접한 폴리실리콘막은 식각 종료 지점의 폴리실리콘막에 비해 상대적으로 불산류의 식각 용액에서 접촉되는 시간이 길어지고, 그에 따라 도핑된 얇은 폴리실리콘 구조물이 손상을 받게 된다.
또한, 깊은 트렌치를 갖는 구조의 부양 구조물을 제조하는 경우에는 통상적 으로 이방성 습식식각공정을 이용하여 기판 내에 트렌치를 형성하고 있는데, 이 경우 실리콘 기판의 부위별 식각율의 차이에 의해 트렌치 형성공정이 길어지는 문제가 발생된다. 그 이유는 실리콘 기판의 측면 부위가 깊이 방향 부위에 비해 현저하게 식각속도가 느려지기 때문이다. 이에 따라, 원하는 트렌치의 깊이 및 폭을 형성하기 위해서는 그 만큼 장시간 식각공정을 진행해야 하기 때문에 공정 시간이 길어지게 된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 희생층을 이용한 MEMS 소자의 부양 구조물 제조방법에 있어서 상기 희생층 식각공정시 식각용액에 의해 부양 구조물이 손상되는 것을 방지하여 안정적으로 부양 구조물을 형성할 수 있는 MEMS 소자의 부양 구조물 제조방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 희생층을 이용한 MEMS 소자의 부양 구조물 제조방법에 있어서, 제조공정을 단축시킬 수 있는 MEMS 소자의 부양 구조물 제조방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 불순물 이 도핑된 박막 패턴을 포함하는 희생층을 형성하는 단계와, 상기 희생층 상에 지지막을 형성하는 단계와, 상기 지지막 상에 후속 공정을 통해 부양될 구조물을 형성하는 단계와, 상기 박막 패턴의 양측부가 노출되는 식각 구멍을 형성하는 단계와, 상기 식각 구멍을 매개로 상기 희생층을 제거하여 상기 지지막과 상기 기판 사이에 공기 간극을 형성하는 단계를 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
도 1 내지 도 15는 본 발명의 실시예에 따른 MEMS 소자의 부양 구조물 제조방법을 설명하기 위하여 제조 공정 순서에 따라 순차적으로 도시한 공정 단면도이다. 여기서는 일례로 깊은 공동을 갖는 부양 구조물 제조방법에 대해 설명하기로 한다.
먼저, 도 1에 도시된 바와 같이, 실리콘 기판(100)의 상면에 희생층의 하부층으로 사용될 저온 산화막(Low Temperature Oxide, LTO)(101)(이하, 제1 산화막이 라 함)을 형성한다. 이때, 제1 산화막(101)은 습식산화공정, 건식산화공정 또는 라디컬(radical) 산화공정으로 형성한다. 또한, 화학적기상증착법(Chemical Vapor Deposition, 이하, CVD라 함)으로 형성할 수도 있다.
이어서, 도 2에 도시된 바와 같이, 제1 산화막(101) 내에 희생층의 증간층으로 사용될 불순물 박막(102)을 형성한다. 이때, 불순물 박막(102)은 제1 산화막(101)의 상부면으로부터 소정 깊이, 예컨대 수백 Å 정도의 두께로 비교적 얇은 두께, 바람직하게는 100~900Å 두께로 형성한다. 또한, 불순물 박막(102)은 P2O5 박막 또는 B2O3 박막으로 형성한다.
예를 들면, 불순물 박막(102)을 P2O5 박막으로 형성하는 경우 제조방법은 다음과 같다. 먼저, 제1 산화막(101)의 상면이 노출된 상태로 기판(100)을 약 950℃의 온도로 가열-열처리 공정을 통해 가열하고, O2 분위기로 POCl3을 이용한 도핑(doping) 공정을 약 30분 동안 실시하여 제1 산화막(101)의 표면에 P2O5 박막을 수백 Å의 비교적 얇은 두께로 형성한다. 이때, P2O5 박막에 접하는 제1 산화막(101)의 표면층은 인(P)이 고농도로 도핑된 상태로 존재하게 된다. 한편, 불순물 박막(102)을 B2O3 박막으로 형성하는 경우, 일 예로서 BBr3를 이용한 도핑 공정을 이용하여 실시한다. 이 경우, B2O3 박막에 접하는 제1 산화막(101)의 표면층은 붕소(B)가 고농도로 도핑된 상태로 존재하게 된다. 또한, 다른 예로서, 고체 웨이퍼 소스(solid type wafer source)인 BN 웨이퍼를 산화시켜 제1 산화막(101)의 표면에 B2O3 박막을 형성한다.
이어서, 도 3에 도시된 바와 같이, 불순물 박막(102)의 상면에 감광막을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정(이하, 통칭하여 포토 공정이라 함)을 순차적으로 실시하여 감광막 패턴(103)을 형성한다. 이때, 감광막 패턴(103)은 후속 공정을 통해 공동(cavity)이 형성될 영역에만 닫히고, 다른 부위는 개방된 구조를 갖는다.
이어서, 감광막 패턴(103)을 식각 마스크로 이용한 식각공정을 실시하여 감광막 패턴(103)에 의해 덮혀지지 않고 노출되는 불순물 박막(102, 도 2참조)을 식각하여 제거한다. 이때, 식각공정은 습식식각공정으로 실시하는 것이 바람직하며, 예컨대 탈이온수(Deionized water, DI)로 HF 용액을 희석(DI:HF=10:1 비율)시킨 용액을 이용하여 10∼15초 동안 불순물 박막(102)이 형성된 기판(100)을 담구는 방법을 이용한다. 이 과정에서, 불순물이 도핑된 불순물 박막(102)은 불순물이 도핑되지 않는 제1 산화막(101)에 비해 20∼30배 빠른 식각율을 보인다. 이로써, 감광막 패턴(103)에 덮혀지지 않는 영역에서 불순물 박막(102)과 제1 산화막(101)막 중 인(P) 또는 붕소(B)에 의해 고농도로 도핑된 표면층이 식각되어 불순물 박막 패턴(102A)이 형성된다.
이어서, 도 4에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 감광막 패턴(103, 도 3참조)을 제거한다.
이어서, 자연 산화막과 기타 이물질을 제거하기 위하여 세정공정을 실시할 수 있다.
이어서, 불순물 박막 패턴(102A)을 덮도록 희생층의 상부층으로 사용될 산화막(104)(이하, 제2 산화막이라 함)을 형성한다. 이때, 제2 산화막(104)은 실리콘산화막으로 형성하거나, BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), HDP(High Density Plasma), SOD(Spin On Dielectric) 등으로 형성할 수 있다.
이어서, 도 5에 도시된 바와 같이, 제2 산화막(104) 상부에 지지막용 질화막(105)(이하, 제1 질화막이라 함)을 형성한다. 이때, 제1 질화막(105)은 실리콘질화막으로 형성할 수 있다.
이어서, 제1 질화막(105) 상부에 산화막(106)(이하, 제3 산화막이라 함)을 형성한다. 이때, 제3 산화막(106)은 제2 산화막(104)과 동일 물질 및 방법으로 형성한다.
이어서, 도 6에 도시된 바와 같이, 제3 산화막(106) 상에 저항체로 기능하기 위하여 불순물로 도핑된 도프트(doped) 폴리실리콘막(107)을 형성한다. 이때, 도프트 폴리실리콘막(107)은 p형으로 형성하는 경우, 실란(SiH4)과 인(P)이 첨가된 PCl5 또는 PH3를 이용하여 형성하거나, n형으로 형성하는 경우 실란과 붕소(B)가 첨가된 BCl3, B2H6를 이용하여 형성한다. 여기서, 도프트 폴리실리콘막(107)은 MEMS 소자가 마이크로 가스 센서인 경우에는 마이크로 히터로 사용된다. 한편, 도프트 폴리실리 콘막(107) 대신에 백금 또는 적어도 백금을 포함하는 적층 구조로 형성하거나, 이외에, 전이금속, 히토류 금속 또는 전도성 화합물 중 어느 하나로 형성할 수도 있다.
예컨대, 전이 금속으로는 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo) 또는 티타늄(Ti) 등을 사용한다. 히토류 금속으로는 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테튬(Lu) 등을 사용한다. 전도성 화합물로는 산화아연(Zinc Oxide, ZnO), 산화주석(Tin Oxide, SnO2), 산화인듐주석(Indium Tin Oxide, ITO), 갈륨질화물(GaN) 등을 사용한다.
이어서, 도 7에 도시된 바와 같이, 포토 공정을 실시하여 도프트 폴리실리콘막(107, 도 6참조) 상부에 감광막 패턴(108)을 형성한다.
이어서, 감광막 패턴(108)을 식각 마스크로 이용한 건식식각공정을 실시하여 도프트 폴리실리콘막(107)을 식각한다. 이로써, 폴리실리콘막 패턴(107A)이 형성된다.
이어서, 도 8에 도시된 바와 같이, 스트립 공정을 실시하여 감광막 패턴(108, 도 7참조)을 제거한다.
이어서, 세정공정 및 건조공정을 실시할 수 있다.
이어서, 폴리실리콘막 패턴(107A)을 덮도록 산화막(이하, 제4 산화막이라 함)을 증착한 후 포토 공정을 통해 형성된 감광막 패턴(미도시)을 이용한 건식식각공정을 실시하여 공동을 형성하기 위한 식각 구멍이 형성될 부위의 제4 산화막과 제3 산화막(106, 도 7참조)을 식각한다. 이로써, 제3 및 제4 산화막 패턴(106A, 109)이 형성된다. 한편, 제4 산화막 패턴(109) 중 일부는 폴리실리콘막 패턴(107A)을 덮는다.
이어서, 감광막 패턴을 제거한다.
이어서, 세정공정 및 건조공정을 실시할 수 있다.
이어서, 도 9에 도시된 바와 같이, 제4 산화막 패턴(109)을 포함하는 기판(100) 상부의 단차를 따라 질화막(이하, 제2 질화막이라 함)을 형성한 후 포토 공정을 통해 형성된 감광막 패턴(미도시)을 이용한 건식식각공정을 실시하여 제2 질화막과 제4 산화막 패턴(109, 도 8참조)을 식각한다. 이로써, 폴리실리콘막 패턴(107A) 중 일부가 노출되는 접촉 구멍(111)이 형성된다. 이하 설명의 편의를 위해 '109A'를 제4 산화막 패턴이라 명명하고, '110'을 제2 질화막 패턴이라 명명하기로 한다.
이어서, 감광막 패턴을 제거한다.
이어서, 세정공정 및 건조공정을 실시할 수 있다.
이어서, 도 10에 도시된 바와 같이, 제2 질화막 패턴(110) 상에 전극(112A)과 패드(112B)를 형성한다. 이때, 전극(112A)과 패드(112B)는 백금 또는 백금을 포함하는 적층 구조로 형성할 수 있다. 이외에도, 도전성을 갖는 물질은 모두 사용할 수 있으며, 전극(112A)과 패드(112B)을 동시에 형성하는 것이 아니라, 서로 별도의 공정을 통해 형성할 수도 있다. 또한, 패드(112B) 중 일부는 폴리실리콘막 패턴(107A) 상부면에도 형성된다. 여기서, 패드(112B, 112C)는 외부 배선과 연결되는 부위이다.
한편, 전극(112A)과 패드(112B)는 일체형으로 형성되고, 패드(112C)와는 분리된다.
이어서, 도 11에 도시된 바와 같이, 포토 공정을 통해 감광막 패턴(미도시)을 식각 마스크로 이용한 식각공정을 실시하여 제2 질화막 패턴(110)과 제1 질화막(115, 도 10참조)을 식각한다. 이로써, 공동을 형성하기 위한 식각공정시 식각용액이 유입될 식각 홈(113)이 형성된다. 여기서, '115A'는 제1 질화막 패턴을 가리킨다.
이어서, 감광막 패턴을 제거한다.
이어서, 세정공정 및 건조공정을 실시할 수 있다.
이어서, 도 12에 도시된 바와 같이, 전극(112A)을 덮도록 감지막(114)을 형성한다. 이때, 감지막(114)은 리프트-오프(lift off) 공정으로 형성할 수 있는데, 리프트-오프 공정은 우선 감지막(114)이 형성될 영역이 개방된 감광막 패턴을 형성한 후 그 상부에 감지막용 물질을 증착한 다음, 감광막 패턴을 제거하는 공정으로 실시한다.
한편, 감지막(114)은 MEMS 소자가 마이크로 가스 센서인 경우 가스 감응막으로 기능하며, 이 경우 그 물질로는 금속막, 반도체 또는 금속 산화물을 사용할 수 있다. 예컨대, 금속막은 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, W, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs 및 이들의 합금으로 이루어진 군에서 선택된 적어도 어느 하나로 형성한다. 금속 산화물 은 SnO2, ZnO, WO3, In2O3, Ga2O3, Fe2O3, TiO2, NiO, MoO3 등이나, 이러한 산화물에 불순물이 도핑된 박막으로 형성한다.
이어서, 도 13에 도시된 바와 같이, 포토 공정을 통해 식각 홈(113, 도 12참조)이 개방된 감광막 패턴(미도시)을 형성한 후 상기 감광막 패턴을 이용한 습식식각공정을 실시하여 제1 및 제2 산화막(101, 104, 도 12참조)과 불순물 박막 패턴(102A)을 제거한다. 이때, 제1 및 제2 산화막(101, 104) 사이의 경계에 매몰된 불순물 박막 패턴(102A)과 제1 산화막(101)의 표면층의 급속한 식각율에 의해 불순물 박막 패턴(102A)의 연장 방향인 측면방향으로 마이크로 채널이 형성되며, 이 마이크로 채널에 유입된 산화막 식각용액(HF)에 의해 다시 마이크로 채널의 상부 및 하부에 있는 제1 및 제2 산화막(101, 104)의 식각을 유도함으로써 미리 정의된 특정 공간 내에 있는 희생층만을 빠르게 선택적으로 제거할 수 있다. 여기서, 식각용액은 식각 구멍(115)을 통해 유입되어 공기 간극(116)을 갖는 멤브레인(membrane) 부양 구조물이 남게 된다. 한편, '101A'는 제1 산화막 패턴이고, '104A'는 제2 산화막 패턴이다.
이어서, 도 14에 도시된 바와 같이, 공기 간극(116)을 통해 이방성 습식식각공정을 실시하여 기판(100)의 실리콘을 깊이 방향으로 공기 간극(116)의 전 영역에서 동시에 식각을 실시하여 보다 깊은 공기 간극(116A) 구조를 갖는 부양 멤브레인을 형성한다.
이어서, 도 15에 도시된 바와 같이, 도 14에서 실시된 이방성 습식식각공정 을 연속적으로 실시하여 저부 폭이 상부 폭보다 작은 폭을 갖는 공동(116B)을 형성한다.
도 14 및 도 15에서 실시한 이방성 습식식각공정은 식각 홈 자체만으로 측면식각공정을 실시하던 종래기술에 비해 깊이 방향으로 직접 식각이 이루어지므로, "깊이 방향에 대한 측면 방향의 식각 속도가 10~N(N은 11 이상의 자연수):1이 되어 빠른 공동(116B)을 형성하는 것이 가능하여 공정 시간을 단축시킬 수 있다. 또한, 이방성 습식식각공정을 통해 원하는 깊이 만큼의 공동(116B) 깊이도 조절할 수 있다.
한편, 도 1 내지 도 15에서는 설명의 편의를 위해 기판(100)의 상면에만 막들이 형성되었으나, 실질적으로는 기판(100)의 배면에도 소정의 막들이 형성될 수 있으며, 이 경우 별도의 식각공정 및 세정공정을 실시하여 배면에 형성된 막들을 제거한다.
전술한 바와 같이, 도 1 내지 도 15를 통해 설명한 본 발명의 실시예에서는멤브레인 부양 구조물을 형성하는 방법을 예시하였으나, 이는 일례로서, 캔티레버(cantilever), 브릿지(bridge)형의 부양 구조물을 형성하는 것도 가능하며, 이 외에도, MEMS 공정 기술 분야에서 적층형 센서 및 액츄에이터 구조물 제작시 희생층을 사용하여 특정 구조물을 기판 상에 부양시키거나, 마이크로(micro) 공동 구조 또는 공기나 다른 물리량의 유입 구멍을 형성하고자 하는 경우에도 모두 적용할 수 있다.
또한, 본 발명의 실시예에서는 부양 구조물이 폴리실리콘으로 이루어진 경우 에 대하여만 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 금속 또는 플라스틱과 같은 비금속으로 이루어지는 부양 구조물을 형성하는 데에도 동일하게 적용할 수 있다.
상기에서 설명한 바와 같이 본 발명의 기술적 사상은 바람직한 실시예를 통해 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 희생층을 불순물로 도핑시킨 후 불화수소 용액을 이용하여 식각 구멍을 통해 1차로 희생층을 등방성 식각함으로써 불순물 박막의 빠른 식각속도에 의해 마이크로 채널이 형성되어 두꺼운 산화막을 선택적으로 식각할 수 있다.
둘째, 본 발명에 의하면, 선택적으로 희생층만을 식각하는 것이 가능하여, 미리 정의된 제거 대상의 희생층이 아닌 다른 영역의 희생층이 식각되는 것을 최소화할 수 있다.
셋째, 본 발명에 의하면, 기판의 배면 공정이 필요없이 기판의 상면에서만 공정이 이루어짐으로써 후면 공정을 통해 발생할 수 있는 문제점들을 원천적으로 방지할 수 있다.
넷째, 본 발명에 의하면, 이방성 습식식각공정을 통해 부양 구조물 하부의 실리콘 기판을 식각하여 공동을 형성함으로써 공동 깊이를 자유로이 조정할 수 있다.
다섯째, 본 발명에 의하면, 희생층을 제거하여 식각 통로를 형성하고, 식각 통로를 통해 공동이 형성될 기판의 전영역을 노출시킨 상태에서 공동의 측벽 부위 대비 깊이 방향 부위의 식각속도를 빠르게 가져감으로써 공정 시간을 단축시킬 수 있다.
여섯째, 본 발명에 의하면, 식각용액에 쉽게 식각되는 희생층을 이용함으로써 MEMS 공정 분야에서 적층형 센서 및 액츄에이터(acturator)의 구조물 제작 공정에도 적용할 수 있어 그 효용성이 크다.

Claims (17)

  1. 기판 상에 제1 산화막을 형성하는 단계;
    상기 제1 산화막 상부 중 일부를 불순물로 도핑시키는 단계;
    불순물로 도핑된 제1 산화막이 일부 노출되도록 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여 상기 불순물로 도핑된 제1 산화막을 식각하여 박막 패턴을 형성하는 단계;
    상기 감광막 패턴을 제거하는 단계;
    상기 박막 패턴을 포함하는 상기 기판 상부에 제2 산화막을 형성하는 단계;
    상기 제2 산화막 상에 지지막을 형성하는 단계;
    상기 박막 패턴과 대응되도록 상기 지지막 상에 부양 구조물을 형성하는 단계;
    상기 박막 패턴의 양측부가 노출되는 식각 구멍을 형성하는 단계; 및
    상기 식각 구멍으로 유입되는 식각용액을 이용하여 상기 제2 산화막, 상기 박막 패턴 및 상기 제1 산화막을 식각하여 상기 지지막과 상기 기판 사이에 공기 간극을 형성하는 단계
    를 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  2. 제 1 항에 있어서,
    상기 공기 간극을 형성하는 단계 후, 상기 공기 간극을 통해 노출되는 상기 기판을 식각하여 상기 기판 내에 공동을 형성하는 단계를 더 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제1 산화막 상부 중 일부를 불순물로 도핑시키는 단계는 P0Cl3 또는 BBr3을 이용한 도핑 공정으로 실시하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 불순물은 인(P) 또는 붕소(B) 이온인 미소기전집적시스템 소자의 부양 구조물 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 패턴은 P2O5 또는 B2O3막으로 형성하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 지지막은 질화막으로 형성하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 패턴을 형성하는 단계는 습식식각공정으로 실시하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  10. 제 9 항에 있어서,
    상기 습식식각공정은 HF 용액이 탈이온수에 희석된 용액을 이용하여 실시하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  11. 제 10 항에 있어서,
    상기 희석된 용액은 HF 용액에 대한 탈이온수의 혼합비가 적어도 10배 이상 많이 혼합된 미소기전집적시스템 소자의 부양 구조물 제조방법.
  12. 제 2 항에 있어서,
    상기 공동을 형성하는 단계는 이방성 습식식각공정으로 실시하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 부양 구조물을 형성하는 단계는,
    상기 지지막 상부에 제3 산화막을 형성하는 단계;
    상기 제3 산화막 상부의 일부에 저항체 또는 마이크로 히터용 폴리실리콘막 패턴을 형성하는 단계;
    상기 폴리실리콘막 패턴을 덮도록 제4 산화막을 형성하는 단계;
    상기 식각 구멍과 대응되는 부위의 상기 지지막이 노출되도록 상기 제4 산화막과 상기 제3 산화막을 일부 식각하는 단계;
    상기 제4 산화막을 포함하는 상기 기판 상부에 질화막을 형성하는 단계;
    상기 폴리실리콘막 패턴이 일부 노출되도록 상기 제4 산화막과 상기 질화막을 식각하는 단계; 및
    상기 질화막 상에 전극과 패드를 형성하는 단계
    를 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  14. 제 13 항에 있어서,
    상기 부양 구조물을 형성하는 단계 후, 상기 식각 구멍과 대응되도록 상기 질화막과 상기 지지막을 식각하여 식각 홈을 형성하는 단계를 더 포함하는 미소기전집적시스템 소자의 부양 구조물 제조방법.
  15. 제 14 항에 있어서,
    상기 식각 홈을 형성하는 단계 후, 상기 전극을 덮도록 감지막을 형성하는 단계를 더 포함하는 미소기전집적시스템의 부양 구조물 제조방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 식각 구멍은 복수 개로 형성하는 미소기전집적시스템의 부양 구조물 제조방법.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 구조물은 멤브레인(membrane) 구조, 캔티레버(cantilever) 및 브릿지(bridge)형 중 어느 하나의 형태를 갖는 미소기전집적시스템의 부양 구조물 제조방법.
KR1020060123293A 2006-12-06 2006-12-06 미소기전집적시스템 소자의 부양 구조물 제조방법 KR100856391B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060123293A KR100856391B1 (ko) 2006-12-06 2006-12-06 미소기전집적시스템 소자의 부양 구조물 제조방법
US11/927,810 US7879629B2 (en) 2006-12-06 2007-10-30 Method for manufacturing floating structure of microelectromechanical system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123293A KR100856391B1 (ko) 2006-12-06 2006-12-06 미소기전집적시스템 소자의 부양 구조물 제조방법

Publications (2)

Publication Number Publication Date
KR20080051716A KR20080051716A (ko) 2008-06-11
KR100856391B1 true KR100856391B1 (ko) 2008-09-04

Family

ID=39775191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123293A KR100856391B1 (ko) 2006-12-06 2006-12-06 미소기전집적시스템 소자의 부양 구조물 제조방법

Country Status (2)

Country Link
US (1) US7879629B2 (ko)
KR (1) KR100856391B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398887B (zh) * 2007-10-23 2013-06-11 Pixart Imaging Inc 可變平行電容板之製造方法
KR20090064693A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 마이크로 가스 센서 및 그 제작 방법
US8263426B2 (en) * 2008-12-03 2012-09-11 Electronics And Telecommunications Research Institute High-sensitivity z-axis vibration sensor and method of fabricating the same
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
TWI523808B (zh) * 2014-01-29 2016-03-01 先技股份有限公司 微機電氣體感測裝置
KR102194820B1 (ko) * 2014-06-10 2020-12-24 삼성디스플레이 주식회사 수지 조성물, 이를 사용하는 표시 장치의 제조 방법 및 그 방법으로 제조된 표시 장치
KR102438194B1 (ko) * 2016-01-27 2022-08-31 주식회사 디비하이텍 반도체 가스 센서 및 이의 제조 방법
KR102564718B1 (ko) * 2016-02-11 2023-08-08 주식회사 디비하이텍 반도체 가스 센서 및 이의 제조 방법
US11070184B2 (en) * 2016-03-11 2021-07-20 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
TWI684565B (zh) * 2016-08-26 2020-02-11 聯華電子股份有限公司 半導體感測器及其製造方法
KR102088584B1 (ko) * 2018-11-28 2020-03-12 한국과학기술원 Mems 멤브레인 구조체 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220135A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Works Ltd 半導体加速度センサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19648424C1 (de) * 1996-11-22 1998-06-25 Siemens Ag Mikromechanischer Sensor
GB2321336B (en) * 1997-01-15 2001-07-25 Univ Warwick Gas-sensing semiconductor devices
KR100473871B1 (ko) * 2000-11-13 2005-03-08 주식회사 엠에스솔루션 박막 필터
TW472402B (en) * 2001-01-02 2002-01-11 Hung-Yi Lin Micro-mechanical driving device and its manufacturing method
KR100433795B1 (ko) 2001-04-24 2004-05-31 (주)글로벌로직스 배분율에 따른 재고 관리 시스템 및 재고 관리 방법
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
TW506128B (en) * 2001-06-15 2002-10-11 Asia Pacific Microsystems Inc Manufacturing method of high-quality thin film type bulk acoustic wave device
JP3939939B2 (ja) * 2001-07-17 2007-07-04 富士通株式会社 圧電薄膜共振素子の製造方法
KR20020016890A (ko) 2002-02-21 2002-03-06 조현정 전자상거래 사이트에서의 의료 물품 자동 발주 장치 및 방법
JP4078898B2 (ja) * 2002-06-28 2008-04-23 日本電気株式会社 熱光学位相シフタ及びその製造方法
US20070045756A1 (en) * 2002-09-04 2007-03-01 Ying-Lan Chang Nanoelectronic sensor with integral suspended micro-heater
US20040223884A1 (en) * 2003-05-05 2004-11-11 Ing-Shin Chen Chemical sensor responsive to change in volume of material exposed to target particle
US7625603B2 (en) * 2003-11-14 2009-12-01 Robert Bosch Gmbh Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220135A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Works Ltd 半導体加速度センサ及びその製造方法

Also Published As

Publication number Publication date
KR20080051716A (ko) 2008-06-11
US7879629B2 (en) 2011-02-01
US20080233752A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100856391B1 (ko) 미소기전집적시스템 소자의 부양 구조물 제조방법
KR100692593B1 (ko) Ｍｅｍｓ 구조체, 외팔보 형태의 ｍｅｍｓ 구조체 및밀봉된 유체채널의 제조 방법.
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
JP4686544B2 (ja) 基板上で層をエッチングする方法
KR100812996B1 (ko) 마이크로 가스 센서 및 그 제조방법
US10411140B2 (en) Integrated cantilever switch
US7189617B2 (en) Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
CN105417489B (zh) 微机械系统和用于制造微机械系统的方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100276680B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP3347708A1 (en) Gas sensor platform and the method of making the same
US8268688B2 (en) Production of VDMOS-transistors having optimized gate contact
CN210193393U (zh) 一种mems结构
JP5812558B2 (ja) モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
CN114174825A (zh) 双孔传感器
KR20090052024A (ko) 절연층의 손상 없는 금속 패턴 형성 방법
CN113562688B (zh) 微机电系统传感器芯片制备方法及其制备的传感器芯片
TW200814236A (en) An apparatus and associated method for making a floating gate memory device with increased gate coupling ratio
KR100880044B1 (ko) 다기능 미소기전집적시스템 센서의 제조방법
CN101728255B (zh) 在晶圆上制造栅极的方法
KR100724631B1 (ko) 반도체 소자의 리세스 게이트 제조방법
KR100530773B1 (ko) 실리콘 기판상의 진공 캐비티 미세구조체 형성방법
JP2007111832A (ja) Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子
CN107346729A (zh) 半导体器件的基底及其制作方法和半导体器件
JP6029227B2 (ja) キャパシタの形成とともに不揮発性メモリのゲートスタックをパターニングするための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee