CN101728255B - 在晶圆上制造栅极的方法 - Google Patents
在晶圆上制造栅极的方法 Download PDFInfo
- Publication number
- CN101728255B CN101728255B CN2008102245972A CN200810224597A CN101728255B CN 101728255 B CN101728255 B CN 101728255B CN 2008102245972 A CN2008102245972 A CN 2008102245972A CN 200810224597 A CN200810224597 A CN 200810224597A CN 101728255 B CN101728255 B CN 101728255B
- Authority
- CN
- China
- Prior art keywords
- nitride layer
- layer
- gate
- coating
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种在晶圆上制造栅极的方法:按照栅极图形光刻蚀第二氮化物层直到第二氧化物层,在所形成的栅极图形开口位置上,沉积掺杂的多晶硅层;按照栅极图形开口位置刻蚀掺杂的多晶硅层,得到掺杂的多晶硅层的栅极形状,去除光刻蚀剩余的第二氮化物层;按照掺杂的多晶硅层的栅极形状刻蚀第一氮化物层和第二氧化物层,直到第一氧化物层,得到第一氮化物层的栅极形状,去除掺杂的多晶硅层的栅极形状和第二氧化物层;按照第一氮化物层的栅极形状刻蚀多晶硅层后,去除第一氮化物层的栅极形状和第一氧化物层后,得到栅极。本发明可以制造顶部为平面且保持顶部和底部宽度相同的栅极。
Description
技术领域
本发明涉及芯片制造技术,特别涉及一种在晶圆上制造栅极的方法。
背景技术
在最近十年的半导体工业发展中,光刻蚀技术的发展起着决定性作用。在半导体工业的集成电路(IC,Intergrated Circuit)技术中,光刻蚀技术的发展对每一片晶圆的成本节约起着大部分的作用。随着光刻蚀技术的稳定提高,光刻采用的光信号波长越来越短,在此基础上,IC的光刻蚀技术的提高依赖于进行光刻蚀的镜头和显影材料技术的发展。但是,随着IC的特征尺寸缩小为45纳米或更小,IC进入亚微米尺寸,在IC中实现光刻蚀技术成为挑战,特别是采用光刻蚀技术在IC的晶圆上制造栅极。
为了可以在器件上制作尺寸更小的栅极,采用了间隔-刻蚀(spacer-etch)方法制造栅极,图1a~图1e为现有技术采用spacer-etch方法制造栅极的结构简化剖面图,具体地,
首先,如图1a所示,在晶圆的多晶硅层10表面生成氮化物层20;
生成的氮化物层20厚度可以刻蚀要求工艺设置;
在本步骤中,多晶硅层10下为栅氧化层和晶圆衬底;
然后,对氮化物层20按照需要的栅极图形进行光刻蚀,得到图1b所示的结构,包括多晶硅层10和经过光刻蚀的氮化物层20;
这个步骤主要是为了定位栅极所在的位置,即形成栅极图形的开口位置;
在本步骤中,光刻蚀的方法为:在氮化物层20表面形成光刻胶层,并按照需要的栅极图形对光刻胶层进行曝光和显影,形成光刻胶开口后,再采 用干法刻蚀,即将晶圆表面暴露在反应室内并在刻蚀反应室产生用于刻蚀的等离子体,等离子体通过光刻胶中开口,和晶圆表面发生反应,去掉晶圆窗口上的氮化物层20,再去除光刻胶层,得到栅极图形的开口位置;
在这里,通常采用氟碳化合物的化学气体作为干法刻蚀采用的气体;
再次,在经过光刻蚀的氮化物层20上采用化学气相沉积(CVD,Chemical Vapor deposition)方法沉积掺杂的多晶硅层40,得到图1c所示的结构,包括多晶硅层10、经过光刻蚀的氮化物层20、掺杂的多晶硅层40;
沉积的掺杂多晶硅层40用以制作栅极的顶部,沉积的高度决定了最终形成栅极的厚度,比如,沉积的高度就是最终形成栅极的厚度;
再次,按照定位栅极所在的位置刻蚀掺杂多晶硅层40,即刻蚀掉在经过光刻蚀的氮化物层20上面的掺杂多晶硅层40,得到图1d所示的结构,包括多晶硅层10、经过光刻蚀的氮化物层20和经过刻蚀后剩余的掺杂多晶硅层40;
在本步骤中,采用干法刻蚀掺杂的多晶硅层40;经过刻蚀后剩余的掺杂的多晶硅层40为要形成的栅极顶部;
最后,对氮化物层20进行去除后,采用经过刻蚀后剩余的掺杂的多晶硅层40形状刻蚀多晶硅层10,最终得到图1e所示的结构,即栅极。
在这个制造栅极的过程中,是先采用刻蚀氮化物层20构造栅极所在的位置,然后再对沉积的掺杂多晶硅层40进行刻蚀,形成需要的栅极顶部后,再去除氮化物层20后刻蚀多晶硅层10,得到栅极。采用这种方式存在着问题:采用干法刻蚀掺杂多晶硅层40时,由于要形成的栅极顶部两侧所处的环境不同,以图1d所示左侧结构的栅极顶部为例,其左侧在刻蚀过程中没有暴露在等离子体中,而右侧则在刻蚀过程中暴露在等离子体中被刻蚀,所以最终形成的栅极顶部从剖面图来看,并不是一个平面,而是一个梯形结构(如图1d所示),从而会导致形成的栅极顶部宽度小于设计值,导致后续对在器件上进行离子注入、接触刻蚀及金属沉淀刻蚀的过程产生影响,影响了所形成器件的性能,严重时会导致器件失效。
发明内容
有鉴于此,本发明提供一种在晶圆上制造栅极的方法,该方法能够制造顶部为平面且保持顶部和底部宽度相同的栅极,从而提高最终形成器件的性能。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种在晶圆上制造栅极的方法,在晶圆的栅氧化层上依次沉积多晶硅层、第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层,其中,沉积多晶硅层高度为栅极高度,该方法还包括:
按照栅极图形光刻蚀第二氮化物层直到第二氧化物层,在所形成的栅极图形开口位置上,沉积掺杂的多晶硅层;
按照栅极图形开口位置刻蚀掺杂的多晶硅层,得到掺杂的多晶硅层的栅极形状,去除光刻蚀剩余的第二氮化物层;
按照掺杂的多晶硅层的栅极形状刻蚀第一氮化物层和第二氧化物层,直到第一氧化物层,得到第一氮化物层的栅极形状,去除掺杂的多晶硅层的栅极形状和刻蚀剩余的第二氧化物层;
按照第一氮化物层的栅极形状刻蚀多晶硅层后,去除第一氮化物层的栅极形状和刻蚀剩余的第一氧化物层后,得到栅极。
所述多晶硅层、第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层分别采用化学气相沉积CVD工艺沉积。
所述第二氧化物层为所述第二氮化物层的刻蚀停止层,所述第一氧化物层为第一氮化物层的刻蚀停止层。
所述第二氮化物层沉积的厚度为栅极高度,所述第一氮化物层沉积的厚度等于或小于栅极高度。
所述沉积的掺杂的多晶硅层高度决定所述栅极的厚度,所述沉积的掺杂的多晶硅层中掺杂的为锗Ge。
所述沉积的掺杂的多晶硅层中的多晶硅占70%~90%。
所述去除掺杂的多晶硅层的栅极形状和第一氧化物层采用硝酸或双氧水去除。
所述第二氮化物层和第一氮化物层分别采用磷酸去除。
由上述技术方案可以看出,本发明在晶圆的栅极氧化层上沉积多晶硅层、第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层,其中氧第一化物层和第二氧化物层分别作为第一氮化物层和第二氮化物层的刻蚀停止层。然后本发明采用spacer-etch方法制造栅极,过程为:在光刻蚀第二氮化物层后形成栅极位置,沉积掺杂的多晶硅层后刻蚀得到栅极形状,去除第二氮化物层,再按照栅极形状刻蚀第一氮化物层得到第一氮化物层的栅极形状,去除沉积的掺杂的多晶硅层后,按照经过刻蚀的第一氮化物层的栅极形状刻蚀多晶硅层后,去除第一氮化物层,得到栅极。本发明由于将会导致栅极形状顶部不是平面的沉积掺杂的多晶硅层去除,而后续在刻蚀多晶硅层时由于在刻蚀过程中不存在顶部所处环境不同而造成刻蚀得到的栅极顶部不是平面的情况,从而制造顶部为平面且保持顶部和底部宽度相同的栅极,提高最终形成器件的性能。
附图说明
图1a~图1e为现有技术采用spacer-etch方法制造栅极的结构简化剖面图;
图2为本发明提供的制造栅极方法流程图;
图3a~图3i为本发明采用spacer-etch方法制造栅极的结构简化剖面图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
本发明将作为栅极的多晶硅层沉积在晶圆的栅氧化层上,然后在该掺杂 的多晶硅层上采用spacer-etch方法制造符合设计要求的栅极形状后,再按照栅极形状刻蚀该掺杂的多晶硅层得到栅极。这样,就可以不需要像现有技术那样由沉积的掺杂的多晶硅层40制造栅极顶部,而导致的由于在刻蚀过程中存在顶部所处环境不同而造成刻蚀得到的栅极顶部不是平面的情况,从而制造顶部为平面且保持顶部和底部宽度相同的栅极。
图2为本发明提供的制造栅极方法流程图,结合图3a~图3i,具体说明如下:
步骤201、如图3a,在晶圆的栅氧化层10上采用CVD沉积作为栅极的多晶硅层11、氧化物层12、氮化物层13、氧化物层14和氮化物层15;
在本步骤中,可以将氧化物层12称为第一氧化物层,将氮化物层13称为第一氮化物层,将氧化物层14称为第二氧化物层,将氮化物层15称为第二氮化物层;
在本步骤中,氧化物层12和氧化物层14可以为氧化硅;氮化物层13和氮化物层15可以相同,也可以不同,比如都可以为氮化硅等,是作为层间转换用的,当然,可以理解,所有作为层间转换用的现有技术的氮化物层都可以作为本发明的氮化物层13和氮化物层15;
在本步骤中,氧化物层12和氧化物层14分别作为氮化物层13和氮化物层15的刻蚀停止层,厚度很薄,也可以称为薄氧垫,根据所采用的刻蚀工艺确定,在刻蚀氮化物层13或氮化物层15时在刻蚀到刻蚀停止层时刻蚀速度很快变慢,从而可以采用现有的终点检测方法检测到刻蚀氮化物层13或氮化物层15被刻蚀完;
在本步骤中,氮化物层15的沉积厚度可以设置为栅极高度,氮化物层13的沉积厚度设置可以设置为小于或等于栅极高度。
步骤202、对氮化物层15按照设置的栅极图案进行光刻蚀,直到氧化物层14为止,得到如图3b所示的经过刻蚀的氮化物层15、氧化物层14、氮化物层13、氧化物层12、多晶硅层11和多晶硅的栅氧化层10;
在本步骤中,对氮化物层15进行光刻蚀,方法为:在氮化物层15表面 形成光刻胶层,并按照需要的栅极图形对光刻胶层进行曝光和显影,形成光刻胶开口后,再采用干法刻蚀,即将晶圆表面暴露在反应室内并在刻蚀反应室产生用于刻蚀的等离子体,等离子体通过光刻胶中开口,和晶圆表面发生反应,去掉晶圆窗口上的氮化物层20,直到氧化物层14为止,去除光刻胶层,确定栅极所在的位置,即形成栅极图形的开口位置。
步骤203、在刻蚀后形成的栅极图形的开口位置上沉积掺杂的多晶硅层16,得到图3c所示的结构;
在本步骤中,刻蚀后形成的栅极图形的开口位置包括没有经过刻蚀的氮化物层20和在开口刻蚀掉氮化物层20后露出的氮化物层15;
在本步骤中,掺杂的多晶硅层16中的掺杂物为锗(Ge),当然也可以为掺杂其他金属,掺杂的多晶硅层16中的多晶硅占有70%~90%,掺杂的多晶硅层16和多晶硅层11的组成并不相同,主要原因是便于掺杂的多晶硅层16在后续的去除,可以采用湿法去除;
在本步骤中,掺杂的多晶硅层沉积的高度决定了要制造栅极的厚度,比如掺杂的多晶硅层沉积的高度就是制造栅极的厚度;
步骤204、按照形成栅极图形的开口位置刻蚀掺杂的多晶硅层16,得到图3d所示的结构;
在本步骤中,刻蚀掺杂的多晶硅层16留下的掺杂的多晶硅形状就是栅极的形状,由于刻蚀时也采用干法刻蚀,所以刻蚀也导致掺杂的多晶硅形状的顶部不是平面,而是一个梯形,这与现有技术的情况相同。
步骤205、去除氮化物层15,得到图3e所示的结构,包括刻蚀得到的掺杂的多晶硅形状、氧化物层14、氮化物层13、氧化物层12、多晶硅层11和晶圆的栅氧化层10;
在本步骤中,可以采用磷酸(H3PO4)去除氮化物层15;
步骤206、根据掺杂的多晶硅形状刻蚀氧化物层14和氮化物层13,直到刻蚀到氧化物层12为止,得到包括掺杂的多晶硅层16、氧化物层14、氮化物层13构成的氮化物层形状,如图3f所示;
在本步骤中,仍然采用干法刻蚀,氮化物层形状为栅极的形状。
步骤207、去除掺杂的多晶硅形状;
在本步骤中,掺杂的多晶硅形状可以采用硝酸或双氧水去除掺杂的多晶硅形状,得到如图3g所示的结构,包括氮化物层形状、多晶硅层11和晶圆的栅氧化层10;
步骤208、按照氮化物层形状刻蚀多晶硅层11,如图3h所示,去除氮化物形状和氧化物层12,得到最终的栅极,如图3i所示的结构。
在本步骤中,氮化物形状和氧化物层12可以采用H3PO4去除。
由于本发明采用五层结构,即掺杂的多晶硅层、氮化物层2、氧化物层2、氮化物层1和氧化物层1,按照采用现有技术的spacer-etch方法构造栅极形状后,再通过该栅极形状刻蚀沉积的多晶硅层得到栅极后去除栅极形状,从而在刻蚀时可以保证形成栅极顶部的两侧在刻蚀反应室中所处的等离子体环境相同,从而制造顶部为平面且保持顶部和底部宽度相同的栅极,提高最终形成器件的性能。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种在晶圆上制造栅极的方法,其特征在于,在晶圆的栅氧化层上依次沉积多晶硅层、第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层,其中,沉积多晶硅层高度为栅极高度,该方法还包括:
按照栅极图形光刻蚀第二氮化物层直到第二氧化物层,在所形成的栅极图形开口位置上,沉积掺杂的多晶硅层;
按照栅极图形开口位置刻蚀掺杂的多晶硅层,得到掺杂的多晶硅层的栅极形状,去除光刻蚀剩余的第二氮化物层;
按照掺杂的多晶硅层的栅极形状刻蚀第一氮化物层和第二氧化物层,直到第一氧化物层,得到第一氮化物层的栅极形状,去除掺杂的多晶硅层的栅极形状和刻蚀剩余的第二氧化物层;
按照第一氮化物层的栅极形状刻蚀多晶硅层后,去除第一氮化物层的栅极形状和刻蚀剩余的第一氧化物层后,得到栅极。
2.如权利要求1所述的方法,其特征在于,所述多晶硅层、第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层分别采用化学气相沉积CVD工艺沉积。
3.如权利要求1所述的方法,其特征在于,所述第二氧化物层为所述第二氮化物层的刻蚀停止层,所述第一氧化物层为第一氮化物层的刻蚀停止层。
4.如权利要求1所述的方法,其特征在于,所述第二氮化物层沉积的厚度为栅极高度,所述第一氮化物层沉积的厚度等于或小于栅极高度。
5.如权利要求1所述的方法,其特征在于,所述沉积的掺杂的多晶硅层高度决定所述栅极的厚度,所述沉积的掺杂的多晶硅层中掺杂的为锗Ge。
6.如权利要求1或5所述的方法,其特征在于,所述沉积的掺杂的多晶硅层中的多晶硅占70%~90%。
7.如权利要求1所述的方法,其特征在于,所述去除掺杂的多晶硅层 的栅极形状和第一氧化物层采用硝酸或双氧水去除。
8.如权利要求1所述的方法,其特征在于,所述第二氮化物层和第一氮化物层分别采用磷酸去除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102245972A CN101728255B (zh) | 2008-10-21 | 2008-10-21 | 在晶圆上制造栅极的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102245972A CN101728255B (zh) | 2008-10-21 | 2008-10-21 | 在晶圆上制造栅极的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101728255A CN101728255A (zh) | 2010-06-09 |
CN101728255B true CN101728255B (zh) | 2011-07-20 |
Family
ID=42448917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102245972A Active CN101728255B (zh) | 2008-10-21 | 2008-10-21 | 在晶圆上制造栅极的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101728255B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105196161B (zh) * | 2014-06-13 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 研磨方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1801477A (zh) * | 2004-12-30 | 2006-07-12 | 旺宏电子股份有限公司 | 快闪存储单元制造方法 |
CN101032024A (zh) * | 2004-10-01 | 2007-09-05 | 国际商业机器公司 | 栅极叠层 |
-
2008
- 2008-10-21 CN CN2008102245972A patent/CN101728255B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101032024A (zh) * | 2004-10-01 | 2007-09-05 | 国际商业机器公司 | 栅极叠层 |
CN1801477A (zh) * | 2004-12-30 | 2006-07-12 | 旺宏电子股份有限公司 | 快闪存储单元制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101728255A (zh) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555577C (zh) | 半导体器件的制造方法 | |
CN102478763A (zh) | 光刻方法 | |
CN111223811A (zh) | 浅沟槽隔离结构及其制作方法 | |
CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
CN100431104C (zh) | 在闪存器件中形成浮置栅电极的方法 | |
CN104078329B (zh) | 自对准多重图形的形成方法 | |
CN101728255B (zh) | 在晶圆上制造栅极的方法 | |
CN101996938B (zh) | 制作存储器的字线方法 | |
CN101154573A (zh) | 半导体器件的栅极制造方法 | |
CN104078330B (zh) | 自对准三重图形的形成方法 | |
CN101834131A (zh) | 金属硅化物阻挡结构形成方法 | |
CN101567313A (zh) | 栅极制造方法 | |
JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
CN104157553A (zh) | 双重图形化形成方法 | |
CN101140873A (zh) | 半导体器件栅极的制造方法 | |
CN101930921B (zh) | 提高栅极尺寸均匀性的方法 | |
CN101728254A (zh) | 在晶圆上制造栅极的方法 | |
CN103187254A (zh) | 一种双层多晶硅栅的制造方法 | |
CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
KR100800910B1 (ko) | 반도체 소자의 제조방법 | |
JP2015087509A (ja) | 光導波路の作製方法 | |
CN115223863B (zh) | 半导体结构的制作方法 | |
CN115346912B (zh) | 浅沟槽隔离结构的制备方法 | |
CN101958277B (zh) | 金属布线沟槽的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |