CN101834131A

CN101834131A - 金属硅化物阻挡结构形成方法

Info

Publication number: CN101834131A
Application number: CN201019063033A
Authority: CN
Inventors: 石小兵; 奚裴
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-02-05
Filing date: 2010-02-05
Publication date: 2010-09-15
Anticipated expiration: 2030-02-05
Also published as: CN101834131B

Abstract

本发明揭露了一种金属硅化物阻挡结构形成方法，该方法包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层以及图形化光阻层；执行第一干法蚀刻工艺；执行第二干法蚀刻工艺，所述第二干法蚀刻工艺的功率小于所述第一干法蚀刻工艺的功率；执行湿法蚀刻工艺，以形成金属硅化物阻挡结构。本发明增加了第二干法蚀刻的步骤，该第二干法蚀刻步骤的蚀刻速率相对较低，可使蚀刻结果均匀一致，提高了半导体器件的性能。

Description

金属硅化物阻挡结构形成方法

技术领域

本发明涉及集成电路制造领域，特别是涉及一种金属硅化物阻挡结构形成方法。

背景技术

在集成电路的金属硅化物制作工艺中，需要在大部分区域的有源区(表面为硅材料的区域)形成金属硅化物，但也有部分区域的有源区是不能形成金属硅化物的，如高阻多晶硅区、隔离有源区等区域。因此，在制作金属硅化物之前，需要先在这部分区域形成金属硅化物阻挡结构(salicide block layer，SAB)，利用金属硅化物阻挡结构不会与钛或钴等金属发生反应的特性，以防止在这部分区域形成金属硅化物。

目前，金属硅化物阻挡结构的材质通常是二氧化硅，可采用干法蚀刻和湿法蚀刻相结合的方式来形成所述金属硅化物阻挡结构，具体的说，现有的金属硅化物阻挡结构形成方法包括以下步骤：

请参考图1A，首先，提供半导体衬底100，所述半导体衬底100上已形成了多个栅极结构，为简化，此处半导体衬底100以空白结构代替。

请参考图1B，接着，在所述半导体衬底100上形成阻挡层110以及位于阻挡层110之上的图形化光阻层120。

请参考图1C，接下来，以图形化光阻层120为掩膜，执行干法蚀刻工艺，以蚀刻掉大部分的未被图形化光阻层120覆盖的阻挡层110，而仅保留小部分的阻挡层110a。该干法蚀刻工艺的功率较高，相应的，该干法蚀刻工艺的蚀刻速率较快，一般的，该干法蚀刻工艺的功率大于300W。

请参考图1D，继续以图形化光阻层120为掩膜，执行湿法蚀刻工艺，以去除掉剩余的未被图形化光阻层120覆盖的阻挡层110a，从而形成金属硅化物阻挡结构110b。

然而，在实际生产中发现，现有的金属硅化物阻挡结构形成方法在进行干法蚀刻工艺时，由于功率较高，因此该干法蚀刻工艺的蚀刻速率较快，使得同一半导体衬底上的蚀刻速率也有所差异，这一差异导致阻挡层蚀刻的均匀性较差，有的区域还剩余有较厚的阻挡层，而有的区域甚至发生过蚀刻现象，损伤了半导体衬底，影响了半导体器件的性能。

发明内容

本发明提供一种金属硅化物阻挡结构形成方法，以解决现有的干法蚀刻工艺的蚀刻均匀性较差，易损伤半导体衬底的问题。

为解决上述技术问题，本发明提供一种金属硅化物阻挡结构形成方法，包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层以及图形化光阻层；执行第一干法蚀刻工艺；执行第二干法蚀刻工艺，所述第二干法蚀刻工艺的功率小于所述第一干法蚀刻工艺的功率；执行湿法蚀刻工艺，以形成金属硅化物阻挡结构。

进一步的，所述阻挡层的材质为二氧化硅。

进一步的，所述第一干法蚀刻工艺的功率大于300W，所述第二干法蚀刻工艺的功率为120～150W，所述第一干法蚀刻工艺的磁场为20～30Gauss，所述第二干法蚀刻工艺的磁场为0～5Gauss。

进一步的，所述湿法蚀刻工艺是利用氢氟酸溶液实现。

与现有技术相比，在本发明的金属硅化物阻挡结构形成方法中，增加了第二干法蚀刻的步骤，该第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率，使得该第二干法蚀刻步骤的蚀刻速率相对较低，可令蚀刻结果均匀一致，防止损伤半导体衬底，提高了半导体器件的性能。

附图说明

图1A至图1D为现有金属硅化物阻挡结构形成方法的各步骤相应结构的剖面示意图；

图2为本发明实施例提供的金属硅化物阻挡结构形成方法的流程图；

图3A至图3E为本发明实施例提供的金属硅化物阻挡结构形成方法的各步骤相应结构的剖面示意图。

具体实施方式

本发明的核心思想在于，提供一种金属硅化物阻挡结构形成方法，该方法增加了第二干法蚀刻的步骤，该第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率，使得该第二干法蚀刻步骤的蚀刻速率相对较低，可令蚀刻结果均匀一致，防止损伤半导体衬底，提高了半导体器件的性能。

请参考图2，其为本发明实施例提供的金属硅化物阻挡结构形成方法的流程图，结合该图，该方法包括以下步骤：

步骤S210，提供半导体衬底；

步骤S220，在所述半导体衬底上依次形成阻挡层以及图形化光阻层；

步骤S230，执行第一干法蚀刻工艺；

步骤S240，执行第二干法蚀刻工艺，所述第二干法蚀刻工艺的功率小于所述第一干法蚀刻工艺的功率；

步骤S250，执行湿法蚀刻工艺，以形成金属硅化物阻挡结构。

本发明增加了第二干法蚀刻工艺，该第二干法蚀刻工艺也可称为软着陆蚀刻(soft landing etch)工艺，其中，第二干法蚀刻工艺的功率小于所述第一干法蚀刻工艺的功率，使得所述第二干法蚀刻步骤的蚀刻速率相对较低，可令蚀刻结果均匀一致。

下面将结合剖面示意图对本发明的金属硅化物阻挡结构形成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参照图3A，首先，提供半导体衬底300，在本发明的一个具体实施例中，所述半导体衬底300上已形成了多个栅极结构，其中每一个栅极结构都包括栅极氧化层、位于栅极氧化层之上的多晶硅栅极、以及位于多晶硅栅极侧壁的栅极侧壁层，为简化，此处半导体衬底300以空白结构代替。

若直接进入形成金属硅化物的步骤，则所述半导体衬底300的所有区域都将会形成金属硅化物，在本发明的一个具体实施例中，假设后续形成的图形化光阻层所覆盖的区域为高阻的区域，要求其表面不能形成金属硅化物，为此，需在该区域上形成金属硅化物阻挡结构。

请参照图3B，接着，在所述半导体衬底300上依次形成阻挡层310以及图形化光阻层320。其中，阻挡层310的材质可以为二氧化硅，所述阻挡层310可利用化学气相沉积的方式形成。

其中，所述图形化光阻层320可通过以下步骤形成：首先，在阻挡层310上涂覆光阻；接着，进行光刻和显影等工艺，以形成图形化光阻层320。

请参照图3C，以图形化光阻层320为掩膜，执行第一干法蚀刻工艺，以蚀刻掉一部分的阻挡层310，而保留一部分的阻挡层310a。

在本发明的一个具体实施例中，第一干法蚀刻工艺的功率较高，例如，所述第一干法蚀刻工艺的功率可以大于300W，相应的，所述第一干法蚀刻工艺的蚀刻速率也较高。

其中，第一干法蚀刻工艺的磁场为20～30Gauss，所述较强的磁场可使电浆(plasma)均匀化，即能使电浆发散到半导体衬底300的每一个区域，进而使得在第一干法蚀刻过程中的蚀刻均匀度提高。

在本发明的一个具体实施例中，执行第一干法蚀刻工艺时，蚀刻设备的反应室内的压力可以为150mTorr，所述第一干法蚀刻工艺所使用的蚀刻气体包括三氟甲烷、四氟化碳和氩气。当然，本发明并不对每种蚀刻气体的流量进行限定，本领域技术人员通过实验即可获知具体工艺参数。

请参照图3D，以图形化光阻层320为掩膜，执行第二干法蚀刻工艺，以继续蚀刻掉一部分的阻挡层，而保留一薄层的阻挡层310b，其中，所述第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率。

由于所述第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率，因此，该第二干法蚀刻步骤的蚀刻速率相对较低，本步蚀刻工艺可以较好的控制保留的阻挡层310b的厚度，可使得蚀刻结果均匀一致，解决了因过蚀刻而损伤半导体衬底的问题，提高了半导体器件的性能。

在本发明的一个具体实施例中，第二干法蚀刻工艺的功率为120～150W，所保留的阻挡层310b的厚度可根据具体工艺情况设定，例如，阻挡层310b的厚度可以为

进一步的，第二干法蚀刻工艺的磁场为0～5Gauss。优选的，第二干法蚀刻工艺的磁场为0Gauss，也就是说，在执行第二干法蚀刻工艺时，可关闭磁场，由于所述第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率，也就是说，所述第二干法蚀刻工艺的功率相对较低，这就使得电浆本身就比较发散，若再使用较高的磁场，将使得电浆被更加扩散，反而会影响蚀刻的均匀性，因此，在第二干法蚀刻工艺中，可以使用较低的磁场或关闭磁场。

其中，该第二干法蚀刻工艺与第一干法蚀刻工艺可使用相同的蚀刻气体，即第二干法蚀刻所使用的蚀刻气体同样为三氟甲烷、四氟化碳以及氩气；并且，执行该第二干法蚀刻工艺时，蚀刻设备的反应室内的压力可保持不变，即执行该第二干法蚀刻工艺时，蚀刻设备的反应室内的压力仍然为150mTorr。

请参照图3E，继续以所述图形化光阻层320为掩膜，执行湿法蚀刻工艺，以全部去除剩余的未被图形化光阻层320覆盖的阻挡层310b，直至暴露出半导体衬底300，从而形成金属硅化物阻挡结构310c。

由于最后采用了湿法蚀刻工艺，可进一步避免干法蚀刻工艺中所使用的电浆损伤半导体衬底300。在本发明的一个具体实施例中，阻挡层310的材质为二氧化硅，因此可选用氢氟酸(HF)作为湿法蚀刻工艺的腐蚀液。

与现有技术相比，本发明增加了第二干法蚀刻的步骤，该第二干法蚀刻工艺的功率小于第一干法蚀刻工艺的功率，因此第二干法蚀刻步骤的蚀刻速率相对较低，可使蚀刻结果均匀一致，防止损伤半导体衬底。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种金属硅化物阻挡结构形成方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成阻挡层以及图形化光阻层；

执行第一干法蚀刻工艺；

执行第二干法蚀刻工艺，所述第二干法蚀刻工艺的功率小于所述第一干法蚀刻工艺的功率；

执行湿法蚀刻工艺，以形成金属硅化物阻挡结构。

2.如权利要求1所述的金属硅化物阻挡结构形成方法，其特征在于，所述阻挡层的材质为二氧化硅。

3.如权利要求2所述的金属硅化物阻挡结构形成方法，其特征在于，所述第一干法蚀刻工艺的功率大于300W。

4.如权利要求3所述的金属硅化物阻挡结构形成方法，其特征在于，所述第二干法蚀刻工艺的功率为120～150W。

5.如权利要求2所述的金属硅化物阻挡结构形成方法，其特征在于，所述第一干法蚀刻工艺的磁场为20～30Gauss。

6.如权利要求5所述的金属硅化物阻挡结构形成方法，其特征在于，所述第二干法蚀刻工艺的磁场为0～5Gauss。

7.如权利要求2所述的金属硅化物阻挡结构形成方法，其特征在于，所述湿法蚀刻工艺是利用氢氟酸溶液实现。