CN107706107B - 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 - Google Patents

一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 Download PDF

Info

Publication number
CN107706107B
CN107706107B CN201711131180.7A CN201711131180A CN107706107B CN 107706107 B CN107706107 B CN 107706107B CN 201711131180 A CN201711131180 A CN 201711131180A CN 107706107 B CN107706107 B CN 107706107B
Authority
CN
China
Prior art keywords
oxide layer
etching
layer
gate oxide
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711131180.7A
Other languages
English (en)
Other versions
CN107706107A (zh
Inventor
韩朋刚
李程
秦伟
杨渝书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711131180.7A priority Critical patent/CN107706107B/zh
Publication of CN107706107A publication Critical patent/CN107706107A/zh
Application granted granted Critical
Publication of CN107706107B publication Critical patent/CN107706107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本专利提供一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切，包括以下步骤：多晶硅光刻；多晶硅再氧化；阱区光刻；阱区离子注入；氧化层刻蚀；另一阱区光刻；另一阱区离子注入；氧化层刻蚀；整体光刻；整体刻蚀。有益效果：使用多次刻蚀的方法减少了湿法工艺中的负载效应，可以有效解决湿法刻蚀工艺中的底切问题。并且这种方法是借用高压浅掺杂的光罩，不会增加成本。

Description

一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
技术领域
本发明涉及半导体领域，尤其涉及一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的干刻工艺方法。
背景技术
闪存作为一种重要的集成电路器件，被广泛应用于各类电子产品中。这种存储器件一般由存储数据的存储区和外围的控制电路区组成。这两种区域的栅氧层厚度存在差异，如图1所示，存储区2的栅氧化层厚度在20埃左右，而高压区1根据器件的不同电压需求，厚度则在80～120埃间变化，在58nm及以下的工艺中，金属硅化物阻挡层刻蚀一般是先经过一道干法刻蚀，随后利用湿法刻蚀来保证栅极及有源区刻通，随后再生长金属硅化物的。湿法刻蚀的工艺参数中过刻蚀的量是以将较厚的栅氧化层刻蚀通来确定的，但是不同区域栅氧化层厚度差异过大，湿法刻蚀中的过刻蚀会引起栅氧化层厚度较低的区域发生如图2所示底切3，从而造成器件失效。
发明内容
针对上述问题，本发明提出了一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切，其中，提供一圆晶，所述圆晶包括第一区域和第二区域，所述第一区域上覆盖有第一栅极氧化层，所述第二区域上覆盖有第二栅极氧化层，所述第一栅氧化层与所述第二栅极氧化层存在一第一预定高度差，所述第一栅氧化层与所述第二栅极氧化层上分别形成有栅极，所述第一栅极氧化层和所述第二栅极氧化层底部部分为后续需形成金属硅化物层的区域；
还包括以下步骤：
步骤S1，于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第一掩膜层，图案化所述第一掩膜层，于对应所述第一栅极氧化层的预定位置形成工艺窗口；
步骤S2，通过所述第一掩膜层对第一栅极氧化层底部有源区进行离子注入，形成第一阱区；
步骤S3，通过所述第一掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至第二预定高度差；
步骤S4，去除所述第一掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；
步骤S5，通过所述第二掩膜层对所述第一栅极氧化层底部有源区进行离子注入，形成第二阱区；
步骤S6，通过所述第二掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度缩小至所述第二预定高度；
步骤S7，去除所述第二掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第三掩膜层，图案化所述第三掩膜层，于一预定位置形成工艺窗口；
步骤S8，通过所述第三掩膜层对所述第一栅极氧化层和所述第二栅极氧化层进行同步一体化刻蚀，暴露所述后续需形成金属硅化物层的区域。
其中，所述第一区域为高压区。
其中，所述第二区域为存储区。
其中，所述步骤S3中的刻蚀方法为干法刻蚀。
其中，所述步骤S6中的刻蚀方法为干法刻蚀。
其中，所述干法刻蚀所使用的等离子发射源为电容耦合放电结构。
其中，所述干法刻蚀所使用的刻蚀气体中的碳元素和氟元素的比例在1:2～1:4之间。
其中，所述干法刻蚀所使用的源功率为300～1500瓦，偏置功率为300～1000瓦。
其中，所述干法刻蚀所使用的稀释气体流量100～1500sccm(standard-statecubic centimeterperminute，每分钟标准毫升)。
其中，所述干法刻蚀的刻蚀参数自由基分布控制为30％～70％。
有益效果：新工艺减少了湿法工艺中的负载效应，可以有效解决湿法刻蚀工艺中的底切问题。并且，这种方法是借用高压浅掺杂的光罩，不会增加成本。
附图说明
图1～2为现有技术的湿法刻蚀底切形成示意图；
图3为本发明的工艺流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，提出了一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切。本方法的步骤示意图如图3所示。其中，提供一圆晶，所述圆晶包括第一区域和第二区域，所述第一区域上覆盖有第一栅极氧化层，所述第二区域上覆盖有第二栅极氧化层，所述第一栅氧化层与所述第二栅极氧化层存在一第一预定高度差，所述第一栅氧化层与所述第二栅极氧化层上分别形成有栅极；
还包括以下步骤：
步骤S1，于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第一掩膜层，图案化所述第一掩膜层，于对应所述第一栅极氧化层的预定位置形成工艺窗口；
步骤S2，通过所述第一掩膜层对第一栅极氧化层底部有源区进行离子注入，形成第一阱区；
步骤S3，通过所述第一掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至第二预定高度差；
步骤S4，去除所述第一掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；
步骤S5，通过所述第二掩膜层对所述第一栅极氧化层底部有源区进行离子注入，形成第二阱区；
步骤S6，通过所述第二掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至所述第二预定高度差；
步骤S7，去除所述第二掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第三掩膜层，图案化所述第三掩膜层，于一预定位置形成工艺窗口；
步骤S8，通过所述第三掩膜层对所述第一栅极氧化层和所述第二栅极氧化层进行同步一体化刻蚀，暴露所述后续需形成金属硅化物层的区域。
上述技术方案中，通过利用干法刻蚀在离子注入后预先刻蚀掉一定厚度的栅极氧化层，减少不同高度栅极氧化层之间的高度差，可以有效解决后续湿法刻蚀过程中的底切现象。并且，这种方法是借用高压浅掺杂的光罩，不会增加成本。
在一个较佳的实施例中，我们先通过对多晶硅进行刻蚀与再氧化，得到有不同厚度栅极氧化层，即第一栅极氧化层和第二栅极氧化层的栅极。
步骤S1、于第一栅极氧化层、第二栅极氧化层和栅极表面形成一掩膜层，图案化掩膜层，于对应形成所述第一栅极氧化层的阱区的位置打开工艺窗口。
步骤S2、通过打开工艺的掩膜层对第一栅极氧化层底部有源区进行离子注入，形成阱区。
步骤S3、通过步骤S2中遗留的掩膜层对第一栅极氧化层进行刻蚀，将第一预定高度差缩小至第二预定高度差。
在一个较佳的实施例中，第二预定高度差为0。
上述技术方案中，刻蚀的方法为干法刻蚀。同时，干法刻蚀所使用的等离子发射源为电容耦合放电(CCP)结构；所使用的刻蚀气体中的碳元素和氟元素的比例在1:2～1:4之间；其中，刻蚀气体可以为八氟环丁烷(C4F8)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)；所使用的源功率为300～1500瓦；所使用的偏执功率为300～1000瓦；所使用的稀释气体流量100～1500sccm。
步骤S4、去除所述掩膜层，并于第一栅极氧化层、第二栅极氧化层和栅极表面形成一掩膜层，图案化掩膜层，于对应形成所述第一栅极氧化层的另一阱区的位置形成工艺窗口。
步骤S5、通过打开工艺窗口后的掩膜层对第一栅极氧化层底部有源区进行离子注入，形成第一栅极氧化层的另一阱区。
步骤S6、通过步骤S5遗留的掩膜层对第一栅极氧化层进行刻蚀，使另一阱区位置的第一栅氧化层与第二栅氧化层的高度差缩小至第二预定高度差。
步骤S7、去除掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和栅极表面形成掩膜层，图案化掩膜层，于第一栅极氧化层和第二栅极氧化层上预定位置形成工艺窗口。
步骤S8、通过步骤S7中打开工艺窗口的掩膜层对第一栅极氧化层和第二栅极氧化层进行同步一体化刻蚀，贯通第一栅极氧化层和第二栅极氧化层，暴露所述后续需形成金属硅化物层的区域。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切，其特征在于，提供一晶圆，所述晶圆包括第一区域和第二区域，所述第一区域上覆盖有第一栅极氧化层，所述第二区域上覆盖有第二栅极氧化层，所述第一栅氧化层与所述第二栅极氧化层存在一第一预定高度差，所述第一栅氧化层与所述第二栅极氧化层上分别形成有栅极，所述第一栅极氧化层和所述第二栅极氧化层底部部分为后续需形成金属硅化物层的区域；
还包括以下步骤：
步骤S1，于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第一掩膜层，图案化所述第一掩膜层，于对应所述第一栅极氧化层的预定位置形成工艺窗口；
步骤S2，通过所述第一掩膜层对第一栅极氧化层底部有源区进行离子注入，形成第一阱区；
步骤S3，通过所述第一掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至第二预定高度差；
步骤S4，去除所述第一掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；
步骤S5，通过所述第二掩膜层对所述第一栅极氧化层底部有源区进行离子注入，形成第二阱区；
步骤S6，通过所述第二掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至所述第二预定高度差；
步骤S7，去除所述第二掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第三掩膜层，图案化所述第三掩膜层，于一预定位置形成工艺窗口；
步骤S8，通过所述第三掩膜层对所述第一栅极氧化层和所述第二栅极氧化层进行同步一体化刻蚀，暴露所述后续需形成金属硅化物层的区域。
2.根据权利要求1所述的方法，其特征在于，所述第一区域为高压区。
3.根据权利要求1所述的方法，其特征在于，所述第二区域为功能区。
4.根据权利要求1所述的方法，其特征在于，所述步骤S3中的刻蚀方法为干法刻蚀。
5.根据权利要求1所述的方法，其特征在于，所述步骤S6中的刻蚀方法为干法刻蚀。
6.根据权利要求4或5的方法，其特征在于，所述干法刻蚀所使用的等离子发射源为电容耦合放电结构。
7.根据权利要求4或5的方法，其特征在于，所述干法刻蚀所使用的刻蚀气体中的碳元素和氟元素的比例在1:2～1:4之间。
8.根据权利要求4或5的方法，其特征在于，所述干法刻蚀所使用的源功率为300～1500瓦，偏置功率为300～1000瓦。
9.根据权利要求4或5的方法，其特征在于，所述干法刻蚀所使用的稀释气体流量100～1500sccm。
10.根据权利要求4或5的方法，其特征在于，所述干法刻蚀的刻蚀参数自由基分布控制为30％～70％。
CN201711131180.7A 2017-11-15 2017-11-15 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 Active CN107706107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711131180.7A CN107706107B (zh) 2017-11-15 2017-11-15 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711131180.7A CN107706107B (zh) 2017-11-15 2017-11-15 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法

Publications (2)

Publication Number Publication Date
CN107706107A CN107706107A (zh) 2018-02-16
CN107706107B true CN107706107B (zh) 2020-02-18

Family

ID=61180174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711131180.7A Active CN107706107B (zh) 2017-11-15 2017-11-15 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法

Country Status (1)

Country Link
CN (1) CN107706107B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370371B (zh) * 2020-03-18 2023-07-28 长江存储科技有限责任公司 一种半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011002A (ko) * 1999-07-24 2001-02-15 김영환 반도체소자의 트랜지스터 형성방법
JP3953981B2 (ja) * 2002-06-03 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路の製造方法
CN101552228A (zh) * 2008-04-03 2009-10-07 世界先进积体电路股份有限公司 半导体装置的制造方法
CN107305868A (zh) * 2016-04-22 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011002A (ko) * 1999-07-24 2001-02-15 김영환 반도체소자의 트랜지스터 형성방법
JP3953981B2 (ja) * 2002-06-03 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路の製造方法
CN101552228A (zh) * 2008-04-03 2009-10-07 世界先进积体电路股份有限公司 半导体装置的制造方法
CN107305868A (zh) * 2016-04-22 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN107706107A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US20120021583A1 (en) Semiconductor process
CN102254867B (zh) 快闪存储器的制作方法
CN107706107B (zh) 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN104681424A (zh) 晶体管的形成方法
CN105304616A (zh) Mim电容及其形成方法
CN1577753A (zh) 制造半导体器件的栅电极的方法
CN104701151A (zh) 栅极的形成方法
Ahn et al. Etch challenges for 1xnm NAND flash
CN114420629A (zh) 半导体结构及其制作方法
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
CN109300781B (zh) Ono膜层的制造方法
CN108122844A (zh) 半导体结构的形成方法
CN103187254A (zh) 一种双层多晶硅栅的制造方法
KR100639213B1 (ko) 반도체 소자의 제조방법
KR20090016813A (ko) 반도체 소자의 제조방법
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
CN103887160A (zh) 控制栅极刻蚀方法
US9490143B1 (en) Method of fabricating semiconductors
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
US20070004105A1 (en) Method for fabricating semiconductor device
KR20070096600A (ko) 반도체 소자의 제조방법
TW403964B (en) An etch method of poly-silicon layer
TWI782230B (zh) 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法
CN107946308B (zh) 一种存储器件中形成控制栅的工艺流程方法
JPH0226025A (ja) コンタクトホールの形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant