TWI782230B - 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法 - Google Patents

製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法 Download PDF

Info

Publication number
TWI782230B
TWI782230B TW108132642A TW108132642A TWI782230B TW I782230 B TWI782230 B TW I782230B TW 108132642 A TW108132642 A TW 108132642A TW 108132642 A TW108132642 A TW 108132642A TW I782230 B TWI782230 B TW I782230B
Authority
TW
Taiwan
Prior art keywords
trench
etching solution
ionic strength
strip
semiconductor structure
Prior art date
Application number
TW108132642A
Other languages
English (en)
Other versions
TW202017033A (zh
Inventor
李中傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017033A publication Critical patent/TW202017033A/zh
Application granted granted Critical
Publication of TWI782230B publication Critical patent/TWI782230B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本發明一些實施例揭露一種半導體結構蝕刻溶液，其包含一蝕刻劑、在該半導體結構蝕刻溶液中具有大於10-3M之一離子強度之一離子強度增強劑、及具有低於水之一介電常數的一介電常數之一溶劑。

Description

製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法
本發明實施例係有關製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法。
半導體積體電路(IC)產業已經歷指數增長。IC材料及設計之技術進步已產生幾代IC，其中各代具有比前代更小且更複雜的電路。在IC演變進程中，功能密度(即，每晶片面積之互連裝置數目)通常已增大而幾何大小(即，可使用一製程產生之最小組件(或線))減小。此按比例縮小製程通常藉由提高生產效率而提供益處。然而，此按比例縮小製程亦已增加處理及製造IC之複雜性。為實現此等進展，需要改良IC處理及製造。
蝕刻操作係用於自一膜、一溝槽、一表面或一層移除一部分的一技術。然而，蝕刻操作可能面臨關於逐漸變小尺寸之挑戰。
本發明的一實施例係關於一種半導體結構蝕刻溶液，其包括：一蝕刻劑；一離子強度增強劑，其在該半導體結構蝕刻溶液中具有大於10-3M之一離子強度；及一溶劑，其具有低於水之一介電常數的一介電 常數。
本發明的一實施例係關於一種將一蝕刻劑輸送至具有小於20nm之一開口之一半導體溝槽之一底部的方法，該方法包括：將一離子強度增強劑與該蝕刻劑施用至該半導體溝槽。
本發明的一實施例係關於一種在一半導體結構中移除具有小於20nm之一線寬之一條帶的方法，該方法包括：形成一條帶；形成圍繞該條帶之一側壁之一側壁間隔件；及將一蝕刻溶液施用至該條帶，藉此獲得一條帶溝槽，其中該蝕刻溶液包括：一離子強度增強劑，其在該蝕刻溶液中具有大於10-3M之一離子強度；一溶劑；及一蝕刻劑。
1:基板
2:蝕刻溶液
2a:液體材料
2b:液體材料
11:襯層
12:條帶
13:側壁間隔件
14:介電質層
15:溝槽
15':第一溝槽
15":第二溝槽
15''':第三溝槽
15b:溝槽底部
15e':電雙層(EDL)
15e":電雙層(EDL)
15p:第一區
15q:第二區
15r:第三區
15s:第四區
15t:溝槽頂部
31:氧化物膜
32:多晶矽層
33:溝槽
33':開口
33":遠端
40a:粗糙化表面
40b:粗糙化表面
1000:方法
1001:操作
1002:操作
1003:操作
D33:距離
H:高度
K:臨界值
t:厚度
W:寬度
W':寬度
W":平均線寬
Wc:寬度
W15':寬度
W15":寬度
θa:接觸角
θb:接觸角
當結合附圖閱讀時，從以下詳細描述最佳理解本揭露之態樣。應注意，根據產業中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述可任意增大或減小各種構件之尺寸。
圖1A係在一蝕刻操作期間在一半導體基板中形成一溝槽之一圖解。
圖1B係展示根據本揭露之一些比較實施例之一蝕刻操作下之溝槽頂部處及溝槽底部處之一溝槽寬度與一蝕刻速率之間之一關係的一圖式。
圖2A至圖2B係根據本揭露之一些比較實施例之製造操作之中間階段期間之一半導體結構的剖面。
圖2C係展示根據本揭露之一些比較實施例之一蝕刻操作下之膜之一膜厚度與一蝕刻速率之間之一關係的一圖式。
圖3A係展示根據本揭露之一些比較實施例之一第一表面上 之液體材料之潤濕行為之一Cassie-Baxter模型的一示意圖。
圖3B係展示根據本揭露之一些比較實施例之一第二表面上之液體材料之潤濕行為之一Wenzel模型的一示意圖。
圖3C係圖解說明根據本揭露之一些比較實施例之一溝槽之一縱橫比與其上之水之一臨界接觸角之間之一關係的一查找表。
圖3D係圖解說明根據本揭露之一些比較實施例之水與具有不同材料之各個表面之間之一接觸角的一查找表。
圖4A係展示根據本揭露之一些實施例之一溝槽中之離子分佈及其電位分佈的一示意圖。
圖4B係展示根據本揭露之一些實施例之一溝槽中之離子分佈及其電位分佈的一示意圖。
圖5A係展示根據本揭露之一些實施例之一溝槽中之一質子濃度分佈之一模擬結果的一等質子濃度圖式。
圖5B係展示根據本揭露之一些實施例之一溝槽中之一質子濃度分佈之一模擬結果的一等質子濃度圖式。
圖5C係展示根據本揭露之一些實施例之一溝槽中之一質子濃度分佈之一模擬結果的一等質子濃度圖式。
圖6係展示根據本揭露之一些實施例之溝槽寬度與基於模擬結果之一溝槽中之一質子濃度分佈之間之一關係的一圖式。
圖7係展示根據本揭露之一些實施例之溝槽寬度與基於模擬結果之一溝槽底部處之一質子濃度之間之一關係的一圖式。
圖8係展示根據本揭露之一些實施例之溝槽寬度與蝕刻比之間之一關係的一圖式，且進一步包含溝槽寬度與基於模擬結果之一溝槽 底部處之一質子濃度之間之一關係。
圖9係展示根據本揭露之一些實施例之一蝕刻劑中之一離子強度增強劑之一莫耳濃度與形成於一溝槽中之一電雙層之一厚度之間之一關係的一圖式。
圖10A展示表示根據本揭露之一些實施例之在一半導體結構中移除具有小於20nm之一線寬之一條帶之一方法的一流程圖。
圖10B至圖10D係根據本揭露之一些實施例之製造操作之中間階段期間之一半導體結構的剖面。
以下揭露提供用於實施所提供之標的之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且非意欲限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複參考數字及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各個實施例及/或組態之間之一關係。
此外，為便於描述，諸如「在...下面」、「在...下方」、「下」、「在...上方」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中圖解說明。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述符。
雖然陳述本揭露之廣泛範疇之數值範圍及參數係近似值，但儘可能精確地報告在具體實例中陳述之數值。然而，任何數值本質上含有必然由各自測試量測中發現之標準偏差所引起之某些誤差。又，如本文中使用，術語「實質上」、「約」或「大約」通常意謂在一般技術人員可預期之一值或範圍內。替代地，術語「實質上」、「約」或「大約」意謂在由一般技術人員考量時在平均值之一可接受標準誤差內。一般技術人員可瞭解，可接受標準誤差可根據不同技術而變動。除了在操作/工作實例中之外，或除非另有明確指定，否則全部數值範圍、量、值及百分比(諸如針對材料數量、持續時間、溫度、操作條件、量之比率及本文中揭示之其類似者之數值範圍、量、值及百分比)應理解為在全部例項中由術語「實質上」、「約」或「大約」修飾。因此，除非相反地指示，否則本揭露及隨附發明申請專利範圍中陳述之數值參數係可視需要變動之近似值。至少，各數值參數應至少依據所報告有效數字之數目且藉由應用普通捨入技術而理解。可在本文中將範圍表達為自一個端點至另一端點或在兩個端點之間。除非另有指定，否則本文中揭示之全部範圍皆包含端點。
參考圖1A及圖1B，圖1A係在一蝕刻操作期間在一半導體基板中形成一溝槽之一圖解，圖1B係展示根據本揭露之一些比較實施例之一蝕刻操作下之溝槽頂部處及溝槽底部處之一溝槽寬度與一蝕刻速率之間之一關係的一圖式。藉由在運用適當遮蔽結構之一濕式蝕刻操作期間施用一蝕刻溶液2而形成一溝槽15，其中一溝槽15之一開口之位置被稱為一溝槽頂部15t，且溝槽15之與溝槽頂部15t相對之一端部被稱為一溝槽底部15b。在一些實施例中，在蝕刻操作之後，歸因於關於蝕刻溶液2之不同可接近性，溝槽頂部15t處之一寬度W及溝槽底部15b處之一寬度W'可不 同。
鑑於施用於其上之蝕刻溶液2是否可被輸送至溝槽底部15b，溝槽15之尺寸可為影響濕式蝕刻之結果之因素之一者。在一些實施例中，當寬度W小於20nm時，溝槽底部15b處之蝕刻速率可能顯著減小，其可能源於蝕刻溶液無法被輸送至溝槽底部15b。在一些其他實施例中，在溝槽15之一縱橫比(即，溝槽15之一高度H除以溝槽15之一平均寬度(W+W')/2)大於2時可引發類似問題。圖1B中圖解說明此現象，其中圖式之x軸表示溝槽寬度，且y軸表示蝕刻速率。
亦可在沿一橫向方向蝕刻之一操作中觀察到類似問題。參考圖2A至圖2C，圖2A至圖2B係根據本揭露之一些比較實施例之製造操作之中間階段期間之一半導體結構之剖面，且圖2C係展示根據本揭露之一些比較實施例之一蝕刻操作下之膜之一膜厚度與一蝕刻速率之間之一關係的一圖式。舉例而言，在基板1與一多晶矽層32之間形成氧化物膜31。在一些實施例中，在一給定選擇性濕式蝕刻操作中，氧化物膜31上之一蝕刻速率大於多晶矽層32上之一蝕刻速率。在一些實施例中，氧化物膜31可包含二氧化矽(SiO2)。蝕刻氧化物膜31之一部分且藉此形成具有一開口33'之一溝槽33。然而，若膜31之一厚度t比一臨限值(舉例而言，約20nm)更薄，則與溝槽33之開口33'相對之一遠端33"處之一蝕刻速率實質上降低，從而使氧化物膜31無法在預設條件下移除至一所要程度。蝕刻速率之降低可能源於蝕刻溶液無法被輸送至溝槽33之遠端33"。因此，遠端33"與開口33'之間之一距離D33在此濕式蝕刻操作下可能無法達到一預定值，因此使裝置之效能劣化。
沿一不同方向形成之一溝槽(諸如蝕刻圖2A至圖2B中之膜 33上之一橫向溝槽)可能面臨與圖1中提及類似之問題。出於簡潔之目的，下文中開口33可被稱為溝槽15之溝槽頂部15t，而遠端33可被稱為溝槽15之溝槽底部15b。圖2C中圖解說明此現象，其中圖式之x軸表示膜厚度，且y軸表示蝕刻速率。當膜厚度小於一臨界值K時，在相同蝕刻劑及蝕刻條件下蝕刻速率開始降低。
為改良一濕式蝕刻操作之效能，本揭露中發現導致蝕刻溶液2無法被輸送至溝槽底部15b之精確定位因素。參考圖3A及圖3B，圖3A係展示根據本揭露之一些實施例之一第一表面上之一液體材料之潤濕行為之一Cassie-Baxter模型的一示意圖，且圖3B係展示根據本揭露之一些實施例之一第二表面上之一液體材料之潤濕行為之一Wenzel模型的一示意圖。可藉由Cassie-Baxter模型(圖3A中展示)及Wenzel模型(圖3B中展示)描述一粗糙化表面上之液體材料之潤濕行為方面之可潤濕性，其中在Cassie-Baxter狀態中，一液體材料2a與一粗糙化表面40a之間之一接觸角θa係一鈍角，且在Wenzel狀態中，一液體材料2b與一粗糙化表面40b之間之一接觸角θb係一銳角。Cassie-Baxter狀態中之一液體-表面相互作用弱於一液體-液體相互作用，而Wenzel狀態中之一液體-表面相互作用強於一液體-液體相互作用。可觀察到，粗糙化表面40a上之液體材料2a之可潤濕性低於粗糙化表面40b上之液體材料2b之可潤濕性，其中鑑於透過一奈米級溝槽或一奈米級粗糙化表面輸送液體材料2a，Cassie-Baxter狀態中之液體材料2a之較高表面張力可產生一能障。同時在Wenzel狀態中一奈米級溝槽或一奈米級粗糙化表面可由液體材料2b潤濕。處於Cassie-Baxter狀態或Wenzel狀態之一液體材料及一粗糙化表面可由液體材料與表面之間之表面張力以及表面處之粗糙程度決定。
一個假設係一表面上之一液體材料之潤濕行為可為造成圖1A及圖1B中解決之問題之一主要因素，即，蝕刻溶液無法被輸送至溝槽15之溝槽底部15b可能歸因於蝕刻溶液2與其之一接觸表面之間之低可潤濕性(即，在Cassie-Baxter狀態中)。本文中藉由實驗結果檢查潤濕行為之因素以驗證可潤濕性是否係根本原因之一者。
參考圖3C及圖3D，圖3C係圖解說明根據本揭露之一些比較實施例之一溝槽之一縱橫比與其上之水之一臨界接觸角之間之一關係的一查找表，圖3D係圖解說明根據本揭露之一些比較實施例之水與具有不同材料之各個表面之間之一接觸角的一查找表。一臨界接觸角指示液體材料與其之一接觸表面之間之一最低接觸角，其允許將液體材料輸送至一溝槽或一奈米級粗糙化表面中，其亦可被視為Cassie-Baxter狀態與Wenzel狀態之間之一臨界狀態。圖3C之表中呈現具有不同縱橫比之溝槽上之水之各臨界接觸角。可觀察到，在相同液體材料及表面材料之條件下，在表面上之溝槽之一縱橫比增大時該液體材料之臨界接觸角減小。換言之，與低縱橫比對應體相比，液體材料更易於被輸送至具有高縱橫比之溝槽中。在先進半導體製造操作中，奈米級溝槽往往具有高縱橫比。
圖3D證明水與在半導體製造中(明確言之在製造溝槽、鰭狀物、奈米柱、側壁間隔件、蝕刻停止層或間隔層中)利用之各種材料(例如，矽、氧化矽、碳化矽、氮化鈦及氮化矽等)之表面之間之接觸角通常低於90度。此外，蝕刻溶液2包含具有低於一相同表面上之水表面張力的一表面張力、因此一較低臨界接觸角的有機溶劑。自圖3C及圖3D得出一結論，若潤濕行為係造成問題之一主要因素，則蝕刻溶液2可容易輸送至具有等於或大於15之縱橫比之一溝槽之一溝槽底部。藉此，可合理地排除 蝕刻溶液2無法被輸送至奈米級溝槽15之溝槽底部15b之問題源於液體潤濕性質。
參考圖4A及圖4B，圖4A係展示根據本揭露之一些實施例之一第一溝槽15'中之離子之分佈及其電位分佈的一示意圖，且圖4B係展示根據本揭露之一些實施例之一第二溝槽15"中之離子之分佈及其電位分佈的一示意圖。一溝槽之一側壁上之表面電荷可為造成蝕刻溶液2無法被輸送至溝槽底部之問題的另一可能因素。另一假設係一溝槽之一側壁處之表面電荷可引發阻礙蝕刻溶液2朝向溝槽底部輸送之排斥力。如圖4A及圖4B中圖解說明，負電荷接近溝槽底部累積於溝槽之側壁處，藉此吸引蝕刻溶液中之正電荷中心朝向側壁。在一些實施例中，蝕刻溶液中之吸引電荷中心在溝槽中形成一電雙層(EDL)。EDL係由表面電荷引發之一局部雙極電荷，其中德拜長度係用於量化EDL之電場效應持續之距離之值之一者。應注意，溝槽側壁處之表面電荷可為正的或負的。
如圖4A中展示，由於第一溝槽15'之一EDL 15e'分離達一足夠距離，故EDL 15e'之間之一中心部分可能實質上不受表面電荷之影響，如圖4A中之電位分佈中展示。電位在到達溝槽之中心部分之前從側壁降低至零。因此，蝕刻溶液2可能夠在不受電位干擾之情況下透過無EDL通道輸送至第一溝槽15'之一底部。允許蝕刻溶液2滲透通過之無EDL通道之一寬度Wc可與溝槽15'之一寬度W15'正相關且與EDL 15e'之德拜長度負相關。
如圖4B中展示，由於第一溝槽15'之一EDL 15e"未分離達一足夠距離，故在EDL 15e"之兩側重疊之一些實施例中，第二溝槽15"之一中心部分可能受表面電荷影響，如圖4B中之電位分佈中展示。電位從 側壁朝向溝槽之中心部分降低但在相對側壁之間保持於正值。蝕刻溶液2可能無法被轉移至第二溝槽15"之一底部，此係因為幾乎不存在無EDL通道。在一些實施例中，第一溝槽15'之寬度W15'寬於20nm，且第二溝槽15"之一寬度W15"窄於20nm。在一些其他實施例中，第一溝槽15'之一縱橫比小於2，且第二溝槽15"之一縱橫比大於2。
執行模擬及實驗以檢查蝕刻溶液2無法被輸送至一溝槽之一溝槽底部之問題源於表面電荷之假設。參考圖5A、圖5B及圖5C，圖5A係展示根據本揭露之一些實施例之第一溝槽15'中之一質子濃度分佈之一模擬結果的一等質子濃度圖式，且圖5B係展示根據本揭露之一些實施例之第二溝槽15"中之一質子濃度分佈之一模擬結果的一等質子濃度，圖5C係展示根據本揭露之一些實施例之第三溝槽15'''中之一質子濃度分佈之一模擬結果的一等質子濃度圖式。可使用一分析模擬系統(諸如COMSOL Multiphysics®)或其他適合系統(諸如多物理場模擬器或有限元系統)來模擬施用於具有一電雙層(EDL)之一溝槽上方之一液體材料之電氣行為。舉例而言，液體材料可表示為質子，此係因為圖5A中圖解說明第一溝槽15'中之一質子濃度分佈，圖5B中圖解說明第二溝槽15"中之一質子濃度分佈，且圖5C中圖解說明第三溝槽15'''中之一質子濃度分佈。舉例而言，第一溝槽15'之一寬度係約20nm，第二溝槽15"之一寬度係約5nm，且第三溝槽15'''之一寬度係約54nm。藉由等質子濃度線或等-[H+]線呈現質子濃度分佈，其中一第一區15p表示一質子濃度分佈大於1,500莫耳/m3之一區，一第二區15q表示一質子濃度分佈在自約1,000莫耳/m3至約1,500莫耳/m3之一範圍中之一區，一第三區15r表示一質子濃度分佈在自約700莫耳/m3至約1,000莫耳/m3之一範圍中之一區，且一第四區15s表示一質子濃度 分佈小於700莫耳/m3之一區。
應注意，亦可藉由電子、氫氧化物、陽離子、陰離子、或其他適合離子表示液體材料，其中可獲得類似結果。在圖5A、圖5B及圖5C中，吾等可推斷，相較於較窄溝槽寬度對應體，在較寬溝槽寬度之情況下，第一區15p(即，一質子濃度分佈大於1,500莫耳/m3)更接近溝槽底部。亦觀察到，在溝槽寬度窄於20nm之情況下，歸因於質子、或在此情況中蝕刻溶液之不可接近性，接近溝槽底部之濕式蝕刻速率實質上降低。
參考圖6，圖6係展示根據本揭露之一些實施例之溝槽寬度與基於模擬結果之一溝槽中之一質子濃度分佈之間之一關係的一圖式。執行具有各種寬度之溝槽之上述模擬結果，此係因為圖6中展示自一溝槽底部至一溝槽頂部之各溝槽之質子濃度分佈。具有4nm、10nm、12nm、20nm、54nm之寬度之溝槽之一例示性模擬結果併入圖6之圖式中。一質子濃度自溝槽頂部至溝槽底部減小。而相比之下，一較寬溝槽(例如，54nm)之溝槽底部處之一質子濃度大於一較窄溝槽(例如，4nm)之溝槽底部處之一質子濃度。圖6展示相較於在一較寬溝槽中，蝕刻溶液之向下輸送在一較窄溝槽中更易於被EDL阻礙。
參考圖6及圖7，圖7係展示根據本揭露之一些實施例之溝槽寬度與基於模擬結果之一溝槽底部處之一質子濃度之間之一關係的一圖式。獲得基於模擬結果之溝槽之各種寬度之溝槽底部處之質子濃度，其為圖6中展示之各資料線之x截距。因此，可藉由將一溝槽底部處之一質子濃度與其溝槽寬度配對而將溝槽之各寬度之溝槽底部處之質子濃度併入至一圖式中，如圖7中展示。溝槽寬度與一溝槽底部處之一質子濃度之間之一關係可藉由適合方法擬合，其中相較於較寬溝槽對應體，一較窄溝槽在一 溝槽底部處具有一較低質子濃度。由於質子濃度係蝕刻溶液之濃度之一指示，故溝槽底部處之較低濃度與以下事實相關：當溝槽歸因於EDL之干擾而足夠窄時，蝕刻溶液無法被輸送至溝槽底部。
參考圖7及圖8，圖8係展示溝槽寬度與蝕刻比之間之一關係之一圖式。執行一濕式蝕刻控制實驗以與先前在圖7中論述之所獲得模擬結果進行比較。類似於圖1A之實例，濕式蝕刻控制實驗需要一濕式蝕刻操作以形成一溝槽，其中選擇具有相同高度與不同寬度之各種溝槽作為比較參考。本文中，相對於源自具有大於50nm之一寬度之一塊體溝槽之一正規化值(即，約99%)量測一蝕刻比。此蝕刻比可為濕式蝕刻溶液是否可被輸送至溝槽底部之一指示符。濕式蝕刻操作下之各溝槽之上述蝕刻速率與其溝槽之寬度之一關係併入為圖8中展示之圖式。可觀察到，濕式蝕刻控制實驗之結果與圖7中呈現之模擬結果高度相關。因此，可藉由圖7中呈現之模擬結果與圖8中呈現之實驗結果之比較支援蝕刻溶液無法被輸送至一溝槽之一溝槽底部源於表面電荷之假設。
如先前在圖4A及圖4B中所論述，德拜長度係用於量化EDL之電場效應持續之距離之值之一者。一單價電解質之德拜長度可表示為κ-1，且藉由德拜長度公式表達，κ-1=[(εr *ε0 *k B *T)/(2*N A *I*e2)]^0.5 ，其中I係電解質之離子強度，ε0係真空電容率，εr係相對電容率或介電常數，kB係波爾茲曼常數，T係絕對溫度(K)，NA係亞佛加德羅常數，且e係元電荷。
為降低表面電荷之靜電效應，或換言之，減小EDL之德拜長度，可根據德拜長度公式調整蝕刻溶液(諸如圖1A中展示之蝕刻溶液2) 之一材料。
在一些實施例中，可藉由增大蝕刻溶液之電解質(I)之離子強度而減小德拜長度，其中可藉由添加一離子強度增強劑而製備蝕刻溶液。在一些實施例中，離子強度增強劑可包含陽離子(諸如Li+、Na+、K+、Mg2+、Ca2+、NH4+、N(CH3)+、N(C2H5)4+或類似者)及/或陰離子(諸如F-、Cl-、Br-、I-、SO4 2-、CO3 2-、HCO3 -或類似者)。在一些實施例中，離子強度增強劑可包含氯化銨(NH4Cl)、四甲基氯化銨、碳酸銨、或類似者。在一些實施例中，離子強度增強劑可能不會顯著更改蝕刻溶液之pH值。
在一些實施例中，離子強度增強劑可進一步添加至習知蝕刻溶液中，包含(但不限於)四甲基氫氧化銨(TMAH)、鹽酸(HCl)、氫氧化銨(NH4OH)、銨溶液、或其他適合溶液。在一些實施例中，蝕刻劑可包含與離子強度增強劑相同之陽離子。在一些實施例中，蝕刻劑可包含鹽酸(HCl)、四甲基氫氧化銨、氨、或類似者。
參考圖9，圖9係展示根據本揭露之一些實施例之蝕刻溶液中之一離子強度增強劑之一莫耳濃度與形成於一溝槽中之一EDL之一厚度之間之一關係的一圖式。當離子強度增強劑在蝕刻溶液中具有大於10-3M之一離子強度時，EDL之厚度可實質上減小，藉此允許在奈米級溝槽中形成無EDL通道。
再次參考德拜長度公式，介電常數εr與德拜長度正相關，因此可藉由降低溶劑之介電常數而降低德拜長度。在一些實施例中，若添加至其之溶劑之介電常數低於水之介電常數，或進一步低於約30，則可實質上降低蝕刻溶液之介電常數。在一些實施例中，具有較低介電常數之溶 劑可包含異丙醇(IPA，其具有約17.9之一介電常數)、超臨界二氧化碳(scCO2，其具有約1.5之一介電常數)、丙酮(C3H6O，其具有約20.7之一介電常數)、乙酸(C2H4O2，其具有約6.15之一介電常數)、乙酸乙酯(C4H8O2，其具有約6.02之一介電常數)、或類似者。在一些實施例中，乙酸可用於酸性配方。在一些實施例中，丙酮及異丙醇可用於酸性、鹼性及中性配方。在一些實施例中，乙酸乙酯可用於酸性或中性配方。
亦參考德拜長度公式，蝕刻溶液之絕對溫度與德拜長度相關。然而，應注意，蝕刻溶液之介電常數與溫度負相關，其中在蝕刻溶液之絕對溫度升高一給定比率時，蝕刻溶液之介電常數降低超過此給定比率。換言之，在蝕刻溶液之溫度升高時，德拜長度公式中之介電常數εr與溫度T之乘積可減小。因此，為減小德拜長度，在將蝕刻溶液施用於一半導體奈米級溝槽之前將蝕刻溶液之溫度加熱至至少30℃(303K)之一預定溫度以便達到一所要德拜長度。
參考圖10A，圖10A展示表示根據本揭露之一些實施例之在一半導體結構中移除具有小於20nm之一線寬之一條帶之方法的一流程圖。在一半導體結構中移除具有小於20nm之一線寬之一條帶之方法1000可包含形成一條帶(操作1001)，形成圍繞條帶之一側壁之一側壁間隔件(操作1002)，及將一蝕刻溶液施用至條帶，藉此獲得一條帶溝槽(操作1003)。
參考圖10B及圖10C，圖10B及圖10C係根據本揭露之一些實施例之製造操作之中間階段期間之一半導體結構的剖面。在一基板1上形成具有一平均線寬W"之一條帶12，其中平均線寬W"可小於20nm。在一些實施例中，條帶之一高寬比可大於2。可視情況在條帶12與基板1之 間形成一襯層11。在一些實施例中，條帶12可包含矽磊晶或多晶矽。在一些實施例中，用於形成一犧牲閘極或一虛設閘極之其他適合材料亦在條帶形成之範疇內。形成條帶12可能需要諸如形成一矽磊晶層或一多晶矽層且圖案化此層以形成複數個條帶之操作。隨後形成一側壁間隔件13以圍繞條帶12之一側壁，且視情況形成一介電質層14以圍繞側壁間隔件13。
參考圖10C，圖10C係根據本揭露之一些實施例之製造操作之中間階段期間之一半導體結構的一剖面。執行一濕式蝕刻操作。在濕式蝕刻操作中利用上述蝕刻溶液，其可包含一蝕刻劑、在蝕刻溶液中具有大於10-3M(莫耳/m3)之一離子強度增強劑之一離子強度、及/或具有低於水之一介電常數之一溶劑。在一些實施例中，蝕刻溶液2可在施用於半導體結構之前進一步加熱至一預定溫度。如先前論述，調整蝕刻溶液2之溫度藉由降低蝕刻溶液2之介電常數與溫度之乘積而有效地減小EDL之德拜長度。蝕刻溶液2隨後施用於半導體結構上以移除條帶12。
在一些實施例中，蝕刻溶液2可包含作為蝕刻劑之氨溶液(NH4OH，0.1%至29%濃度)及作為離子強度增強劑之具有自約10-3M至約10M之一範圍中之一莫耳濃度之氯化銨(NH4Cl)。可將蝕刻溶液加熱至至少30℃。
在一些實施例中，蝕刻溶液2可包含作為蝕刻劑之50%至90%重量百分比之四甲基氫氧化銨(例如，自2.38% TMAH稀釋)及作為溶劑之10%至50%重量百分比之異丙醇(IPA)以降低介電常數。可將蝕刻溶液加熱至至少30℃。
在一些實施例中，蝕刻溶液2可為上文描述之任何蝕刻劑、離子強度增強劑及溶劑之一混合物。
參考圖10D，圖10D係根據本揭露之一些實施例之製造操作之中間階段期間之一半導體結構的一剖面。在將蝕刻溶液2施用於條帶頂部15t之後，蝕刻溶液2可進一步被輸送至條帶溝槽15之溝槽底部15b，且側壁間隔件13之間之一條帶溝槽15藉此形成為具有接近條帶寬度W"之一平均溝槽寬度。條帶溝槽15之一寬度可小於20nm，或條帶溝槽15之一縱橫比可大於2。
本揭露提供一種半導體結構蝕刻溶液、將一蝕刻劑輸送至具有小於20nm之一開口之一半導體溝槽之一底部之方法、及在一半導體結構中移除具有小於20nm之一線寬之一條帶之方法。為將一蝕刻劑輸送至具有小於20nm之一開口之一半導體溝槽之一底部且緩解由EDL引起之離子輸送通道之變窄，本揭露提供蝕刻溶液，在蝕刻溶液中具有大於10-3M之離子強度之離子強度增強劑，其含有陽離子及陰離子，諸如Li+、Na+、K+、Mg2+、Ca2+、NH4+、N(CH3)+、N(C2H5)4+、F-、Cl-、Br-、I-、SO4 2-、CO3 2-、HCO3 -、氯化銨(NH4Cl)、四甲基氯化銨(N(CH3)4Cl)、碳酸銨((NH4)2CO3)。蝕刻溶液亦可包含適合蝕刻劑(諸如鹽酸(HCl)、四甲基氫氧化銨(TMAH)、氨(NH4OH))及適合溶劑(諸如乙酸、丙酮、異丙醇(IPA)、乙酸乙酯、超臨界二氧化碳(scCO2)、及類似者)。在一些實施例中，蝕刻溶液可進一步加熱至至少30℃。
蝕刻溶液可用於各種蝕刻操作中，諸如條帶移除、犧牲閘極移除、金屬閘極移除、膜蝕刻、橫向蝕刻、溝槽製造、FinFET製造、DRAM製造、選擇性移除操作、奈米線製造、奈米薄片製造、或類似者。
前述內容略述數項實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本 揭露作為用於設計或修改其他操作及結構之一基礎以實行相同目的及/或達成本文中介紹之實施例之相同優點。熟習此項技術者亦應瞭解，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。
此外，本申請案之範疇不意欲限於說明書中描述之製程、機器、製造、物質組合物、構件、方法及步驟之特定實施例。一般技術人員將容易從本揭露瞭解，可根據本揭露利用當前存在或後來開發之執行與本文中描述之對應實施例實質上相同之功能或達成實質上相同結果的製程、機器、製造、物質組合物、構件、方法或步驟。因此，隨附發明申請專利範圍意欲在其等範疇內包含此等製程、機器、製造、物質組合物、構件、方法或步驟。
本揭露之一些實施例提供一種半導體結構蝕刻溶液，其包含一蝕刻劑、在該半導體結構蝕刻溶液中具有大於10-3M之一離子強度之一離子強度增強劑、及具有低於水之一介電常數的一介電常數之一溶劑。
本揭露之一些實施例提供一種將一蝕刻劑輸送至具有小於20nm之一開口之一半導體溝槽之一底部之方法，該方法包含將一離子強度增強劑與蝕刻劑施用至半導體溝槽。
本揭露之一些實施例提供一種在一半導體結構中移除具有小於20nm之一線寬之一條帶之方法，該方法：包含形成一條帶；形成圍繞該條帶之一側壁之一側壁間隔件；及將一蝕刻溶液施用至該條帶，藉此獲得一條帶溝槽，其中該蝕刻溶液包含在該蝕刻溶液中具有大於10-3M之一離子強度之一離子強度增強劑、一溶劑、及一蝕刻劑。
1:基板
2:蝕刻溶液
11:襯層
13:側壁間隔件
14:介電質層
15:溝槽
15b:溝槽底部
15t:溝槽頂部
W":平均線寬

Claims (10)

  1. 一種在一半導體結構中移除具有小於20nm之一線寬之一條帶的方法，該方法包括：形成一條帶，該條帶含有矽；形成圍繞該條帶之一側壁之一側壁間隔件；及將一蝕刻溶液施用至該條帶，藉此獲得一條帶溝槽，並使該側壁間隔件的一側壁自該條帶暴露，其中該蝕刻溶液包括：一蝕刻劑；一離子強度增強劑，其在該半導體結構蝕刻溶液中具有大於10-3M之一離子強度，其中該離子強度增強劑包括Li+、Na+、K+、Mg2+、Ca2+、N(CH3)+、N(C2H5)4+；及一溶劑，其具有低於水之一介電常數的一介電常數。
  2. 如請求項1之方法，其中該蝕刻劑包括HCl、四甲基氫氧化銨、或氨。
  3. 如請求項1之方法，其中該離子強度增強劑及該蝕刻劑包括相同陽離子。
  4. 如請求項1之方法，其中該溶劑包括異丙醇、丙酮、乙酸、乙酸乙酯、或超臨界二氧化碳。
  5. 如請求項1之方法，其中該離子強度增強劑包括F-、Cl-、Br-、I-、SO4 2-、CO3 2-、HCO3 -。
  6. 如請求項1之方法，其中該離子強度增強劑包括四甲基氯化銨。
  7. 如請求項1之方法，其中該溶劑之該介電常數低於30。
  8. 一種將一蝕刻劑輸送至具有小於20nm之一開口之一半導體溝槽之一底部的方法，該方法包括：將一離子強度增強劑與該蝕刻劑施用至該半導體溝槽，該離子強度增強劑在該蝕刻劑中具有大於10-3M之一離子強度，其中該離子強度增強劑包括Li+、Na+、K+、Mg2+、Ca2+、N(CH3)+、N(C2H5)4+。
  9. 如請求項8之方法，其中該離子強度增強劑為鹼性。
  10. 一種在一半導體結構中移除具有小於20nm之一線寬之一條帶的方法，該方法包括：形成一條帶，該條帶含有矽；形成圍繞該條帶之一側壁之一側壁間隔件；及將一蝕刻溶液施用至該條帶，藉此獲得一條帶溝槽，並使該側壁間隔件的一側壁自該條帶暴露，其中該蝕刻溶液包括： 一離子強度增強劑，其在該蝕刻溶液中具有大於10-3M之一離子強度；一溶劑，其中該溶劑包括異丙醇、丙酮、乙酸、乙酸乙酯、或超臨界二氧化碳；及一蝕刻劑。
TW108132642A 2018-10-25 2019-09-10 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法 TWI782230B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862750522P 2018-10-25 2018-10-25
US62/750,522 2018-10-25
US16/372,096 US11037792B2 (en) 2018-10-25 2019-04-01 Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
US16/372,096 2019-04-01

Publications (2)

Publication Number Publication Date
TW202017033A TW202017033A (zh) 2020-05-01
TWI782230B true TWI782230B (zh) 2022-11-01

Family

ID=70327560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132642A TWI782230B (zh) 2018-10-25 2019-09-10 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法

Country Status (3)

Country Link
US (3) US11037792B2 (zh)
CN (1) CN111106002B (zh)
TW (1) TWI782230B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281493A1 (en) * 2006-06-02 2007-12-06 Janos Fucsko Methods of shaping vertical single crystal silicon walls and resulting structures
US20130203263A1 (en) * 2010-08-31 2013-08-08 Mitsubishi Gas Chemical Company, Inc. Silicon etchant and method for producing transistor by using same
US20130244443A1 (en) * 2012-03-16 2013-09-19 Fujifilm Corporation Method of producing a semiconductor substrate product and etching liquid
CN108122752A (zh) * 2016-11-29 2018-06-05 三星电子株式会社 蚀刻组合物和通过使用其制造半导体器件的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753818A (en) * 1972-01-26 1973-08-21 Conversion Chem Corp Ammoniacal etching solution and method utilizing same
DE3324450A1 (de) * 1983-07-07 1985-01-17 ELO-CHEM Ätztechnik GmbH, 7758 Meersburg Ammoniumsulfathaltige aetzloesung sowie verfahren zur regeneration der aetzloesung
EP0393270A1 (en) * 1989-04-21 1990-10-24 Ming-Hsing Lee Process for etching copper with ammoniacal etchant solution and reconditioning the used etchant solution
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
US5376236A (en) * 1993-10-29 1994-12-27 At&T Corp. Process for etching titanium at a controllable rate
US6737225B2 (en) * 2001-12-28 2004-05-18 Texas Instruments Incorporated Method of undercutting micro-mechanical device with super-critical carbon dioxide
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
EP1764830B1 (en) * 2005-09-16 2012-01-25 Imec A method to create narrow trenches in dielectric materials
KR100750191B1 (ko) * 2005-12-22 2007-08-17 삼성전자주식회사 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
GB2472365B (en) * 2008-05-09 2012-04-04 Mitsubishi Gas Chemical Co Silicon etching liquid and etching method
JP2010226089A (ja) * 2009-01-14 2010-10-07 Rohm & Haas Electronic Materials Llc 半導体ウェハをクリーニングする方法
US20120295447A1 (en) * 2010-11-24 2012-11-22 Air Products And Chemicals, Inc. Compositions and Methods for Texturing of Silicon Wafers
US9368647B2 (en) * 2011-10-18 2016-06-14 Samsung Electronics Co., Ltd. Compositions for etching
US8859437B2 (en) * 2012-12-31 2014-10-14 The Penn State Research Foundation Solution for etching a thin film transistor and method of manufacturing the same
US9564353B2 (en) * 2013-02-08 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with reduced parasitic capacitance and methods of forming the same
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
EP3311415A4 (en) * 2015-06-16 2019-01-16 Intel Corporation TRANSISTOR WITH A LUBLIC LAYER
US10179878B2 (en) * 2016-12-15 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch chemistry for selective silicon etch
US10020198B1 (en) * 2016-12-15 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having low-k spacer and method of manufacturing the same
KR102532672B1 (ko) * 2017-02-08 2023-05-12 가부시끼가이샤 레조낙 연마액 및 연마 방법
US20190103282A1 (en) * 2017-09-29 2019-04-04 Versum Materials Us, Llc Etching Solution for Simultaneously Removing Silicon and Silicon-Germanium Alloy From a Silicon-Germanium/Silicon Stack During Manufacture of a Semiconductor Device
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
US11133186B2 (en) * 2018-09-14 2021-09-28 Disco Corporation Processing method of workpiece

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281493A1 (en) * 2006-06-02 2007-12-06 Janos Fucsko Methods of shaping vertical single crystal silicon walls and resulting structures
US20130203263A1 (en) * 2010-08-31 2013-08-08 Mitsubishi Gas Chemical Company, Inc. Silicon etchant and method for producing transistor by using same
US20130244443A1 (en) * 2012-03-16 2013-09-19 Fujifilm Corporation Method of producing a semiconductor substrate product and etching liquid
CN108122752A (zh) * 2016-11-29 2018-06-05 三星电子株式会社 蚀刻组合物和通过使用其制造半导体器件的方法

Also Published As

Publication number Publication date
CN111106002A (zh) 2020-05-05
CN111106002B (zh) 2024-02-23
US20210305054A1 (en) 2021-09-30
US20230369058A1 (en) 2023-11-16
US11037792B2 (en) 2021-06-15
TW202017033A (zh) 2020-05-01
US11764067B2 (en) 2023-09-19
US20200135479A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US9536987B2 (en) Line-end cutting method for fin structures of FinFETs formed by double patterning technology
JP2005183976A (ja) シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法
CN105448841A (zh) 半导体结构的形成方法
CN100521106C (zh) 半导体器件中凹陷通道的制造方法
CN104124168A (zh) 半导体结构的形成方法
CN104733307A (zh) 半导体器件的形成方法
CN104241204B (zh) 3d nand闪存的形成方法
CN104347517A (zh) 半导体结构的形成方法
CN105374680B (zh) 半导体结构的形成方法
US9966312B2 (en) Method for etching a silicon-containing substrate
CN106206453B (zh) 存储器的形成方法
CN104425264B (zh) 半导体结构的形成方法
TWI782230B (zh) 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法
CN104701145B (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
US20150287782A1 (en) Integrated circuits and methods of fabrication thereof
US11011601B2 (en) Narrow gap device with parallel releasing structure
CN107706107B (zh) 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
KR20080013542A (ko) 플래쉬 메모리 소자의 제조방법
CN103928313A (zh) 一种小尺寸图形的制作方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN104425217A (zh) 图形化方法
US20100308440A1 (en) Semiconductor structures and methods for stabilizing silicon-comprising structures on a silicon oxide layer of a semiconductor substrate
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法