CN108122752A - 蚀刻组合物和通过使用其制造半导体器件的方法 - Google Patents

蚀刻组合物和通过使用其制造半导体器件的方法 Download PDF

Info

Publication number
CN108122752A
CN108122752A CN201711203216.8A CN201711203216A CN108122752A CN 108122752 A CN108122752 A CN 108122752A CN 201711203216 A CN201711203216 A CN 201711203216A CN 108122752 A CN108122752 A CN 108122752A
Authority
CN
China
Prior art keywords
acid
film
weight
etch combination
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711203216.8A
Other languages
English (en)
Other versions
CN108122752B (zh
Inventor
李孝善
金澔永
裵相元
金珉久
林廷训
崔容在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Soulbrain Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108122752A publication Critical patent/CN108122752A/zh
Application granted granted Critical
Publication of CN108122752B publication Critical patent/CN108122752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5353—Wet etching, e.g. with etchants dissolved in organic solvents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/10—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a boron compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structural Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

公开蚀刻组合物和使用其制造半导体器件的方法。所述蚀刻组合物从包括氮化钛(TiN)膜和氮化钽(TaN)膜的堆叠的导电膜结构选择性地除去氮化钛膜。配置用于蚀刻氮化钛(TiN)的所述蚀刻组合物包括相对于所述蚀刻组合物的总重量的5重量％‑30重量％的过氧化氢、15重量％‑50重量％的酸化合物、和0.001重量％‑5重量％的腐蚀抑制剂，其中所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。

Description

蚀刻组合物和通过使用其制造半导体器件的方法
对相关申请的交叉引用
本申请要求2016年11月29日在韩国知识产权局提交的韩国专利申请No.10-2016-0160023的优先权以及由其产生的所有权益，将其内容全部引入本文作为参考。
技术领域
本公开内容的一些实例实施方式涉及蚀刻组合物和通过使用其制造半导体器件的方法，且更具体地，涉及用于选择性地除去导电膜上的氮化钛(TiN)的蚀刻组合物、和通过使用其制造半导体器件的方法。
背景技术
近来在信息媒介的分布方面的急剧增加已经导致半导体器件的功能性的显著进步。为了保证更高的竞争力，要求新的半导体产品通过更高的集成而满足对更低成本和更高品质的需求。半导体按比例缩小不断实现更高的集成。
为了实现半导体器件的按比例缩小，使用高k绝缘膜。此外，为了减少或防止费米能级钉扎，在高-k绝缘膜上使用具有合适功函的金属材料作为栅电极。包括金属材料的栅电极可包括基于钛的材料(例如钛(Ti)和氮化钛(TiN))或者基于钽的材料(例如钽(Ta)和氮化钽(TaN))。
在NMOS晶体管与PMOS晶体管之间，金属栅电极的最佳或者合意的功函变化。因此，当对于NMOS和PMOS晶体管的金属栅电极使用相同的材料时，NMOS和PMOS晶体管之一的栅电极可不呈现期望的功函。NMOS晶体管的栅电极可使用与PMOS晶体管的栅电极不同的材料和/或不同的膜结构。为了实现彼此不同的功函，在栅电极中可使用氮化钛和氮化钽。
发明内容
本公开内容的一些实例实施方式提供用于从包括氮化钛(TiN)膜和氮化钽(TaN)膜的堆叠的导电膜结构选择性地除去氮化钛膜的蚀刻组合物。
本公开内容的其它实例实施方式提供使用用于从包括氮化钛膜和氮化钽膜的堆叠的导电膜结构选择性地除去氮化钛膜的蚀刻组合物制造半导体器件的方法。
本公开内容不限于以上阐述的实例实施方式并且对于本领域技术人员而言，由以下描述，将清楚地理解除了以上阐述的那些之外的实例实施方式。
根据本发明构思的一种实例实施方式，配置用于蚀刻氮化钛(TiN)的蚀刻组合物包括相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢、15重量％-50重量％的酸化合物、和0.001重量％-5重量％的腐蚀抑制剂，其中所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
根据本发明构思的另一实例实施方式，配置用于蚀刻氮化钛(TiN)的蚀刻组合物包括过氧化氢、酸化合物、和腐蚀抑制剂，其中所述酸化合物的重量相对于过氧化氢的重量的比率为1-7，和所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
根据本发明构思的又一实例实施方式，用于制造半导体器件的方法包括：形成包括第一沟槽和第二沟槽的层间绝缘膜；沿着第一沟槽的侧壁和底部表面形成第一TaN膜，和沿着第二沟槽的侧壁和底部表面形成第二TaN膜；在第一TaN膜上形成第一TiN膜和在第二TaN膜上形成第二TiN膜；在第二TiN膜上形成掩模图案；和通过经由使用所述掩模图案以湿法蚀刻将第一TiN膜除去而使第一TaN膜暴露，其中所述湿法蚀刻使用蚀刻组合物，所述蚀刻组合物包括相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢、15重量％-50重量％的酸化合物、和0.001重量％-5重量％的腐蚀抑制剂，和所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
附图说明
通过参照附图详细地描述本公开内容的实例实施方式，本公开内容的以上和其它特征和优点对于本领域普通技术人员而言将变得更明晰。
图1-14为说明对通过使用根据本公开内容的一些实例实施方式的蚀刻组合物制造半导体器件的方法进行说明的中间制造阶段的图。
图15-25为说明对通过使用根据本公开内容的一些实例实施方式的蚀刻组合物制造半导体器件的方法进行说明的中间制造阶段的图。
具体实施方式
术语“烷基”表示饱和脂族烃基，表示不包括任何烯烃或者炔烃部分。不饱和脂族烃基部分表示包括至少一个烯烃或炔烃部分。“烯烃”部分表示其中至少两个碳原子形成为至少一个碳-碳双键的基团，和“炔烃”部分表示其中至少两个碳原子形成为至少一个碳-碳三键的基团。
脂族烃基(包括烷基、烯基和炔基)可为取代或未取代的。当被取代时，取代基团为单独地且独立地选自如下的一个或多个基团：环烷基；芳基；杂芳基；杂脂环族基团；羟基；烷氧基；芳氧基；巯基；烷基硫；芳基硫；氰基；卤素；烷基羰基；烷基硫代羰基；氨基甲酰基；N-取代的氨基甲酰基；硫代氨基甲酰基；N-取代的硫代氨基甲酰基；C-取代的酰氨基；N-取代的酰氨基；S-取代的磺酰氨基；N-取代的磺酰氨基；C-取代的羧基；O-取代的羧基；异氰酸基；氰硫基；异硫氰酸基；硝基；甲硅烷基；三卤代甲磺酰基；氨基，包括单-取代氨基和二-取代氨基、和其被保护的衍生物。典型的脂族烃基可包括甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基、戊基、己基、乙烯基、丙烯基、丁烯基等，但不限于此。典型的脂环族烃基可包括环丙基、环丁基、环戊基、环己基等，但不限于此。
例如，以下将描述的蚀刻组合物可为用于蚀刻氮化钛的蚀刻溶液。
再例如，以下将描述的蚀刻组合物可为用于从氮化钛膜和氮化钽膜的堆叠膜选择性地除去氮化钛膜的蚀刻溶液。
根据一些实例实施方式的蚀刻组合物可包括过氧化氢(H2O2)、酸化合物、腐蚀抑制剂、和溶剂。
使用所述蚀刻组合物从氮化钛膜和氮化钽膜的堆叠膜将氮化钛膜选择性地除去。
所述蚀刻组合物包括过氧化氢。过氧化氢可用作氧化剂。
过氧化氢可将氮化钛膜氧化。即，过氧化氢可使氮化钛膜变成氧化钛膜。
所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢。例如，所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的12重量％-30重量％的过氧化氢。例如，所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的15重量％-25重量％的过氧化氢。
当过氧化氢少于上述范围时，氮化钛膜可未被充分氧化。因此，氮化钛膜的蚀刻速率可降低。
当过氧化氢超过上述范围时，除了氮化钛膜之外，还可在其它膜(例如氮化钽膜)上发生氧化。在实例实施方式中，氮化钛膜相对于氮化钽膜的蚀刻选择性可降低。
所述蚀刻组合物可包括所述酸化合物。所述酸化合物可调节所述蚀刻组合物的pH。
所述酸化合物可包括有机酸或无机酸。所述酸化合物可包括，例如，如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
在根据一些实例实施方式的蚀刻组合物中，所述酸化合物可包括磷酸。例如，所述酸化合物可为磷酸。
在根据一些实例实施方式的蚀刻组合物中，所述酸化合物可不包括基于硫的化合物。如本文中使用的，表述“不包括基于硫的化合物”不一定意味着所述蚀刻组合物不包括硫离子。
当蚀刻组合物包括硫酸和过氧化氢时，可由硫酸与过氧化氢之间的反应形成过一硫酸(H2SO5)。如上所述形成的过一硫酸除了蚀刻氮化钛膜之外还可过度地蚀刻氮化钽膜。即，当在蚀刻组合物中包括硫酸时，可发生除了氮化钛膜之外还过蚀刻氮化钽膜的副反应。
所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的15重量％-50重量％的所述酸化合物。例如，所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的20重量％-40重量％的所述酸化合物。
当所述酸化合物少于上述范围时，氮化钛膜的蚀刻可未充分发生。因此，氮化钛膜的蚀刻速率可降低。
当所述酸化合物超过上述范围时，除了氮化钛膜之外还可显著地蚀刻其它膜(例如氮化钽膜)。在这样的情况下，氮化钛膜相对于氮化钽膜的蚀刻选择性可降低。
所述蚀刻组合物可包括腐蚀抑制剂。所述腐蚀抑制剂可吸附到不同于被蚀刻的膜的膜上，从而防止或者减少不同于被蚀刻的膜的膜被所述蚀刻组合物蚀刻。
例如，所述腐蚀抑制剂可包括如下的至少一种：过硫酸铵、硫酸铵、磷酸二氢铵、磷酸氢二铵、磷酸三铵、氯化铵、乙酸铵、碳酸铵、硝酸铵、碘化铵、1,2,4-三唑、3-氨基三唑、5-氨基四唑、苯并三唑、吡唑、咪唑、抗坏血酸、柠檬酸、琥珀酸、马来酸、丙二酸、巯基乙酸、鞣酸、没食子酸甲酯、没食子酸乙酯、和没食子酸丙酯。
所述腐蚀抑制剂的至少部分可包括具有非共用电子对的氮原子，但不限于此。利用非共用电子对，所述腐蚀抑制剂可吸附到不同于被蚀刻的膜的其它膜上以减少或防止不同于被蚀刻的膜的其它膜被蚀刻。
氢氧化铵可包括非共用电子对，但是所述腐蚀抑制剂不可包括氢氧化铵。氢氧化铵是碱性材料。当蚀刻组合物包括氢氧化铵时，蚀刻组合物的pH可升高。因此，氮化钛膜的蚀刻可未充分地发生。
所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的0.001重量％-5重量％的所述腐蚀抑制剂。
当所述腐蚀抑制剂少于上述范围时，氧化钽膜(其为被氧化的氮化钽膜)或氮化钽膜的表面可得不到保护。
当所述腐蚀抑制剂超过上述范围时，所述腐蚀抑制剂可强烈地吸附到膜的表面上至在后续的清洁过程中其可无法被除去的程度。未被除去的腐蚀抑制剂可影响后续过程。
所述蚀刻组合物可包括余量的溶剂。所述溶剂可为例如去离子水。可将所述溶剂添加至所述蚀刻组合物，使得所述蚀刻组合物可为100重量％。
相对于所述蚀刻组合物的总重量，所述蚀刻组合物可包括15重量％-79重量％的所述溶剂。
在根据一些实例实施方式的蚀刻组合物中，所述蚀刻组合物的pH可小于或等于2。
根据一些实例实施方式，所述蚀刻组合物可进一步包括螯合剂。
所述螯合剂可包括，例如，如下的至少一种：乙二胺四乙酸、亚氨基二乙酸、二亚乙基三胺五乙酸、甘氨酸、丙氨酸、缬氨酸、亮氨酸、异亮氨酸、丝氨酸、苏氨酸、酪氨酸、苯丙氨酸、色氨酸、天冬氨酸、谷氨酸、谷氨酰胺、天冬酰胺、赖氨酸、精氨酸、组氨酸、羟赖氨酸、半胱氨酸、甲硫氨酸、胱氨酸、脯氨酸、氨基磺酸、和羟脯氨酸。
当所述蚀刻组合物包括所述螯合剂时，所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的0.001重量％-5重量％的所述螯合剂。
根据一些实例实施方式，所述蚀刻组合物可进一步包括表面活性剂。
所述表面活性剂可包括，例如，如下的至少一种：烷基磺酸盐、烷基磺酸铵、烷基醚磺酸盐、烷基芳基醚磺酸盐、烷基磷酸酯盐(或烷基磷酸盐)、烷基磷酸酯铵、烷基醚磷酸酯盐(或烷基醚磷酸盐)、烷基芳基醚磷酸酯盐(或烷基芳基醚磷酸盐)、氟烷基磺酰亚胺、氟烷基磺酰亚胺铵、CnH2n+1CH2CH2SO3 -NH4 +、CnH2n+1CH2CH2SO3H、(CnH2n+1CH2CH2O)xPO(ONH4 +)y(OCH2CH2OH)z、CnH2n+1CH2CH2O(OCH2CH2OH)xH、CnH2n+1SO2N(C2H5)(CH2CH2)xH、CnH2n+1CH2CH2OCH2(OH)CH2CH2N(CnH2n+1)2、CnH2n+1CH2CH2OCH2(OCH2CH2)nCH2CH2N(CnH2n+1)2、CnF2n+1CH2CH2SO3 -NH4 +、CnF2n+1CH2CH2SO3H、(CnF2n+1CH2CH2O)xPO(ONH4 +)y(OCH2CH2OH)z、CnF2n+1CH2CH2O(OCH2CH2OH)xH、CnF2n+1SO2N(C2H5)(CH2CH2)xH、CnF2n+1CH2CH2OCH2(OH)CH2CH2N(CnF2n+1)2、和CnF2n+1CH2CH2OCH2(OCH2CH2)nCH2CH2N(CnF2n+1)2。
在上式中，n为1-20的整数，当x、y和z同时出现时，x、y和z为满足x+y+z＝3的实数，和当x单独出现时，x为1-3的整数。
当所述蚀刻组合物包括所述表面活性剂时，所述蚀刻组合物可包括相对于所述蚀刻组合物的总重量的0.001重量％-0.1重量％的所述表面活性剂。
当所述表面活性剂少于0.001重量％时，由于吸附到氮化钽膜的表面上的相对低的表面活性剂含量，其降低氮化钽膜的蚀刻速率的作用可不足。此外，由于难以降低氮化钛膜的表面张力，因此可能不可能有效地提高氮化钛膜的蚀刻速率。
当所述表面活性剂超过0.1重量％时，使用过量的表面活性剂是不经济的，因为所得效果在上述范围内相同。此外，过量的表面活性剂可产生过多的泡沫，导致在所述蚀刻组合物的使用方面的困难。
根据一些实例实施方式，所述蚀刻组合物可进一步包括螯合剂等。
例如，在本公开内容的蚀刻组合物中，所述酸化合物的重量对过氧化氢的重量的比率可为1-7。即，在本公开内容的蚀刻组合物中，所述酸化合物的重量可与过氧化氢的重量基本上相同或者大于过氧化氢的重量，并且所述酸化合物的重量可小于或等于过氧化氢的重量的七倍。
再例如，在本公开内容的蚀刻组合物中，过氧化氢的重量可大于所述酸化合物的重量。
在根据一些实例实施方式的蚀刻组合物中，氮化钛膜相对于氮化钽膜的蚀刻选择性可等于或大于500。例如，氮化钛膜相对于氮化钽膜的蚀刻选择性可等于或大于1,000。例如，氮化钛膜相对于氮化钽膜的蚀刻选择性可为1,500-5,000。
在一个实例中，当对于相同的持续时间，氮化钽膜被除去厚度t且氮化钛膜被除去厚度2000t时，氮化钛膜相对于氮化钽膜的蚀刻选择性可为2000。
根据一些实例实施方式的蚀刻组合物可包括含氟化合物或者可不包括其。
例如，当使用本公开内容的蚀刻组合物在其中存在氧化物的环境中除去氮化钛膜时，根据一些实例实施方式的蚀刻组合物可不包括含氟化合物。
再例如，当使用本公开内容的蚀刻组合物在其中不存在氧化物的环境中除去氮化钛膜时，根据一些实例实施方式的蚀刻组合物可包括含氟化合物。
虽然以上描述了氧化物的存在或不存在决定了所述蚀刻组合物是否包括含氟化合物，但是实例实施方式不限于此。
当使用根据一些实例实施方式的蚀刻组合物进行湿法蚀刻时，湿法蚀刻温度可为例如20℃-100℃，但实例实施方式不限于此。
以下将使用实验实施例说明根据一些实例实施方式的蚀刻组合物。然而，以下实验实施例仅是出于说明的目的而提供的，并且本公开内容不限于此。
在以下实验实施例中，所述蚀刻组合物的组成是以重量％表示的用于清楚地表示相对量。因此，通过基于本文中所建议的重量％量适当地调节规模，正常地理解本公开内容的本领域普通技术人员将能够重复和实施所述实验。
下表表示实验实施例中包括的蚀刻组合物的组成、以及使用其的氮化钛膜的蚀刻速率、和氮化钽膜的蚀刻速率。此外，下表表示实验实施例中包括的蚀刻组合物的氮化钛膜相对于氮化钽膜的蚀刻选择性。
实验实施例A到T表示根据一些实例实施方式的蚀刻组合物，且实验实施例U到AB表示对比例。
蚀刻组合物的组成以各组分相对于所述蚀刻组合物的总重量的重量％表示。实验实施例A到T的蚀刻组合物包括过氧化氢、酸化合物、腐蚀抑制剂、和作为余量的溶剂的去离子水(DIW)。
将形成有氮化钛膜和氮化钽膜的基底浸渍在实验实施例A到AB的蚀刻组合物中。将形成有氮化钛膜的基底浸渍在所述蚀刻组合物中30秒，将形成有氮化钽膜的基底浸渍在所述蚀刻组合物中3分钟。
为了获得浸渍在所述蚀刻组合物中的氮化钛膜和氮化钽膜的蚀刻速率，使用椭偏仪(SE-MG-1000)测量膜厚度的变化。利用膜厚度的变化和浸渍时间，测定氮化钛膜和氮化钽膜的蚀刻速率。氮化钛膜和氮化钽膜的蚀刻速率的单位是氮化钛膜相对于氮化钽膜的蚀刻选择性是通过将氮化钛膜的蚀刻速率除以氮化钽膜的蚀刻速率而测定的。
用于评价湿法蚀刻的温度的单位可为℃，所述湿法蚀刻是为了评价使用实验实施例的蚀刻组合物的氮化钛膜和氮化钽膜的蚀刻速率而进行的。
实验实施例A到T中的氮化钽膜的蚀刻速率明显小于因为其呈现出比使用测量仪器(即，椭偏仪)可测量的范围低的蚀刻速率。然而，为了实验实施例A到T中的蚀刻选择性的计算，氮化钽膜的蚀刻速率被给定为
实验实施例的“3-ATZ”表示“3-氨基三唑”，“PG”表示“没食子酸丙酯”，“AN”表示“硝酸铵”，“APS”表示“过硫酸铵”，“TMAH”表示“氢氧化四甲基铵”，且“DIW”表示“去离子水”。
在仅使用过氧化氢或者使用TMAH代替根据一些实例实施方式的酸化合物的实验实施例中，观察到，氮化钽膜被蚀刻并且被损伤。因此，证实，氮化钛膜相对于氮化钽膜的蚀刻选择性也恶化。
在包括根据一些实例实施方式的蚀刻组合物的实验实施例A到T中，观察到，氮化钽膜的蚀刻速率低，并且因此，氮化钽膜的损伤低。因此，证实，氮化钛膜相对于氮化钽膜的蚀刻选择性相对高。
使用根据一些实例实施方式的蚀刻组合物制造半导体器件的方法描述包括多沟道的多沟道晶体管(例如包括沟道区域的鳍型图案的鳍型晶体管(FinFET))、包括纳米线的晶体管、和包括纳米片的晶体管)，但是也可实现平面晶体管。
此外，使用根据一些实例实施方式的蚀刻组合物制造半导体器件的方法描述所述晶体管的制造，但是所述方法也可适用于连接至所述晶体管的后道工序(BEOL)过程中的线的制造。
图1-14为说明对使用根据本公开内容的一些实例实施方式的蚀刻组合物制造半导体器件的方法进行说明的中间制造阶段的图。图4为沿着图3的线A–A和C–C所取的横截面图，且图5为沿着图3的线B–B和D–D所取的横截面图。
参照图1，可在基底100上形成第一鳍型图案110和第二鳍型图案210。第一鳍型图案110可形成于第一区域I中，且第二鳍型图案210可形成于第二区域II中。
基底100可包括第一区域I和第二区域II。第一区域I和第二区域II可为彼此间隔开的区域、或者彼此连接的区域。此外，形成于第一区域I中的晶体管可具有与形成于第二区域II中的晶体管相同或者不同的传导性类型。
基底100可为块状硅或者绝缘体上硅(SOI)。替代地，基底100可为硅基底，或者可包括其它材料例如硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、或者锑化镓，但不限于此。
第一鳍型图案110可在第一方向X1上延伸，且第二鳍型图案210可在第二方向X2上延伸。第一鳍型图案110和第二鳍型图案210可为基底100的一部分，并且可包括从基底100生长的外延层。
第一鳍型图案110和第二鳍型图案210可各自包括例如元素半导体材料例如硅或锗。此外，第一鳍型图案110可包括化合物半导体例如IV-IV族化合物半导体或者III-V族化合物半导体。特别地，以IV-IV族化合物半导体为例，第一鳍型图案110和第二鳍型图案210可为包括碳(C)、硅(Si)、锗(Ge)和锡(Sn)的至少两种或更多种的二元化合物或三元化合物或四元化合物、或者用IV族元素掺杂的这些化合物。以III-V族化合物半导体为例，第一鳍型图案110和第二鳍型图案210可为通过III族元素(其可为铝(Al)、镓(Ga)、和铟(In)的至少一种)和V族元素(其可为磷(P)、砷(As)和锑(Sb)之一)的组合形成的二元化合物、三元化合物或四元化合物之一。
在根据一些实例实施方式的半导体器件中，假定第一鳍型图案110和第二鳍型图案210为包括硅的硅鳍型图案。
可在基底100上形成场绝缘膜105。场绝缘膜105可部分地覆盖第一鳍型图案110以及第二鳍型图案210。例如，场绝缘膜105可部分地覆盖第一鳍型图案110以及第二鳍型图案210的侧壁。第一鳍型图案110的上部表面和第二鳍型图案210的上部表面可向上突出而高于邻近于第一鳍型图案110和第二鳍型图案210的较长侧形成的场绝缘膜105的上部表面。第一鳍型图案110和第二鳍型图案210可通过在基底100上的场绝缘膜105限定。例如，场绝缘膜105可包括如下的至少一种：氧化硅膜、氮化硅膜、或者氧氮化硅膜。
此外，场绝缘膜105可另外包括在第一鳍型图案110与场绝缘膜105之间和在第二鳍型图案210与场绝缘膜105之间形成的至少一个或多个背衬膜。当场绝缘膜105进一步包括所述背衬膜时，所述背衬膜可包括如下的至少一种：多晶硅、非晶硅、氧氮化硅、氮化硅、或者氧化硅。
参照图2，可使用栅硬掩模图案2101进行蚀刻过程，使得形成通过与第一鳍型图案110交叉而在第三方向Y1上延伸的第一伪栅电极120p和通过与第二鳍型图案210交叉而在第四方向Y2上延伸的第二伪栅电极220p。
可在第一鳍型图案110与第一伪栅电极120p之间形成第一伪栅绝缘膜130p，且可在第二鳍型图案210与第二伪栅电极220p之间形成第二伪栅绝缘膜230p。
第一伪栅绝缘膜130p和第二伪栅绝缘膜230p可包括例如如下之一：氧化硅(SiO2)膜、氧氮化硅(SiON)膜、以及其组合。
第一伪栅电极120p和第二伪栅电极220p可包括例如多晶硅(多晶Si)、非晶硅(a-Si)、以及其组合。第一伪栅电极120p和第二伪栅电极220p可未掺杂有杂质，或者可掺杂有类似的杂质。与以上描述不同，一个可被掺杂，且另一个可未被掺杂。替代地，一个可掺杂有n-型材料(例如砷、磷或者其它n-型材料)，且另一个可掺杂有p-型材料(例如硼或者其它p-型材料)。
参照图3-5，可通过将第一伪栅电极120p和第一伪栅绝缘膜130p除去而形成与第一鳍型图案110交叉的第一沟槽140t。此外，通过将第二伪栅电极220p和第二伪栅绝缘膜230p除去，可形成与第二鳍型图案210交叉的第二沟槽240t。在场绝缘膜105上，可形成包括第一沟槽140t和第二沟槽240t的层间绝缘膜180。
更具体地，可分别在第一伪栅电极120p和第二伪栅电极220p的侧壁上形成第一栅间隔体140和第二栅间隔体240。
通过在形成第一栅间隔体140时将第一鳍型图案110的未与第一伪栅电极120p重叠的部分除去，可形成第一凹槽150r。此外，通过在形成第二栅间隔体240时将第二鳍型图案210的未与第二伪栅电极220p重叠的部分除去，可形成第二凹槽250r。
然后可在第一伪栅电极120p的两侧上形成用于填充第一凹槽150r的第一外延图案150。第一外延图案150可包括在使用第一鳍型图案110作为沟道区域的晶体管的源/漏区域中。可在第二伪栅电极220p的两侧上形成用于填充第二凹槽250r的第二外延图案250。第二外延图案250可包括在使用第二鳍型图案210作为沟道区域的晶体管的源/漏区域中。
然后可形成层间绝缘膜180，以覆盖第一外延图案150和第二外延图案250。通过平坦化过程，可将第一伪栅电极120p和第二伪栅电极220p的上部表面暴露。
例如，层间绝缘膜180可包括氧化硅、氮化硅、氧氮化硅、可流动的氧化物(FOX)、Tonen硅氮烷(TOSZ)、未掺杂的硅酸盐玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强正硅酸四乙酯(PETEOS)、氟硅酸盐玻璃(FSG)、碳掺杂的氧化硅(CDO)、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃(OSG)、聚对亚苯基二甲基、基于双-苯并环丁烯(BCB)的聚合物、SiLK、聚酰亚胺、多孔聚合物材料、或其组合，但不限于此。
通过将第一伪栅电极120p和第一伪栅绝缘膜130p除去，和将第二伪栅电极220p和第二伪栅绝缘膜230p除去，可在第一区域I中形成第一沟槽140t和可在第二区域II中形成第二沟槽240t。
以下将基于沿着图3的线A-A和C-C所取的横截面图、以及沿着图3的线B-B和D-D所取的横截面图进行描述。
参照图6和7，可沿着第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面形成第一栅绝缘膜130。此外，可沿着第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面形成第二栅绝缘膜230。
第一栅绝缘膜130可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第一鳍型图案110的轮廓和沿着场绝缘膜105的上部表面形成。第二栅绝缘膜230可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第二鳍型图案210的轮廓和沿着场绝缘膜105的上部表面形成。
第一栅绝缘膜130和第二栅绝缘膜230可分别包括具有比氧化硅膜高的介电常数的高-k介电材料。例如，第一栅绝缘膜130和第二栅绝缘膜230各自可包括如下的一种或多种：氧化铪、氧化硅铪、氧化铝铪、氧化镧、氧化铝镧、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅、和铌酸锌铅。
不同于图6和7中的图示，可另外在第一栅绝缘膜130与第一鳍型图案110之间和在第二栅绝缘膜230与第二鳍型图案210之间形成界面膜。当第一鳍型图案110和第二鳍型图案210为硅鳍型图案时，所述界面膜可包括例如氧化硅。
可在第一栅绝缘膜130上形成第一TaN膜121。第一TaN膜121可沿着第一栅绝缘膜130的轮廓形成。第一TaN膜121可形成于第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第一TaN膜121可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第一鳍型图案110的轮廓和沿着场绝缘膜105的上部表面形成。
可在第二栅绝缘膜230上形成第二TaN膜221。第二TaN膜221可沿着第二栅绝缘膜230的轮廓形成。第二TaN膜221可形成于第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第二TaN膜221可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第二鳍型图案210的轮廓和沿着场绝缘膜105的上部表面形成。
可在第一TaN膜121上形成第一TiN膜122。第一TiN膜122可沿着第一TaN膜121的轮廓形成。第一TiN膜122可形成于第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第一TiN膜122可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第一鳍型图案110的轮廓和沿着场绝缘膜105的上部表面形成。
可在第二TaN膜221上形成第二TiN膜222。第二TiN膜222可沿着第二TaN膜221的轮廓形成。第二TiN膜222可形成于第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第二TiN膜222可沿着在竖直方向上向上突出而高于场绝缘膜105的上部表面的第二鳍型图案210的轮廓和沿着场绝缘膜105的上部表面形成。
参照图8和9，可在第二TiN膜222上形成掩模图案40。
由于掩模图案40可形成于第二区域II上并且不形成于第一区域I上，因此第一TiN膜122可通过掩模图案40暴露。换而言之，掩模图案40可覆盖第二TiN膜222并且可不覆盖第一TiN膜122。
虽然掩模图案40被图示为单层膜，但是这仅是为了便于说明而提供的并且实例实施方式不限于此。
参照图10和11，可使用掩模图案40以湿法蚀刻将第一TiN膜122除去。
湿法蚀刻50可使用根据上述一些实例实施方式的蚀刻组合物进行。
例如，第一TaN膜121可随着第一TiN膜122的除去而被暴露，但不限于此。
换而言之，与图示不同，可通过调节湿法蚀刻的持续时间而将第一TiN膜122的一部分除去。通过以上，第一TiN膜122的剩余部分可留在第一TaN膜121上。
然后，可将第二区域II上的掩模图案40除去。
参照图12和13，可在第一TaN膜121上形成第一上部电极膜123，和可在第二TiN膜222上形成第二上部电极膜223。
第一上部电极膜123可形成于层间绝缘膜180的上部表面上，同时填充第一沟槽140t。第二上部电极膜223可形成于层间绝缘膜180的上部表面上，同时填充第二沟槽240t。
第一上部电极膜123和第二上部电极膜223可分别包括例如如下的至少一种：氮化钛(TiN)、碳化钽(TaC)、氮化硅钛(TiSiN)、氮化硅钽(TaSiN)、氮化钛钽(TaTiN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN)、氮化钨(WN)、钌(Ru)、钛铝(TiAl)、碳氮化铝钛(TiAlC-N)、碳化铝钛(TiAlC)、碳化钛(TiC)、碳氮化钽(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、镍铂(Ni-Pt)、铌(Nb)、氮化铌(NbN)、碳化铌(NbC)、钼(Mo)、氮化钼(MoN)、碳化钼(MoC)、碳化钨(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)、或其组合。
参照图14，可通过除去形成于层间绝缘膜180上的第一栅绝缘膜130、第一TaN膜121、和第一上部电极膜123而在第一沟槽140t内形成第一栅电极120。
可通过除去形成于层间绝缘膜180的上部表面上的第二栅绝缘膜230、第二TaN膜221、第二TiN膜222、和第二上部电极膜223而在第二沟槽240t内形成第二栅电极220。
第一栅电极120可包括第一TaN膜121和第一上部电极膜123，并且第二栅电极220可包括第二TaN膜221、第二TiN膜222、和第二上部电极膜223。
图15-25为说明对使用根据本公开内容的一些实例实施方式的蚀刻组合物制造半导体器件的方法进行说明的中间制造阶段的图。图16为沿着图15的线E-E和G-G所取的横截面图，且图17为沿着图15的线F-F和H-H所取的横截面图。
参照图15-17，可在包括第一区域I和第二区域II的基底100上顺序地形成牺牲膜2001和活性膜2002。牺牲膜2001和活性膜2002可使用例如外延生长方法形成。
活性膜2002可包含相对于牺牲膜2001具有蚀刻选择性的材料。
在图15中，图示的是活性膜2002为单层膜且牺牲膜2001为双层膜，但是这仅是为了方便起见，并且实例实施方式不限于此。此外，虽然图示的是牺牲膜2001位于最上部分上，但是实例实施方式不限于此。
然后，在第一区域I和第二区域II的牺牲膜2001上，可分别形成结构掩模图案2100。
在第一区域I中，结构掩模图案2100可在第一方向X1上纵向地延伸。在第二区域II中，结构掩模图案2100可在第二方向X2上纵向地延伸。
以下将基于沿着图15的线E-E和G-G所取的横截面图和沿着图15的线F-F和H-H所取的横截面图进行说明。
参照图18和19，可用结构掩模图案2100作为掩模进行蚀刻过程以形成第一鳍型结构F1和第二鳍型结构F2。
第一鳍型结构F1可形成于第一区域I中。第一鳍型结构F1可包括以相继的顺序层叠在基底100上的第一鳍型突起100P、第一牺牲图案111、第一活性图案112、和第一牺牲图案111。
第二鳍型结构F2可形成于第二区域II中。第二鳍型结构F2可包括以相继的顺序层叠在基底100上的第二鳍型突起200P、第二牺牲图案211、第二活性图案212、和第二牺牲图案211。
在图19中，图示的是，除了用于形成第一鳍型结构F1和第二鳍型结构F2的牺牲膜2001之外，在基底100上的所有牺牲膜都被除去，但是这仅是为了方便起见，并且实例实施方式不限于此。
然后，可在基底100上形成覆盖第一鳍型结构F1的侧壁和第二鳍型结构F2的侧壁的至少一部分的场绝缘膜105。
在形成场绝缘膜105的过程中，可将结构掩模图案2100除去。
然后，在第一区域I中，可形成与第一鳍型结构F1交叉并且在第三方向Y1上延伸的第一伪栅电极120p。
此外，在第二区域II中，可形成与第二鳍型结构F2交叉并且在第四方向Y2上延伸的第二伪栅电极220p。
第一伪栅电极120p和第二伪栅电极220p可使用栅硬掩模图案2101形成。
可分别在第一伪栅电极120p与第一鳍型结构F1之间和在第二伪栅电极220p与第二鳍型结构F2之间形成第一伪栅绝缘膜130p和第二伪栅绝缘膜230p。
在第一伪栅电极120p的侧壁上，可形成第一预栅间隔体140p。在第二伪栅电极220p的侧壁上，可形成第二预栅间隔体240p。
参照图20和21，可在场绝缘膜105上形成使第一伪栅电极120p的上部表面和第二伪栅电极220p的上部表面暴露的层间绝缘膜180。
更具体地，可使用第一伪栅电极120p和第一预栅间隔体140p作为掩模将第一鳍型结构F1的一部分除去。通过这样做，可在第一预栅间隔体140p和第一伪栅电极120p的两侧上形成第一凹槽150r。
可在第一活性图案112与第一鳍型突起100P之间形成第一内部间隔体142。第一内部间隔体142可形成于第一活性图案112上。
具体地，可利用第一活性图案112与第一牺牲图案111之间的蚀刻选择性将第一牺牲图案111的一部分除去。然后，在已经从其除去了第一牺牲图案111的一部分的区域中，可形成第一内部间隔体142。
可在第一凹槽150r内形成第一外延图案150。
此外，可使用第二伪栅电极220p和第二预栅间隔体240p作为掩模将第二鳍型结构F2的一部分除去。通过这样做，可在第二预栅间隔体240p和第二伪栅电极220p的两侧上形成第二凹槽250r。
可在第二活性图案212与第二鳍型突起200P之间形成第二内部间隔体242。在第二活性图案212上，可形成第二内部间隔体242。
利用第二活性图案212与第二牺牲图案211之间的蚀刻选择性，可将第二牺牲图案211的一部分除去。然后，在已经从其除去第二牺牲图案211的一部分的区域中，可形成第二内部间隔体242。
可在第二凹槽150r内形成第二外延图案250。
形成第一凹槽150r和形成第二凹槽250r可同时进行，或者通过彼此不同的过程进行。此外，形成第一外延图案150和形成第二外延图案250可同时进行，或者通过彼此不同的过程进行。
然后可形成层间绝缘膜180以覆盖第一外延图案150和第二外延图案250。通过平坦化过程，可使第一伪栅电极120p和第二伪栅电极220p的上部表面暴露。
在形成层间绝缘膜180的同时，可形成第一外部间隔体141和第二外部间隔体241的每一个。
参照图22和23，当第一伪栅电极120p、第一伪栅绝缘膜130p、和第一牺牲图案111被除去时，可在第一区域I的基底100上形成第一线图案115。
此外，当第二伪栅电极220p、第二伪栅绝缘膜230p、和第二牺牲图案211被除去时，可在第二区域II的基底100上形成第二线图案215。
第一线图案115可形成为与第一鳍型突起100P间隔开，和第二线图案215可形成为与第二鳍型突起200P间隔开。
此外，当第一伪栅电极120p、第一伪栅绝缘膜130p、和第一牺牲图案111被除去时，可形成通过第一栅间隔体140限定的第一沟槽140t。第一沟槽140t可与第一线图案115交叉。
此外，当第二伪栅电极220p、第二伪栅绝缘膜230p、和第二牺牲图案211被除去时，可形成通过第二栅间隔体240限定的第二沟槽240t。第二沟槽240t可与第二线图案215交叉。
第一栅间隔体140可包括第一内部间隔体142和第一外部间隔体141。第二栅间隔体240可包括第二内部间隔体242和第二外部间隔体241。
参照图24和25，可沿着第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面形成第一栅绝缘膜130。此外，可沿着第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面形成第二栅绝缘膜230。
第一栅绝缘膜130可沿着第一线图案115的周围和场绝缘膜105的上部表面形成。第二栅绝缘膜230可沿着第二线图案215的周围和场绝缘膜105的上部表面形成。
可在第一栅绝缘膜130上形成第一TaN膜121。第一TaN膜121可沿着第一栅绝缘膜130的轮廓形成。第一TaN膜121可形成于第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第一TaN膜121可沿着第一线图案115的周围和场绝缘膜105的上部表面形成。
可在第二栅绝缘膜230上形成第二TaN膜221。第二TaN膜221可沿着第二栅绝缘膜230的轮廓形成。第二TaN膜221可形成于第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第二TaN膜221可沿着第二线图案215的周围和场绝缘膜105的上部表面形成。
可在第一TaN膜121上形成第一TiN膜122。第一TiN膜122可沿着第一TaN膜121的轮廓形成。第一TiN膜122可形成于第一沟槽140t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第一TiN膜122可沿着第一线图案115的周围和场绝缘膜105的上部表面形成。
可在第二TaN膜221上形成第二TiN膜222。第二TiN膜222可沿着第二TaN膜221的轮廓形成。第二TiN膜222可形成于第二沟槽240t的侧壁和底部表面以及层间绝缘膜180的上部表面上。第二TiN膜222可沿着第二线图案215的周围和场绝缘膜105的上部表面形成。
通过参照图8-11描述的过程，可除去第一TiN膜122。
通过将第一沟槽140t用导电材料填充，可形成与第一线图案115交叉的栅电极。此外，通过将第二沟槽240t用导电材料填充，可形成与第二线图案215交叉的栅电极。
在结束详细描述时，本领域技术人员将领会，在未实质上背离本公开内容的原理的情况下，可对实例实施方式进行许多变型和改动。因此，所公开的本发明构思的实例实施方式仅在一般的和描述的意义上使用并且不用于限制目的。

Claims (21)

1.对氮化钛(TiN)具有蚀刻选择性的蚀刻组合物，所述蚀刻组合物包括：
相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢、15重量％-50重量％的酸化合物、和0.001重量％-5重量％的腐蚀抑制剂，
其中所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
2.如权利要求1所述的蚀刻组合物，其中所述腐蚀抑制剂包括如下的至少一种：过硫酸铵、硫酸铵、磷酸二氢铵、磷酸氢二铵、磷酸三铵、氯化铵、乙酸铵、碳酸铵、硝酸铵、碘化铵、1,2,4-三唑、3-氨基三唑、5-氨基四唑、苯并三唑、吡唑、咪唑、抗坏血酸、柠檬酸、琥珀酸、马来酸、丙二酸、巯基乙酸、鞣酸、没食子酸甲酯、没食子酸乙酯、和没食子酸丙酯。
3.对于氮化钛(TiN)具有蚀刻选择性的蚀刻组合物，其包括过氧化氢、酸化合物、和腐蚀抑制剂，
其中所述酸化合物的重量相对于过氧化氢的重量的比率为1-7，和
所述酸化合物包括如下的至少一种：磷酸(H3PO4)、硝酸(HNO3)、盐酸(HCl)、氢碘酸(HI)、氢溴酸(HBr)、高氯酸(HClO4)、硅酸(H2SiO3)、硼酸(H3BO3)、乙酸(CH3COOH)、丙酸(C2H5COOH)、乳酸(CH3CH(OH)COOH)、和乙醇酸(HOCH2COOH)。
4.如权利要求3所述的蚀刻组合物，其中所述蚀刻组合物包括相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢和15重量％-50重量％的所述酸化合物。
5.蚀刻组合物，其包括：
相对于所述蚀刻组合物的总重量的5重量％-30重量％的过氧化氢、15重量％-50重量％的酸化合物、和0.001重量％-5重量％的腐蚀抑制剂，
其中所述腐蚀抑制剂为如下的至少一种：过硫酸铵、硫酸铵、磷酸二氢铵、磷酸氢二铵、磷酸三铵、氯化铵、乙酸铵、碳酸铵、硝酸铵、碘化铵、1,2,4-三唑、3-氨基三唑、5-氨基四唑、苯并三唑、吡唑、咪唑、抗坏血酸、柠檬酸、琥珀酸、马来酸、丙二酸、巯基乙酸、鞣酸、没食子酸甲酯、没食子酸乙酯、和没食子酸丙酯。
6.如权利要求1、3和5任一项所述的蚀刻组合物，其中所述酸化合物包括磷酸。
7.如权利要求1、3和5任一项所述的蚀刻组合物，其进一步包括：
螯合剂和表面活性剂的至少一种。
8.如权利要求7所述的蚀刻组合物，其中相对于所述蚀刻组合物的总重量，所述螯合剂的量为0.001重量％-5重量％，和
其中所述螯合剂包括如下的至少一种：乙二胺四乙酸、亚氨基二乙酸、二亚乙基三胺五乙酸、甘氨酸、丙氨酸、缬氨酸、亮氨酸、异亮氨酸、丝氨酸、苏氨酸、酪氨酸、苯丙氨酸、色氨酸、天冬氨酸、谷氨酸、谷氨酰胺、天冬酰胺、赖氨酸、精氨酸、组氨酸、羟赖氨酸、半胱氨酸、甲硫氨酸、胱氨酸、脯氨酸、氨基磺酸、和羟脯氨酸。
9.如权利要求7所述的蚀刻组合物，其中相对于所述蚀刻组合物的总重量，所述表面活性剂的量为0.001重量％-0.1重量％，和
其中所述表面活性剂包括如下的至少一种：烷基磺酸盐、烷基磺酸铵、烷基醚磺酸盐、烷基芳基醚磺酸盐、烷基磷酸酯盐、烷基磷酸酯铵、烷基醚磷酸酯盐、烷基芳基醚磷酸酯盐、氟烷基磺酰亚胺、氟烷基磺酰亚胺铵、CnH2n+1CH2CH2SO3 -NH4 +、CnH2n+1CH2CH2SO3H、(CnH2n+ 1CH2CH2O)xPO(ONH4 +)y(OCH2CH2OH)z、CnH2n+1CH2CH2O(OCH2CH2OH)xH、CnH2n+1SO2N(C2H5)(CH2CH2)xH、CnH2n+1CH2CH2OCH2(OH)CH2CH2N(CnH2n+1)2、CnH2n+1CH2CH2OCH2(OCH2CH2)nCH2CH2N(CnH2n+1)2、CnF2n+1CH2CH2SO3 -NH4 +、CnF2n+1CH2CH2SO3H、(CnF2n+1CH2CH2O)xPO(ONH4 +)y(OCH2CH2OH)z、CnF2n+ 1CH2CH2O(OCH2CH2OH)xH、CnF2n+1SO2N(C2H5)(CH2CH2)xH、CnF2n+1CH2CH2OCH2(OH)CH2CH2N(CnF2n+1)2、和CnF2n+1CH2CH2OCH2(OCH2CH2)nCH2CH2N(CnF2n+1)2，
其中n为1-20的整数，当x、y和z同时出现时，x、y和z为满足x+y+z＝3的实数，和当x单独出现时，x为1-3的整数。
10.如权利要求1、3和5任一项所述的蚀刻组合物，其中所述蚀刻组合物的pH等于或小于2。
11.如权利要求1、3和5任一项所述的蚀刻组合物，其中所述蚀刻组合物对于除去包括氮化钛膜和氮化钽膜的堆叠膜的所述氮化钛膜而言具有选择性。
12.如权利要求11所述的蚀刻组合物，其中所述氮化钛膜相对于所述氮化钽膜的蚀刻选择性等于或大于500。
13.如权利要求1、3和5任一项所述的蚀刻组合物，其进一步包括：
作为所述蚀刻组合物的剩余部分的去离子水(DIW)。
14.如权利要求1、3和5任一项所述的蚀刻组合物，其中所述酸化合物不包括基于硫的化合物。
15.用于制造半导体器件的方法，所述方法包括：
形成包括第一沟槽和第二沟槽的层间绝缘膜；
沿着所述第一沟槽的侧壁和底部表面形成第一TaN膜，和沿着所述第二沟槽的侧壁和底部表面形成第二TaN膜；
在所述第一TaN膜上形成第一TiN膜和在所述第二TaN膜上形成第二TiN膜；
在所述第二TiN膜上形成掩模图案；和
通过使用所述掩模图案以湿法蚀刻将所述第一TiN膜除去而使所述第一TaN膜暴露，
其中所述湿法蚀刻使用如权利要求1-14任一项所述的蚀刻组合物。
16.如权利要求15所述的方法，其进一步包括：
除去所述掩模图案；
在所述第一TaN膜上形成填充所述第一沟槽的第一上部电极膜；和
在所述第二TiN膜上形成填充所述第二沟槽的第二上部电极膜。
17.如权利要求15所述的方法，其进一步包括：
形成第一鳍型图案和第二鳍型图案，使得所述第一鳍型图案和所述第二鳍型图案的上部表面在向上的方向上突出而高于场绝缘膜的上部表面，
其中所述第一沟槽与所述第一鳍型图案交叉，和所述第二沟槽与所述第二鳍型图案交叉。
18.如权利要求17所述的方法，其中所述第一TaN膜沿着在竖直方向上向上突出而高于所述场绝缘膜的上部表面的所述第一鳍型图案的轮廓形成，和
所述第二TaN膜沿着向上突出而高于所述场绝缘膜的上部表面的所述第二鳍型图案的轮廓形成。
19.如权利要求15所述的方法，其进一步包括：
在基底上形成间隔开的第一线图案和第二线图案，
其中所述第一沟槽与所述第一线图案交叉，和所述第二沟槽与所述第二线图案交叉。
20.如权利要求19所述的方法，其中
所述形成第一TaN膜包括沿着所述第一线图案的周围形成所述第一TaN膜，
所述形成第二TaN膜包括沿着所述第二线图案的周围形成所述第二TaN膜。
21.如权利要求15所述的方法，其中所述形成第一TiN膜包括沿着所述第一沟槽的侧壁和底部表面形成所述第一TiN膜，和所述形成第二TiN膜包括沿着所述第二沟槽的侧壁和底部表面形成所述第二TiN膜。
CN201711203216.8A 2016-11-29 2017-11-27 蚀刻组合物和通过使用其制造半导体器件的方法 Active CN108122752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0160023 2016-11-29
KR1020160160023A KR20180060489A (ko) 2016-11-29 2016-11-29 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
CN108122752A true CN108122752A (zh) 2018-06-05
CN108122752B CN108122752B (zh) 2022-12-27

Family

ID=62193148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711203216.8A Active CN108122752B (zh) 2016-11-29 2017-11-27 蚀刻组合物和通过使用其制造半导体器件的方法

Country Status (4)

Country Link
US (2) US10377948B2 (zh)
KR (1) KR20180060489A (zh)
CN (1) CN108122752B (zh)
TW (1) TWI757381B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109423290A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
CN110911278A (zh) * 2018-09-18 2020-03-24 三星电子株式会社 蚀刻金属阻挡层和金属层的方法和制造半导体器件的方法
CN111106002A (zh) * 2018-10-25 2020-05-05 台湾积体电路制造股份有限公司 制造半导体结构的蚀刻溶液与使用蚀刻溶液制造半导体结构的方法
CN113388837A (zh) * 2020-03-11 2021-09-14 株式会社斯库林集团 衬底处理液、衬底处理方法及衬底处理装置
CN114350365A (zh) * 2021-12-07 2022-04-15 湖北兴福电子材料有限公司 一种稳定蚀刻氮化钛的蚀刻液
CN114369462A (zh) * 2021-12-16 2022-04-19 湖北兴福电子材料有限公司 一种选择性蚀刻氮化钛及钨的蚀刻液

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060489A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US10125316B2 (en) * 2016-12-20 2018-11-13 Innolux Corporation Etching solution and manufacturing method of display
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10573521B2 (en) * 2018-01-30 2020-02-25 International Business Machines Corporation Gate metal patterning to avoid gate stack attack due to excessive wet etching
IL281436B2 (en) 2018-09-12 2024-05-01 Fujifilm Electronic Mat Usa Inc Etching mixes
KR102591806B1 (ko) * 2018-11-12 2023-10-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법
EP3674442A1 (en) 2018-12-24 2020-07-01 IMEC vzw Etching using an electrolyzed chloride solution
KR102653026B1 (ko) * 2019-03-07 2024-04-01 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR102243569B1 (ko) 2019-04-05 2021-04-23 주식회사 이엔에프테크놀로지 식각 조성물 및 이를 이용하는 식각 방법
KR20200124465A (ko) 2019-04-24 2020-11-03 주식회사 이엔에프테크놀로지 식각 조성물 및 이를 이용하는 식각 방법
KR20200141697A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 반도체 장치
KR102354378B1 (ko) * 2019-08-27 2022-01-21 엘티씨에이엠 주식회사 과산화수소를 이용한 질화티탄막 식각용 고선택비 식각액 조성물
CN113126831A (zh) * 2019-12-31 2021-07-16 英属维尔京群岛商天材创新材料科技股份有限公司 蚀刻液、触控面板及其制作方法
US11309190B2 (en) * 2020-01-17 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20210100258A (ko) 2020-02-05 2021-08-17 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
CN114318344A (zh) * 2020-09-29 2022-04-12 上海飞凯材料科技股份有限公司 一种蚀刻组合物及其应用
KR20220164259A (ko) 2021-06-04 2022-12-13 주식회사 이엔에프테크놀로지 금속질화막 식각 조성물 및 이를 이용하는 식각 방법
CN114106835A (zh) * 2021-11-11 2022-03-01 Tcl华星光电技术有限公司 蚀刻液组合物及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468913B1 (en) * 2000-07-08 2002-10-22 Arch Specialty Chemicals, Inc. Ready-to-use stable chemical-mechanical polishing slurries
CN101371339A (zh) * 2003-05-12 2009-02-18 高级技术材料公司 用于步骤ⅱ的铜衬里和其他相关材料的化学机械抛光组合物及其使用方法
CN104145324A (zh) * 2011-12-28 2014-11-12 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057204A (ko) 2001-12-28 2003-07-04 동부전자 주식회사 절연막의 습식식각 또는 화학적 건식식각을 이용한 반도체커패시터 제조방법
US20040175942A1 (en) * 2003-01-03 2004-09-09 Chang Song Y. Composition and method used for chemical mechanical planarization of metals
KR100486300B1 (ko) 2003-01-14 2005-04-29 삼성전자주식회사 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법
JP4535232B2 (ja) 2003-11-17 2010-09-01 三菱瓦斯化学株式会社 チタンまたはチタン合金のエッチング液
EP1965618B1 (en) 2005-12-20 2012-11-14 Mitsubishi Gas Chemical Company, Inc. Composition for removing residue from wiring board and cleaning method
KR20070070874A (ko) 2005-12-29 2007-07-04 주식회사 하이닉스반도체 미세 알루미늄패턴의 형성 방법
KR100831257B1 (ko) 2006-12-22 2008-05-22 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조 방법
CA2677964A1 (en) * 2007-02-14 2008-08-21 Mallinckrodt Baker, Inc. Peroxide activated oxometalate based formulations for removal of etch residue
KR100953022B1 (ko) 2007-03-15 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
JP5371416B2 (ja) * 2008-12-25 2013-12-18 富士フイルム株式会社 研磨液及び研磨方法
WO2011010872A2 (ko) 2009-07-22 2011-01-27 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101602499B1 (ko) 2009-07-22 2016-03-11 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101608088B1 (ko) 2009-07-23 2016-04-01 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2011010879A2 (ko) 2009-07-23 2011-01-27 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20110077281A (ko) 2009-12-30 2011-07-07 주식회사 동부하이텍 반도체 소자의 제조 방법
SG189292A1 (en) 2010-10-06 2013-05-31 Advanced Tech Materials Composition and process for selectively etching metal nitrides
KR101339316B1 (ko) 2011-05-06 2013-12-09 솔브레인 주식회사 유리 손상이 없는 구리 / 몰리브데늄막 또는 몰리브데늄 / 구리 / 몰리브데늄 3중 막의 식각 조성물
JP2014103179A (ja) 2012-11-16 2014-06-05 Fujifilm Corp 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
US10428271B2 (en) 2013-08-30 2019-10-01 Entegris, Inc. Compositions and methods for selectively etching titanium nitride
KR20150050948A (ko) 2013-11-01 2015-05-11 솔브레인 주식회사 구리/몰리브데늄 합금막의 식각액 조성물
CN106460196A (zh) * 2014-03-18 2017-02-22 富士胶片电子材料美国有限公司 蚀刻组合物
JP6657770B2 (ja) 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
KR101587758B1 (ko) 2015-03-05 2016-01-21 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
US9490255B1 (en) * 2015-12-01 2016-11-08 International Business Machines Corporation Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments
KR20180060489A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468913B1 (en) * 2000-07-08 2002-10-22 Arch Specialty Chemicals, Inc. Ready-to-use stable chemical-mechanical polishing slurries
CN101371339A (zh) * 2003-05-12 2009-02-18 高级技术材料公司 用于步骤ⅱ的铜衬里和其他相关材料的化学机械抛光组合物及其使用方法
CN104145324A (zh) * 2011-12-28 2014-11-12 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109423290A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
CN110911278A (zh) * 2018-09-18 2020-03-24 三星电子株式会社 蚀刻金属阻挡层和金属层的方法和制造半导体器件的方法
CN111106002A (zh) * 2018-10-25 2020-05-05 台湾积体电路制造股份有限公司 制造半导体结构的蚀刻溶液与使用蚀刻溶液制造半导体结构的方法
TWI782230B (zh) * 2018-10-25 2022-11-01 台灣積體電路製造股份有限公司 製造半導體結構之蝕刻溶液與使用蝕刻溶液製造半導體結構的方法
US11764067B2 (en) 2018-10-25 2023-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
CN111106002B (zh) * 2018-10-25 2024-02-23 台湾积体电路制造股份有限公司 制造半导体结构的蚀刻溶液与使用蚀刻溶液制造半导体结构的方法
CN113388837A (zh) * 2020-03-11 2021-09-14 株式会社斯库林集团 衬底处理液、衬底处理方法及衬底处理装置
CN114350365A (zh) * 2021-12-07 2022-04-15 湖北兴福电子材料有限公司 一种稳定蚀刻氮化钛的蚀刻液
CN114369462A (zh) * 2021-12-16 2022-04-19 湖北兴福电子材料有限公司 一种选择性蚀刻氮化钛及钨的蚀刻液

Also Published As

Publication number Publication date
US20190338186A1 (en) 2019-11-07
KR20180060489A (ko) 2018-06-07
US10377948B2 (en) 2019-08-13
TWI757381B (zh) 2022-03-11
TW201825651A (zh) 2018-07-16
CN108122752B (zh) 2022-12-27
US20180148645A1 (en) 2018-05-31
US10800972B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
CN108122752A (zh) 蚀刻组合物和通过使用其制造半导体器件的方法
CN106206436B (zh) 用于金属栅极的方法和结构
US10676668B2 (en) Wet etch chemistry for selective silicon etch
US12014960B2 (en) Etch profile control of polysilicon structures of semiconductor devices
US7495298B2 (en) Insulating buffer film and high dielectric constant semiconductor device and method for fabricating the same
CN108231664A (zh) 半导体器件及其形成方法
DE102017127206A1 (de) Kontaktstruktur für halbleiter-bauelement
CN110021554A (zh) 用于半导体器件的接触插塞及其形成方法
KR20200051838A (ko) 반도체 디바이스의 제조 과정에서 규소-게르마늄/규소 스택으로부터 규소 및 규소-게르마늄 합금을 동시 제거하기 위한 에칭 용액
CN107591442A (zh) 具有至2d材料有源区的接触件的场效应晶体管
US9070625B2 (en) Selective etch chemistry for gate electrode materials
JP6198672B2 (ja) エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
US20200152521A1 (en) Methods of Forming Metal Gates
CN109427671A (zh) 用于半导体器件的鳍结构
US11193043B2 (en) System for chemical mechanical polishing of Ge-based materials and devices
CN106373875A (zh) 半导体部件及其制造方法
CN109216198A (zh) 栅极堆叠结构及其形成方法
CN105405764B (zh) 半导体器件制造方法
CN110429136A (zh) 半导体器件以及用于制造半导体器件的方法
CN110310889A (zh) 用于图案化含镧层的方法
CN110323180A (zh) 半导体装置及其形成方法
US20160314990A1 (en) Ni:nige:ge selective etch formulations and method of using same
JP2014232871A (ja) エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
JP2014232873A (ja) エッチング方法、これに用いるエッチング液、ならびに半導体基板製品の製造方法
CN109427564A (zh) 一种finFET及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant