CN114420629A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114420629A
CN114420629A CN202111580399.1A CN202111580399A CN114420629A CN 114420629 A CN114420629 A CN 114420629A CN 202111580399 A CN202111580399 A CN 202111580399A CN 114420629 A CN114420629 A CN 114420629A
Authority
CN
China
Prior art keywords
layer
pattern
groove
etching
pattern transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111580399.1A
Other languages
English (en)
Inventor
王兆龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202111580399.1A priority Critical patent/CN114420629A/zh
Publication of CN114420629A publication Critical patent/CN114420629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体结构及其制作方法，所述方法包括：提供一衬底，在衬底上依次形成图形定义层、图形转移层与图形掩膜层；刻蚀图形掩膜层，形成暴露图形转移层的第一凹槽；刻蚀第一凹槽底部的图形转移层，形成暴露图形定义层的第二凹槽，第二凹槽的侧壁垂直于图形定义层的上表面；通过第一凹槽与第二凹槽对暴露出的图形定义层进行离子掺杂，掺杂有离子的图形定义层作为金属阻断层。与现有技术相比，形成开口尺寸比较小的第一凹槽就可以最终形成相同尺寸的所述金属阻断层，从而可以在同一工艺步骤中形成相邻的金属阻断层，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。

Description

半导体结构及其制作方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着集成电路的集成度不断提高，芯片尺寸越来越小，受到深紫外光刻 (DUV)极限的限制，无法通过光刻直接形成金属互联图形，因此金属互联隔离是逻辑半导体芯片进行器件金属电阻隔离的常用技术。
Metal Cut(金属阻断)制造工艺形成在半导体金属互联阻断区域，使用无机材料(一般是无定型硅)来对金属互联图形进行隔离。因为金属互联隔离结构的尺寸微缩，随着工艺节点的进展，需要的光罩越来越多。现有的工艺是通过光刻形成图形，然后刻蚀出图形窗口，之后通过离子注入到图形窗口，最终通过选择性清洗形成最后的图形。
现有的形成金属阻断层的制作工艺如图1至图4所示。首先，如图1所示，在衬底10上依次形成无定型硅层11、抗反射涂层12以及光刻胶层13，对所述光刻胶层13进行曝光与显影形成暴露所述抗反射涂层12的第一凹槽14。接着，请参考图2所示，以光刻胶层13为掩膜刻蚀所述抗反射涂层12，在所述第一凹槽14底部形成暴露出所述无定型硅层11的第二凹槽15。然后，如图3所示，通过所述第一凹槽14与第二凹槽15对暴露出的所述无定型硅层11进行离子注入，形成离子注入区。最后，如图4所示，通过清洗工艺去除光刻胶层13、所述抗反射涂层12以及未被离子注入的所述无定型硅层11，形成金属阻断层16。
随着金属互联隔离结构的尺寸微缩，所述金属阻断层16的尺寸不断减小，所述第一凹槽14的开口尺寸也随之减小，相邻所述第一凹槽14之间的光刻胶层13的尺寸也在减小。请参考图5所示，所述第一凹槽14的开口尺寸为a，相邻所述第一凹槽14之间的光刻胶层13的尺寸为b，对于曝光工艺来说，尺寸a+b小于某一临界值时，光的相互干涉等影响会使得两个相邻图形重合在一起，导致曝光失败。因此，随着尺寸a+b的不断缩小，所述第一凹槽14的制作工艺受到了光刻曝光极限的限制，相邻的所述第一凹槽14无法在同一工艺步骤中形成，因此导致相邻的金属阻挡层16也无法在同一工艺步骤中形成。如图6所示，第一金属阻断层161与第三金属阻挡层163可以在同一工艺步骤中形成，第二金属阻挡层162需要在另一工艺步骤中形成，或者，所述第一金属阻挡层 161、第二金属阻挡层162与第三金属阻挡层163需要在不同的工艺步骤中形成。即在同一平面上形成多条金属阻挡层需要依次进行两次或三次光刻、刻蚀、离子注入以及清洗的步骤。
多次使用光刻、刻蚀、离子注入以及清洗的步骤，增加了缺陷产生的概率，还要兼顾多次曝光带来的图形差异，并且工艺步骤比较复杂繁多，相应的工艺成本也比较高。同时由于刻蚀过程中刻蚀产物的堆积，底部离子注入角度受到限制，工艺窗口较低。
发明内容
本发明的目的在于提供一种半导体结构及其制作方法，以简化工艺步骤，节省制作时间，降低缺陷的发生率，降低工艺成本。
为解决上述技术问题，本发明提供一种半导体结构的制作方法，包括以下步骤：提供一衬底，在所述衬底上依次形成图形定义层、图形转移层与图形掩膜层；
刻蚀所述图形掩膜层，形成暴露所述图形转移层的第一凹槽；
刻蚀所述第一凹槽底部的所述图形转移层，形成暴露所述图形定义层的第二凹槽，所述第二凹槽的侧壁垂直于所述图形定义层的上表面；
通过所述第一凹槽与所述第二凹槽对暴露出的所述图形定义层进行离子注入，将注入有离子的图形定义层作为金属阻断层；以及
去除所述图形掩膜层、所述图形转移层以及未进行离子注入的所述图形定义层。
可选的，形成所述第二凹槽的方法包括：
步骤1，形成保护层在所述第一凹槽的侧壁及底部；
步骤2，刻蚀所述保护层与所述第一凹槽底部的所述图形转移层；
重复步骤1与步骤2至形成暴露所述图形定义层的第二凹槽。
可选的，形成保护层的方法包括：
在反应腔室内，提供一含硅上电极，将所述衬底作为下电极，并通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成的带电离子轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层表面，形成保护层。
可选的，在所述反应腔室内，电场电压介于30V～600V之间，高射频功率介于50W～1200W之间，低射频功率介于50W～1200W之间；
所述绝缘气体包含氩气，所述氩气的流速介于5sccm～400sccm之间。
可选的，采用等离子体刻蚀工艺对所述保护层与所述图形转移层进行刻蚀。
可选的，所述保护层的形成与所述图形转移层的刻蚀在同一个反应腔室内进行。
可选的，采用离子注入的方式进行离子掺杂，离子注入采用的离子包含硼离子。
可选的，离子注入的角度与所述衬底表面法线的夹角介于0°～30°之间。
可选的，所述图形定义层的材质包含无定型硅，所述图形掩膜层的材质包含光刻胶，所述图形转移层为抗反射涂层。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体结构的制作方法制作而成。
综上所述，本发明提供的一种半导体结构及其制作方法具有以下优点：
1、在图形掩膜层内形成暴露图形转移层的第一凹槽，刻蚀第一凹槽底部的图形转移层，形成暴露图形定义层的第二凹槽，第二凹槽的侧壁垂直于图形定义层的上表面，之后通过第一凹槽与第二凹槽对图形定义层进行离子注入以形成金属阻断层。本发明中的第二凹槽的侧壁垂直于图形定义层，从而能够调节后续离子注入的角度与剂量，由此控制形成的所述金属阻断层的尺寸，与现有技术相比，形成开口尺寸比较小的第一凹槽就可以最终形成相同尺寸的所述金属阻断层，从而可以在同一工艺步骤中形成相邻的所述金属阻断层，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。
2、在反应腔室内，提供一含硅上电极，将衬底作为下电极，并通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成的带电离子轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层的表面，形成保护层，保护层覆盖所述第一凹槽的侧壁及底部；刻蚀所述第一凹槽底部的保护层与图形转移层；形成保护层的步骤与刻蚀所述图形转移层的步骤交替进行，至在所述图形转移层内形成暴露出图形定义层的第二凹槽，由此形成的第二凹槽的纵截面呈长方形，其侧壁垂直于所述图形定义层。该方法制作简单，能够有效控制所述第二凹槽的形貌与尺寸。
3、由于可以在同一工艺步骤中形成相邻的所述金属阻断层，因此相邻所述金属阻挡层的尺寸、第二凹槽的深度以及离子注入的角度能方便灵活的进行调整，提高了工艺的灵活性。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1-4是一形成金属阻断层的各步骤结构示意图；
图5是图形掩膜层、金属阻断层以及第一凹槽的尺寸关系示意图；
图6是多条金属阻断层的俯视图；
图7是本发明一实施例提供的半导体结构的制作方法的流程图；
图8-12是本发明一实施例提供的半导体结构的制作方法的各步骤结构示意图。
图1至图6中：
10-衬底；11-无定型硅层；12-抗反射涂层；13-图形化的光刻胶层；14-第一凹槽；15-第二凹槽；16-金属阻断层；161-第一金属阻挡层；162-第二金属阻断层；163-第三金属阻断层。
图8至图12中：
100-衬底；110-图形定义层；120-图形转移层；130-图形掩膜层；140-第一凹槽；142-第二凹槽；150-保护层；160-金属阻断层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图7是本发明一实施例提供的半导体结构的制作方法的流程图。
如图7所示，所述半导体结构的制作方法包括以下步骤：
S1：提供一衬底，在所述衬底上依次形成图形定义层、图形转移层与图形掩膜层；
S2：刻蚀所述图形掩膜层，形成暴露所述图形转移层的第一凹槽；
S3：刻蚀所述第一凹槽底部的所述图形转移层，形成暴露所述图形定义层的第二凹槽，所述第二凹槽的侧壁垂直于所述图形定义层的上表面；
S4：通过所述第一凹槽与所述第二凹槽对暴露出的所述图形定义层进行离子注入，将注入有离子的图形定义层作为金属阻断层；
S5：去除所述图形掩膜层、所述图形转移层以及未进行离子注入的所述图形定义层。
图8-12是本发明一实施例提供的半导体结构的制作方法的各步骤结构示意图，接下来，将结合图7与图8～图12对本发明一实施例所提供的半导体结构的制作方法进行详细说明。
在步骤S1中，请参照图8所示，提供一衬底100，在所述衬底100上依次形成图形定义层110、图形转移层120与图形掩膜层130。
其中，所述衬底100可以是本领域技术人员所熟知的任意合适的衬底，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述图形定义层110用于后续形成金属阻断层，所述图形定义层110的材质包含无定型硅。在其他实施例中，所述图形定义层110的材质还可以是氮化硅或氮化钛。所述图形转移层120用于转移图形，即将位于其上的图形转移至位于其下的材料层中，本实施例中，所述图像转形层120为抗反射涂层。所述图形掩膜层130起到掩膜层的作用，所述图形掩膜层130的材质为光刻胶。
在所述衬底100上还可以形成其他结构，例如源漏极和栅极，在源漏极与栅极上还形成有垫层氧化层与硬掩膜层。在所述衬底100内还可以形成有元器件，例如：PMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等。
在步骤S2中，请继续参照图8所示，刻蚀所述图形掩膜层130，形成暴露所述图形转移层120的第一凹槽141。
具体的，所述图形掩膜层130的材质优选为光刻胶，所述光刻胶可以是正性光刻胶，也可以是负性光刻胶。刻蚀所述图形掩膜层130，即进行曝光与显影，在所述图形掩膜层130内形成暴露所述图形转移层120的第一凹槽141。所述第一凹槽141的开口尺寸可以根据实际工艺条件以及最终需要的金属阻断层的尺寸来进行调节。
在步骤S3中，请参照图10所示，刻蚀所述第一凹槽141底部的所述图形转移层120，形成暴露所述图形定义层110的第二凹槽142，所述第二凹槽142 的侧壁垂直于所述图形定义层110的上表面。
首先执行步骤S31，请参考图9所示，形成保护层150在所述第一凹槽141 的侧壁及底部。本实施例中，在电容耦合等离子体(CCP)反应腔室内进行保护层141的形成工艺。具体的，在所述反应腔室内，提供一含硅上电极，将所述衬底100作为下电极，且形成有第一凹槽141的一侧面对准所述上电极，向所述反应腔室内通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成带电离子，带电子在加速电场的作用下轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层表面，形成保护层150。所述保护层150覆盖所述第一凹槽 141的侧壁及底部，并覆盖所述图形掩膜层130。
本实施例中，所述绝缘气体优选为氩气，所述氩气的流速介于5sccm～400 sccm之间。在所述反应腔室内，电场电压介于30V～600V之间，高射频功率介于50W～1200W之间，低射频功率介于50W～1200W之间，反应时间介于5s～100s 之间。
形成所述保护层150之后，执行步骤S32，对所述第一凹槽141底部的所述保护层150与所述图形转移层120进行刻蚀。可以采用等离子体刻蚀工艺对所述保护层150与所述图形转移层120进行刻蚀，所述保护层150的形成与所述图形转移层120的刻蚀可以在同一个反应腔室内进行，即步骤S31与步骤S32 在同一反应腔室内进行。
在所述保护层150与所述图形转移层120的刻蚀工艺中，在所述反应腔室内，压力介于5mTorr～30mTorr之间，高射频功率介于50W～2000W之间，低射频功率介于50W～1200W之间。采用的刻蚀气体优选为CF4(四氟化碳)和SOx (硫的氧化物，x可以是1到4的自然数)，其中，CF4的流速介于5sccm～80sccm 之间，SOx的流速介于5sccm～80sccm之间。在所述反应腔室内还需要通入绝缘气体，所述绝缘气体优选为氩气，所述氩气的流速介于5sccm～200sccm之间。刻蚀时间介于10s～120s之间。
所述保护层150与所述图形转移层120的刻蚀工艺主要是非等向性刻蚀，即横向刻蚀比较少，纵向刻蚀比较多，但是，虽然横向刻蚀比较少，但是横向刻蚀还是存在的，当所述第一凹槽141侧壁上的所述保护层150将要被完全刻蚀掉的时候，即所述第一凹槽141的侧壁上的所述图形掩膜层130被暴露之前，需要停止刻蚀。此时需要再次进行所述保护层150的沉积工艺，即重复上述的形成所述保护层150的工艺步骤，之后再进行所述图形转移层120的刻蚀。两个步骤交替进行至暴露出所述图形定义层110，形成第二凹槽142，如图10所示。
采用该沉积与刻蚀交替进行的方法，该方法在同一反应腔室内进行，其方法简单，能够精确控制所述第二凹槽142的形貌与尺寸，所述第二凹槽142的侧壁垂直于所述图形定义层110，即所述第二凹槽的纵截面(垂直于所述图形定义层110的平面)为长方形。
在步骤S4中，请参照图11所示，通过所述第一凹槽141与所述第二凹槽 142对暴露出的所述图形定义层110进行离子注入，将注入有离子的图形定义层 110作为金属阻断层160。
本实施例中，通过离子注入的方式在所述图形定义层110中掺杂离子，形成金属阻断层110。在其他实施例中，也可以通过扩散掺杂的方式在所述图形定义层110中形成金属阻挡层160。
所述离子的注入能量介于0.1Kev～2Kev之间。所述离子注入的角度与所述衬底100表面法线的夹角介于0°～30°之间。本实施例中，离子注入采用的离子包含硼离子。注入的次数介于2～3次之间。
由于所述第二凹槽142的侧壁垂直于所述图形定义层110，因此可以调节离子注入的角度与剂量。通过所述第一凹槽141的开口尺寸与所述离子注入的角度与剂量可以控制形成的所述金属阻断层的尺寸，例如可以调节离子注入的角度与剂量，使得所述金属阻挡层160的尺寸大于所述第二凹槽142的开口尺寸。与现有技术相比，在形成的所述金属阻挡层160(现有技术中是金属阻挡层16) 的尺寸相同的情况下，第一凹槽141的尺寸可以小于第一凹槽14的尺寸，请参考图5所示，在第一凹槽的尺寸a减小，而a+b的尺寸不变的情况下，则相邻第一凹槽之间的光刻胶层的尺寸b可以增大，由此可以避免达到光刻胶的曝光极限，扩大的了工艺窗口，因此可以在同一工艺步骤中形成相邻的所述金属阻断层，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。
在步骤S5中，请参照图12所示，去除所述图形掩膜层130、所述图形转移层120以及未进行离子注入的所述图形定义层110。
将上述结构在清洗反应腔室内进行NH4OH(氢氧化铵)的清洗，保留所述金属阻挡层160，去除所述图形掩膜层130、所述图形转移层120，以及未进行离子掺杂的所述图形定义层110。
在本发明一实施例中，也可以在进行清洗之前，先去除所述图形掩膜层130 与所述图形转移层120，例如可以采用灰化或湿法刻蚀的方法去除。之后再进行清洗，去除未进行离子掺杂的所述图形定义层110，剩余所述金属阻挡层160。
本发明提供的半导体结构的制作方法中，在图形掩膜层130内形成暴露图形转移层120的第一凹槽141，刻蚀第一凹槽141底部的图形转移层120，形成暴露图形定义层110的第二凹槽142，第二凹槽142的侧壁垂直于图形定义层 110的上表面，之后通过第一凹槽141与第二凹槽142对图形定义层110进行离子注入以形成金属阻断层160。所述第二凹槽142的侧壁垂直于图形定义层110，从而能够调节后续离子注入的角度与剂量，由此控制形成的所述金属阻断层160 的尺寸，与现有技术相比，形成开口尺寸比较小的第一凹槽就可以最终形成相同尺寸的所述金属阻断层，从而可以在同一工艺步骤中形成相邻的所述金属阻断层141，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。
并且，在反应腔室内，提供一含硅上电极，将衬底100作为下电极，并通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成的带电离子轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层的表面，形成保护层 150，保护层150覆盖所述第一凹槽141的侧壁及底部；刻蚀所述第一凹槽141 底部的保护层150与图形转移层120；形成保护层150的步骤与刻蚀所述图形转移层120的步骤交替进行，至在所述图形转移层120内形成暴露出图形定义层 110的第二凹槽142，由此形成的第二凹槽142的纵截面呈长方形，其侧壁垂直于所述图形定义层110。该方法制作简单，能够有效控制所述第二凹槽142的形貌与尺寸。
同时，由于可以在同一工艺步骤中形成相邻的所述金属阻断层160，因此相邻所述金属阻挡层160的尺寸、第二凹槽142的深度以及离子注入的角度能方便灵活的进行调整，提高了工艺的灵活性。
相应的，本发明还提供一种半导体器件，包含如上所述的自对准图形化方法制作而成的结构。
综上所述，本发明提供的一种半导体结构及其制作方法，在图形掩膜层内形成暴露图形转移层的第一凹槽，刻蚀第一凹槽底部的图形转移层，形成暴露图形定义层的第二凹槽，第二凹槽的侧壁垂直于图形定义层的上表面，之后通过第一凹槽与第二凹槽对图形定义层进行离子注入以形成金属阻断层。本发明中的第二凹槽的侧壁垂直于图形定义层，从而能够调节后续离子注入的角度与剂量，由此控制形成的所述金属阻断层的尺寸，与现有技术相比，形成开口尺寸比较小的第一凹槽就可以最终形成相同尺寸的所述金属阻断层，从而可以在同一工艺步骤中形成相邻的所述金属阻断层，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。
进一步的，在反应腔室内，提供一含硅上电极，将衬底作为下电极，并通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成的带电离子轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层的表面，形成保护层，保护层覆盖所述第一凹槽的侧壁及底部；刻蚀所述第一凹槽底部的保护层与图形转移层；形成保护层的步骤与刻蚀所述图形转移层的步骤交替进行，至在所述图形转移层内形成暴露出图形定义层的第二凹槽，由此形成的第二凹槽的纵截面呈长方形，其侧壁垂直于所述图形定义层。该方法制作简单，能够有效控制所述第二凹槽的形貌与尺寸。
同时，由于可以在同一工艺步骤中形成相邻的所述金属阻断层，因此相邻所述金属阻挡层的尺寸、第二凹槽的深度以及离子注入的角度能方便灵活的进行调整，提高了工艺的灵活性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次形成图形定义层、图形转移层与图形掩膜层；
刻蚀所述图形掩膜层，形成暴露所述图形转移层的第一凹槽；
刻蚀所述第一凹槽底部的所述图形转移层，形成暴露所述图形定义层的第二凹槽，所述第二凹槽的侧壁垂直于所述图形定义层的上表面；
通过所述第一凹槽与所述第二凹槽对暴露出的所述图形定义层进行离子注入，将注入有离子的图形定义层作为金属阻断层；以及
去除所述图形掩膜层、所述图形转移层以及未进行离子注入的所述图形定义层。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第二凹槽的方法包括：
步骤1，形成保护层在所述第一凹槽的侧壁及底部；
步骤2，刻蚀所述保护层与所述第一凹槽底部的所述图形转移层；
重复步骤1与步骤2至形成暴露所述图形定义层的第二凹槽。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成保护层的方法包括：
在反应腔室内，提供一含硅上电极，将所述衬底作为下电极，并通入绝缘气体，所述绝缘气体在加速电场的作用下电离形成的带电离子轰击含硅上电极，上电极内部硅原子受到轰击沉积在所述图形掩膜层表面，形成保护层。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，在所述反应腔室内，电场电压介于30V～600V之间，高射频功率介于50W～1200W之间，低射频功率介于50W～1200W之间；
所述绝缘气体包含氩气，所述氩气的流速介于5sccm～400sccm之间。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，采用等离子体刻蚀工艺对所述保护层与所述图形转移层进行刻蚀。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述保护层的形成与所述图形转移层的刻蚀在同一个反应腔室内进行。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述离子注入采用的离子包含硼离子。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，离子注入的角度与所述衬底表面法线的夹角介于0°～30°之间。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述图形定义层的材质包含无定型硅，所述图形掩膜层的材质包含光刻胶，所述图形转移层为抗反射涂层。
10.一种半导体结构，其特征在于，采用如权利要求1～9中任一项所述的半导体结构的制作方法制作而成。
CN202111580399.1A 2021-12-22 2021-12-22 半导体结构及其制作方法 Pending CN114420629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111580399.1A CN114420629A (zh) 2021-12-22 2021-12-22 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111580399.1A CN114420629A (zh) 2021-12-22 2021-12-22 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114420629A true CN114420629A (zh) 2022-04-29

Family

ID=81267304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111580399.1A Pending CN114420629A (zh) 2021-12-22 2021-12-22 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114420629A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564894A (zh) * 2023-06-26 2023-08-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564894A (zh) * 2023-06-26 2023-08-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN116564894B (zh) * 2023-06-26 2023-09-26 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US20180182637A1 (en) Techniques for processing substrates using directional reactive ion etching
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
CN110911476B (zh) 一种埋入式栅极结构及其制造方法
CN101329519A (zh) 光刻胶的去除方法和制造镶嵌结构的方法
US7998871B2 (en) Mask forming and implanting methods using implant stopping layer
US8343842B2 (en) Method for reducing plasma discharge damage during processing
CN104900520A (zh) 半导体器件的形成方法
CN114420629A (zh) 半导体结构及其制作方法
US6924217B2 (en) Method of forming trench in semiconductor device
US5912187A (en) Method of fabricating circuits
KR100698079B1 (ko) 반도체소자 및 그의 제조방법
CN109585290B (zh) 半导体器件及其形成方法
CN112366179A (zh) 半导体器件结构和制备方法
CN113611605B (zh) 图案化结构的制作方法
KR100790740B1 (ko) 실리콘-게르마늄 접합 형성 방법 및 이를 이용한 반도체소자의 제조 방법
US20230298901A1 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
CN111383920B (zh) 半导体结构及其形成方法
KR100743629B1 (ko) 반도체 소자의 제조방법
KR101060716B1 (ko) 반도체 소자의 형성 방법
CN118280956A (zh) 半导体结构及其形成方法
KR20060079608A (ko) 반도체 소자의 제조 방법
CN114038752A (zh) 一种高压mosfet器件及其制造方法
CN113327850A (zh) 半导体结构及其形成方法
KR100695438B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination