CN105070718B - 一种降低sonos存储器串联电阻的方法 - Google Patents

一种降低sonos存储器串联电阻的方法 Download PDF

Info

Publication number
CN105070718B
CN105070718B CN201510505846.5A CN201510505846A CN105070718B CN 105070718 B CN105070718 B CN 105070718B CN 201510505846 A CN201510505846 A CN 201510505846A CN 105070718 B CN105070718 B CN 105070718B
Authority
CN
China
Prior art keywords
silicon nitride
polysilicon
side wall
sonos
series resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510505846.5A
Other languages
English (en)
Other versions
CN105070718A (zh
Inventor
赵鹏
刘凯
张可刚
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510505846.5A priority Critical patent/CN105070718B/zh
Publication of CN105070718A publication Critical patent/CN105070718A/zh
Application granted granted Critical
Publication of CN105070718B publication Critical patent/CN105070718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种降低SONOS存储器串联电阻的方法，包含：第1步，在硅衬底上形成栅氧化层及多晶硅栅极，在多晶硅栅极上形成氮化硅；第2步，涂覆光刻胶，利用氮化硅光刻的掩膜版将选择管多晶硅与SONOS管多晶硅侧墙发生融合的区域定义出来；第3步，进行多晶硅上接触孔区氮化硅刻蚀；第4步，去除光刻胶；第5步，去除侧墙融合区域的氮化硅。本发明将多晶硅上接触孔区氮化硅刻蚀层次位置移到侧墙刻蚀及源漏注入前的氧化硅形成步骤之后，利用氮化硅刻蚀掩膜版将SONOS多晶硅与选择管多晶硅之间定义出来，解决了选择管侧墙与SONOS侧墙之间融合的问题，在进行源漏注入时原融合区域也能得到注入，降低了器件的串联电阻。

Description

一种降低SONOS存储器串联电阻的方法
技术领域
本发明涉及半导体集成电路制造领域，特别是指一种降低SONOS存储器(本发明所涉及的SONOS存储器是指一个基本的存储单元由一个SONOS管和一个选择管2个管子构成的存储器，简称2T)串联电阻的方法。
背景技术
SONOS工艺是常见的一种存储器制造工艺,广泛应用在卡类产品的设计中,是国内卡类应用的首选工艺。
由于成本以及竞争力等需求,Flash芯片面积越来越小,通常做法是在原有结构上减小各个元件的尺寸,来达到减小整体面积的目的。典型的SONOS存储器管芯结构如图1，包含字线BL，字线WL，第二字线WLS。要缩小SONOS管芯的面积,在X方向上,由于SONOS管的多晶硅(控制栅极)到选择管的多晶硅(控制栅极)之间不落孔，同时也不存在隔离问题，所以减小多晶硅到多晶硅的距离(图中的F)是最可行的方案。
但实际制程中由于有栅极侧墙的存在,制程中SONOS管多晶硅到选择管多晶硅间距变小,在形成栅极侧墙步骤时会使得栅极侧墙融合,从而导致此处栅极侧墙偏厚很多,而后续的侧墙蚀刻无法将融合的区域刻开(如图2)，最后在源漏注入时,融合的栅极侧墙会导致源漏注入不能注入到两个多晶硅之间的区域.由于没有注入,多晶硅之间会形成一块高阻区域，而这块高阻区域会大大降低电流,使得SONOS工作出现异常，从而对flash器件工作产生不好的影响。同时由于侧墙蚀刻为整面蚀刻(无光刻板定义),无法去除特定区域侧墙。整体增加蚀刻则会改变正常区域侧墙的形貌。如果要将多晶硅之间的侧墙去除,则需要额外增加一块光刻板。
发明内容
本发明所要解决的技术问题是提供一种降低SONOS存储器串联电阻的方法，降低存储器SONOS管与选择管之间较高的串联电阻的问题。
为解决上述问题，本发明所述的一种降低SONOS存储器串联电阻的方法，包含：
第1步，在硅衬底上形成栅氧化层及多晶硅栅极，在多晶硅栅极上形成氮化硅，以及形成栅极侧墙；
第2步，涂覆光刻胶，利用氮化硅光刻的掩膜版将选择管多晶硅与SONOS管多晶硅侧墙发生融合的区域定义出来；
第3步，进行多晶硅上接触孔区域氮化硅的刻蚀；
第4步，去除光刻胶；
第5步，去除侧墙融合区域的氮化硅。
进一步地，所述第3步中，氮化硅刻蚀采用干法，由于各侧墙融合程度不同，氮化硅刻蚀不能保证将多晶硅之间的侧墙完全去除。
进一步地，所述第5步，去除氮化硅采用磷酸的湿法刻蚀，确保侧墙融合区域的氮化硅完全去除。
进一步地，采用磷酸湿法刻蚀时，器件其他区域有源漏注入前形成的氧化硅层保护，不受影响。
本发明所述的一种降低SONOS存储器串联电阻的方法，对工艺顺序进行了调整，将多晶硅上接触孔区域的氮化硅刻蚀移到侧墙刻蚀及SPOX之后，利用多晶硅上氮化硅刻蚀的掩膜版将SONOS多晶硅与选择管多晶硅之间定义出来，氮化硅刻蚀只开在需要落孔的多晶硅上，解决了选择管侧墙与SONOS侧墙之间融合的问题，在进行源漏注入时原融合区域也能得到注入，降低了器件的串联电阻。
附图说明
图1是2T SONOS存储器管芯结构示意图。
图2是2T SONOS存储器侧墙融合示意图。
图3是采用多晶硅上氮化硅刻蚀掩膜版定义侧墙融合区域。
图4是采用湿法刻蚀去除氮化硅。
图5是本发明方法流程图。
具体实施方式
下面结合附图列举一实施例说明如下。
本发明所述的一种降低SONOS存储器串联电阻的方法，包含：
第1步，在硅衬底上形成栅氧化层及多晶硅栅极，在多晶硅栅极上形成氮化硅；以及形成栅极侧墙。
第2步，涂覆光刻胶，利用氮化硅光刻的掩膜版将选择管多晶硅与SONOS管多晶硅侧墙发生融合的区域定义出来，如图3所示。
第3步，进行多晶硅上接触孔区氮化硅的刻蚀；氮化硅刻蚀采用干法，由于各侧墙融合程度不同，氮化硅刻蚀不能保证将多晶硅之间的侧墙完全去除。
第4步，去除光刻胶。
第5步，去除侧墙融合区域的氮化硅。去除氮化硅采用磷酸的湿法刻蚀，确保侧墙融合区域的氮化硅完全去除。如图4所示。磷酸湿法刻蚀时，器件其他区域因为有源漏注入前形成的氧化硅的保护，不受影响。
本发明将多晶硅上接触孔区氮化硅刻蚀移到侧墙刻蚀及源漏注入前的氧化硅淀积工艺之后，利用多晶硅上接触孔区氮化硅刻蚀的掩膜版将侧墙融合区域定义出来，在工艺上有如下的需要注意的要点:
1.多晶硅上接触孔区氮化硅刻蚀掩膜版将SONOS存储阵列中侧墙融合区域定义,由于多晶硅间距缩小,则多晶硅上接触孔区氮化硅刻蚀层次的最小尺寸随之变动，这对光刻有较高要求。多晶硅上接触孔区氮化硅刻蚀层次设计规则要相应变动,同时生产中也许需要用到更高等级的掩膜版。
2.多晶硅上接触孔区氮化硅刻蚀由单纯氮化硅刻蚀改为氧化硅和氮化硅刻蚀。
3.去胶后磷酸湿法刻蚀对多晶硅上氮化硅以及侧墙有一定的过刻蚀：
由于多晶硅上氮化硅打开的区域(0.27μm)远大于将来孔的区域(0.17μm),多晶硅上氮化硅不存在过刻蚀问题。
多晶硅之间侧墙的过刻蚀,由于此处不会落孔,所以也无影响。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种降低SONOS存储器串联电阻的方法，其特征在于：包含：
第1步，在硅衬底上形成栅氧化层及多晶硅栅极，在多晶硅栅极上形成氮化硅，同时在栅极两侧形成氮化硅的栅极侧墙；
第2步，涂覆光刻胶，利用氮化硅光刻的掩膜版将选择管多晶硅与SONOS管多晶硅侧墙发生融合的区域定义出来；
第3步，进行多晶硅上融合区域氮化硅刻蚀；
第4步，去除光刻胶，
第5步，去除侧墙融合区域的氮化硅，然后进行源、漏的注入。
2.如权利要求1所述的降低SONOS存储器串联电阻的方法，其特征在于：所述第3步中，氮化硅刻蚀采用干法，刻蚀时侧墙融合区域也同步刻蚀；由于各侧墙融合程度不同，氮化硅刻蚀不能保证将多晶硅之间的侧墙完全去除。
3.如权利要求1所述的降低SONOS存储器串联电阻的方法，其特征在于：所述第5步，去除氮化硅采用磷酸的湿法刻蚀，确保侧墙融合区域的氮化硅完全去除。
4.如权利要求3所述的降低SONOS存储器串联电阻的方法，其特征在于：所述采用磷酸湿法刻蚀时，器件侧墙融合区域以外的其他区域有源漏注入前形成的氧化硅保护，不受影响。
CN201510505846.5A 2015-08-18 2015-08-18 一种降低sonos存储器串联电阻的方法 Active CN105070718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510505846.5A CN105070718B (zh) 2015-08-18 2015-08-18 一种降低sonos存储器串联电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510505846.5A CN105070718B (zh) 2015-08-18 2015-08-18 一种降低sonos存储器串联电阻的方法

Publications (2)

Publication Number Publication Date
CN105070718A CN105070718A (zh) 2015-11-18
CN105070718B true CN105070718B (zh) 2019-01-04

Family

ID=54500049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510505846.5A Active CN105070718B (zh) 2015-08-18 2015-08-18 一种降低sonos存储器串联电阻的方法

Country Status (1)

Country Link
CN (1) CN105070718B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472622B (zh) * 2022-09-15 2023-07-18 杭州领开半导体技术有限公司 组对结构非易失性存储器的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110781A (en) * 1997-07-14 2000-08-29 Texas Instruments Incorporated Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
CN102324429A (zh) * 2011-09-29 2012-01-18 上海宏力半导体制造有限公司 新型双晶体管sonos闪存存储单元结构及其操作方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110781A (en) * 1997-07-14 2000-08-29 Texas Instruments Incorporated Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
CN102324429A (zh) * 2011-09-29 2012-01-18 上海宏力半导体制造有限公司 新型双晶体管sonos闪存存储单元结构及其操作方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法

Also Published As

Publication number Publication date
CN105070718A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN104425366B (zh) 半导体结构的形成方法
CN102254867B (zh) 快闪存储器的制作方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
CN103311098B (zh) 一种改善晶圆背面色差的方法
CN103367261B (zh) 半导体结构的形成方法
CN103456787A (zh) 晶体管元件及其制造方法
CN105513954A (zh) 半导体器件的形成方法
CN103107076A (zh) 分离栅极式快闪存储器及存储器组的制作方法
CN104600034A (zh) 嵌入式闪存的制备方法
CN102403264B (zh) 金属栅mos器件的接触孔刻蚀方法
CN103972176A (zh) 半导体器件的制备方法
US20160093649A1 (en) Semiconductor device and related manufacturing method
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
CN107706107B (zh) 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN103887160A (zh) 控制栅极刻蚀方法
CN106505042A (zh) 半导体器件的制备方法
CN101930921B (zh) 提高栅极尺寸均匀性的方法
JP2008283158A (ja) 半導体素子及びその製造方法
CN104617217B (zh) 电阻式非挥发性存储器装置及其制作方法
CN105097702A (zh) 闪存制造方法
KR102075722B1 (ko) 반도체 소자 및 그의 제조 방법
KR101068141B1 (ko) Ｍｅｅｌ 소자 제조방법
CN107994021B (zh) 闪存及其制造方法
CN105529333B (zh) 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法
KR100833436B1 (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant