CN105097702A - 闪存制造方法 - Google Patents
闪存制造方法 Download PDFInfo
- Publication number
- CN105097702A CN105097702A CN201410171809.0A CN201410171809A CN105097702A CN 105097702 A CN105097702 A CN 105097702A CN 201410171809 A CN201410171809 A CN 201410171809A CN 105097702 A CN105097702 A CN 105097702A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- area
- flash memory
- memory system
- making method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种闪存制造方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在第一区域上依次形成第一多晶硅层和隧穿氧化层，在第一区域和第二区域上形成第二多晶硅层；对第一区域上的第一多晶硅层和第二多晶硅层进行光刻和刻蚀工艺形成堆叠栅结构；对第二多晶硅层进行光刻和刻蚀工艺，以去除存储单元区域的部分区域以及外围电路区域上的堆叠栅结构的第二多晶硅层，形成第一栅极结构，并在第二区域上形成第二栅极结构；在堆叠栅结构、第一栅极结构和第二栅极结构两侧形成侧墙；以及去除第二区域上的侧墙。本发明对第二多晶硅层进行光刻和刻蚀工艺之后再形成侧墙，防止出现多晶硅残留，可提高器件的性能和可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存制造方法。
背景技术
存储器用于储存大量数字信息，多年来，工艺技术的进步和市场需求催生越来越多高密度的各类型存储器，其中，闪存(Flashmemory)由其具有寿命长、集成度高、存取速度快、易于擦除和重写等优点被广泛应用在各类电子产品诸如智能卡、SIM卡、微处理器、手机中。
通常，一个典型的闪存器件包括存储区域和外围电路区域(periphery)，其中存储区域包括了存储单元部分(cell)，外围电路区域包括各类晶体管。为了提高集成度和工艺效率，嵌入式闪存技术将闪存工艺嵌入到标准的逻辑或混合电路工艺中。
具体地说，现有的嵌入式闪存制造流程通常包括如下步骤：
参照图1A，提供半导体衬底101，所述半导体衬底101包括第一区域111和第二区域122，所述第一区域111用于形成闪存结构，所述第一区域111进一步包括外围电路区域113和存储单元区域112，所述第二区域122用于进行标准逻辑电路工艺；
参照图1B，在第一区域111形成第一多晶硅层105，用以形成闪存结构的浮栅和选择栅，在第一区域111和第二区域122上形成第二多晶硅层104，用以形成闪存结构的控制栅以及标准逻辑电路中晶体管的栅极；
参照图1C，对所述第一区域111的第一多晶硅层105和第二多晶硅层104进行光刻和刻蚀工艺形成堆叠栅结构；
参照图1D，在所述堆叠栅结构两侧形成侧墙106；
参照图1E，对第二多晶硅层104进行光刻和刻蚀工艺，以去除第一区域111部分堆叠栅结构的第二多晶硅层104，并在第二区域形成栅极结构。
实践中发现，上述方法易在第一区域部分侧墙106的角落处形成多晶硅残留109，影响器件的性能和可靠性。
发明内容
本发明提供一种闪存制造方法，以解决侧墙角落处易残留多晶硅的问题。
为解决上述技术问题，本发明提供一种闪存制造方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域包括外围电路区域和存储单元区域；
在所述第一区域上依次形成第一多晶硅层和隧穿氧化层，在所述第一区域和第二区域上形成第二多晶硅层；
对所述第一区域上的第一多晶硅层和第二多晶硅层进行光刻和刻蚀工艺形成堆叠栅结构；
对所述第二多晶硅层进行光刻和刻蚀工艺，以去除所述存储单元区域的部分区域以及外围电路区域上的堆叠栅结构的第二多晶硅层，形成第一栅极结构，并在所述第二区域上形成第二栅极结构；
在所述堆叠栅结构、第一栅极结构和第二栅极结构两侧形成侧墙；以及
去除所述第二区域上的侧墙。
可选的，在所述的闪存制造方法中，所述第一多晶硅层的厚度为所述第二多晶硅层的厚度为所述隧穿氧化层的厚度为
可选的，在所述的闪存制造方法中，利用化学气相沉积工艺形成所述第一多晶硅层和第二多晶硅层。
可选的，在所述的闪存制造方法中，采用干法刻蚀工艺去除所述存储单元区域的部分区域以及所述外围电路区域上的堆叠栅结构的第二多晶硅层，所述干法刻蚀工艺采用的刻蚀气体为HBr、Cl2或HeO2中的一种或几种。
可选的，在所述的闪存制造方法中，去除所述第二区域栅极的侧墙的步骤为：在所述第一区域上形成掩膜层；利用湿法刻蚀工艺去除所述第二区域上的侧墙；以及去除所述掩膜层。
可选的，在所述的闪存制造方法中，所述掩膜层为二氧化硅。
与现有技术相比，本发明对第二多晶硅层进行光刻和刻蚀工艺之后再形成侧墙，避免侧墙影响第二多晶硅的刻蚀，最后再去除第二区域上的侧墙，这样并不会造成多晶硅残留的缺陷，有利于提高器件的性能和可靠性。
附图说明
图1A至1E为现有的闪存制造方法各步骤的剖面结构示意图；
图2为本发明一实施例所提供的闪存制造方法的流程图；
图3A至图3F为本发明一实施例所提供的闪存制造方法各步骤的剖面结构示意图。
具体实施方式
根据背景技术所述，现有的闪存制造方法制造流程容易在侧墙的角落处形成多晶硅残留，严重影响器件的性能和可靠性。本申请发明人经过长期研究发现，之所以出现多晶硅残留是因为侧墙角落处较难被刻蚀到，也就是说，侧墙的存在影响了对第二多晶硅层的刻蚀。为此，本发明提供一种闪存制造方法，形成堆叠栅结构后不形成侧墙结构，而是先对第二多晶硅层进行光刻和刻蚀工艺，由于此时尚未形成侧墙结构，较易控制刻蚀工艺的效果，能够很好的去除该些第二多晶硅层，避免产生缺陷。
请参考图2，其为本发明实施例所提供的闪存制造方法的流程图，结合该图2，该方法包括以下步骤：
步骤S210，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域包括外围电路区域和存储单元区域；
步骤S220，在所述第一区域上依次形成第一多晶硅层和隧穿氧化层，并在所述第一区域和第二区域上形成第二多晶硅层；
步骤S230，对所述第一区域上的第一多晶硅层和第二多晶硅层进行光刻和刻蚀工艺形成堆叠栅结构；
步骤S240，对所述第二多晶硅层进行光刻和刻蚀工艺，以去除所述存储单元区域的部分区域以及外围电路区域上的堆叠栅结构的第二多晶硅层形成第一栅极结构，并在第二区域上形成第二栅极结构；
步骤S250，在所述堆叠栅结构、第一栅极结构和第二栅极结构两侧形成侧墙；
步骤S260，去除所述第二区域上第二栅极结构两侧的侧墙。
下面将结合剖面示意图对本发明的闪存制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
如图3A所示，并结合步骤S210，首先，提供一半导体衬底301，所述半导体衬底301包括第一区域311和第二区域322。所述第一区域311用于形成闪存结构，也称为高压区域。所述第二区域322用于进行标准逻辑电路工艺，也称为低压区域。其中，所述第一区域311进一步包括外围电路区域313和存储单元区域312，所述第一区域已经进行了阱注入例如存储单元部分的深N阱、外围电路的P阱等步骤，并且，所述第一区域311和第二区域322中均已形成有隔离沟道302。为使得图示能清楚的表达本申请的核心思想，图中仅以示意图的形成表示了部分第一区域311和第二区域322器件和结构，并不代表本发明的闪存制造方法中仅包括该些部分，公知的闪存结构和工艺步骤也可包含在其中。
如图3B所示，并结合步骤S220，在第一区域311上依次形成第一多晶硅层305和隧穿氧化层307，并在第一区域311和第二区域322上形成第二多晶硅层304。所述第一多晶硅层305用以形成闪存结构的浮栅和选择栅，所述第二多晶硅层304用以形成闪存结构的控制栅以及标准逻辑电路中晶体管的栅极。第一多晶硅层305可以仅覆盖第一区域311的部分区域，隧穿氧化层307覆盖第一多晶硅层305以及第一区域311的其他部分，第二多晶硅304覆盖隧穿氧化层307以及第二区域322，这样第二多晶硅层304形成的控制栅和第一多晶硅层305形成的浮栅能通过隧穿效应进行数据的写入和擦除。可以用本领域人员公知的方法形成所述第一多晶硅层305、第二多晶硅层304和隧穿氧化层307，例如化学气相沉积(CVD)等方法。其中所述第一多晶硅层305的厚度优选为所述第二多晶硅层304的厚度优选为所述隧穿氧化层的厚度优选为
如图3C所示，并结合步骤S230，对所述第一区域311上的第一多晶硅层305和第二多晶硅层304进行光刻和刻蚀工艺形成堆叠栅结构。这样在形成了存储单元区域312的浮栅和控制栅的堆叠栅结构的同时，也在外围电路区域313形成了堆叠栅结构，存储单元区域312的部分区域上以及外围电路区域313上并不需要形成堆叠栅，需要在后续的工艺中去除该部分的第二多晶硅层304。
如图3D所示，并结合步骤S240，对第二多晶硅层304进行光刻和刻蚀工艺，以去除存储单元区域312的部分区域以及外围电路区域313上的堆叠栅结构的第二多晶硅层304，形成第一栅极结构，并在第二区域322形成第二栅极结构。此时尚未形成侧墙结构，而是直接对第二多晶硅层304进行光刻和刻蚀工艺，能够很好的去除该些第二多晶硅层，避免产生缺陷。具体的，先在所述半导体衬底301形成掩膜层如光阻层，并进行曝光显影工艺形成图案化掩膜层，接着以图案化掩膜层为掩膜刻蚀第二多晶硅层304，最后去除所述图案化掩膜层。可以采用干法刻蚀工艺去除所述第二多晶硅层，刻蚀气体可以是HBr、Cl2或HeO2中的一种或几种，优选的刻蚀温度40℃～100℃。
如图3E所示，并结合步骤S250，对第二多晶硅层304进行光刻和刻蚀工艺之后，在所述堆叠栅结构、第一栅极结构和第二栅极结构两侧形成侧墙306。可同时在第一区域311和第二区域322上的堆叠栅结构、第一栅极结构和第二栅极结构侧壁一并形成侧墙，其中第二区域322上的第二栅极结构侧壁的侧墙在后续的步骤中去除即可。
如图3F所示，并结合步骤S260，去除所述第二区域322上第二栅极结构侧壁的侧墙。具体的，可以在第一区域311形成掩膜层308，然后利用刻蚀工艺去除第二区域322上第二栅极结构侧壁的侧墙。所述掩膜层为氧化物，优选硅的氧化物。可采用常规的湿法或干法刻蚀工艺去除第二区域322第二栅极结构侧壁的侧墙，随后再去除掩膜层308。
综上所述，本发明提供的闪存制造方法将侧墙形成的步骤设置于第二多晶硅层去除步骤之后，最后再去除第二区域栅极的侧墙，这样并不会造成多晶硅残留的缺陷，大大提高器件的性能和可靠性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种闪存制造方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域包括外围电路区域和存储单元区域；
在所述第一区域上依次形成第一多晶硅层和隧穿氧化层，在所述第一区域和第二区域上形成第二多晶硅层；
对所述第一区域上的第一多晶硅层和第二多晶硅层进行光刻和刻蚀工艺形成堆叠栅结构；
对所述第二多晶硅层进行光刻和刻蚀工艺，以去除所述存储单元区域的部分区域以及所述外围电路区域上的堆叠栅结构的第二多晶硅层，形成第一栅极结构，并在所述第二区域上形成第二栅极结构；
在所述堆叠栅结构、第一栅极结构和第二栅极结构两侧形成侧墙；以及
去除所述第二区域上的侧墙。
2.如权利要求1所述的闪存制造方法，其特征在于，所述第一多晶硅层的厚度为
3.如权利要求1所述的闪存制造方法，其特征在于，所述第二多晶硅层的厚度为
4.如权利要求1所述的闪存制造方法，其特征在于，所述隧穿氧化层的厚度为
5.如权利要求1所述的闪存制造方法，其特征在于，利用化学气相沉积工艺形成所述第一多晶硅层和第二多晶硅层。
6.如权利要求1所述的闪存制造方法，其特征在于，采用干法刻蚀工艺去除所述存储单元区域的部分区域以及所述外围电路区域上的堆叠栅结构的第二多晶硅层。
7.如权利要求6所述的闪存制造方法，其特征在于，所述干法刻蚀工艺采用刻蚀气体为HBr、Cl2或HeO2中的一种或几种。
8.如权利要求1所述的闪存制造方法，其特征在于，去除所述第二区域上的侧墙的步骤包括：
在所述第一区域上形成掩膜层；
利用湿法刻蚀工艺去除所述第二区域上的侧墙；以及
去除所述掩膜层。
9.如权利要求8所述的闪存制造方法，其特征在于，所述掩膜层为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410171809.0A CN105097702B (zh) | 2014-04-25 | 2014-04-25 | 闪存制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410171809.0A CN105097702B (zh) | 2014-04-25 | 2014-04-25 | 闪存制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097702A true CN105097702A (zh) | 2015-11-25 |
| CN105097702B CN105097702B (zh) | 2018-02-09 |
Family
ID=54577824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410171809.0A Active CN105097702B (zh) | 2014-04-25 | 2014-04-25 | 闪存制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097702B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735752A (zh) * | 2018-05-07 | 2018-11-02 | 上海华力微电子有限公司 | 一种闪存单元结构的制备方法 |
| CN112652626A (zh) * | 2020-12-18 | 2021-04-13 | 华虹半导体(无锡)有限公司 | NORD flash制造方法、器件和存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330049A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
| US20090256193A1 (en) * | 2006-05-10 | 2009-10-15 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN102945832A (zh) * | 2012-11-20 | 2013-02-27 | 上海宏力半导体制造有限公司 | 闪存器件的形成方法 |
-
2014
- 2014-04-25 CN CN201410171809.0A patent/CN105097702B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090256193A1 (en) * | 2006-05-10 | 2009-10-15 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| CN101330049A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN102945832A (zh) * | 2012-11-20 | 2013-02-27 | 上海宏力半导体制造有限公司 | 闪存器件的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735752A (zh) * | 2018-05-07 | 2018-11-02 | 上海华力微电子有限公司 | 一种闪存单元结构的制备方法 |
| CN112652626A (zh) * | 2020-12-18 | 2021-04-13 | 华虹半导体(无锡)有限公司 | NORD flash制造方法、器件和存储介质 |
| CN112652626B (zh) * | 2020-12-18 | 2022-09-30 | 华虹半导体(无锡)有限公司 | NORD flash制造方法、器件和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097702B (zh) | 2018-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106356374A (zh) | 快闪存储器及其制作方法 | |
| JP2017502498A (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN105097702A (zh) | 闪存制造方法 | |
| CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| US7951674B2 (en) | Method for fabricating a SONOS memory | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US7535050B2 (en) | Memory structure with high coupling ratio | |
| CN107634061B (zh) | 一种半导体器件的制造方法 | |
| CN105470127A (zh) | 去除深沟槽中残留光阻的方法及闪存的制作方法 | |
| CN103441075A (zh) | 浮栅mos晶体管的制造方法 | |
| CN103972176A (zh) | 半导体器件的制备方法 | |
| CN110416221B (zh) | 半导体器件的形成方法 | |
| CN109686665A (zh) | 半导体器件隔离侧墙制造方法 | |
| CN103066025A (zh) | 分离栅闪存之顶部源线耦合的方法 | |
| CN113161361B (zh) | 或非型闪存器件及其制造方法 | |
| KR20100078261A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100632639B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN102005376A (zh) | 构造浮栅的方法 | |
| CN101599431B (zh) | 掩模刻蚀制程中减少多晶硅损失的方法 | |
| CN114121786A (zh) | Nor闪存器件的制造方法 | |
| CN103633031A (zh) | 半导体装置的形成方法 | |
| TWI508187B (zh) | 半導體裝置的形成方法 | |
| TWI639227B (zh) | 一種記憶體元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |