CN108735752A - 一种闪存单元结构的制备方法 - Google Patents
一种闪存单元结构的制备方法 Download PDFInfo
- Publication number
- CN108735752A CN108735752A CN201810428572.8A CN201810428572A CN108735752A CN 108735752 A CN108735752 A CN 108735752A CN 201810428572 A CN201810428572 A CN 201810428572A CN 108735752 A CN108735752 A CN 108735752A
- Authority
- CN
- China
- Prior art keywords
- gate structure
- floating gate
- well
- fgs floating
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 238000007667 floating Methods 0.000 claims abstract description 72
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体技术领域，尤其涉及一种闪存单元结构的制备方法，包括：提供具有P阱的一衬底，于P阱的上表面制备形成相互间隔的第一浮栅结构和第二浮栅结构；对中心区和外围逻辑区内的P阱暴露出的上表面进行N型离子注入；刻蚀中心区内的P阱暴露出的上表面一预设厚度；对刻蚀后的中心区内的P阱暴露出的上表面进行N型离子注入形成源极，并对外围逻辑区内的P阱暴露出的上表面进行轻掺杂形成漏极；步骤S5，于第一浮栅结构和第二浮栅结构邻近外围逻辑区的侧面形成侧墙；能够使形成的源极可以与沟道有效连接，降低源极端的电阻，从而降低源极有源区损失不稳定导致的擦除电流变化较大的问题，提高与擦除相关的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种闪存单元结构的制备方法。
背景技术
闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行制造，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也督促闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，降低的闪存单元的有源区宽度和沟道的长度，都会使闪存单元的性能受到影响。
为了提高闪存单元的密度而提出的源极自对准技术，其使用已经形成的闪存控制栅极作为对准的依据。这种结构已经成为65nm节点的主流工艺，但是担心由于先进行刻蚀，后进行离子注入导致的源端横向扩散的不同导致的擦除速度差异。晶圆内的擦除速度的差别，在良率测试中很难协调，而为了整体的擦除均匀性(使擦除慢/快的单元同时擦除完成)，有时需要故意增加擦除的时间或是电压，那么对于擦除速度快的存储单元，其电流大会增加从而导致漏电，使整个单元擦除失效。后续提出一种将自对准源极刻蚀和离子注入交换顺序的方法来形成源极的方法。这种方法先进行从理论上可行，但是会将离子注入到1500A(埃)的氧化硅下面，需要大的能量，而这个能量对于硅来说是不能接受的。
同时，相对于原有的源极来看，自对准源极技术中的源极在刻蚀浅沟槽隔离的同时，也会消耗硅(大概200A)，引起源极的连接处不能进行有效的扩散，表面浓度较低，从计算机的仿真可以看到，表面沟道长度较大。表面的低浓度在反型时不能有效导通漏极的电流，从而降低电流。这都会加剧擦除单元的电流退化，一方面需要更大的栅极电压开启，增加了功耗。而且由于刻蚀时的偏差和刻蚀等离子体分布的不均匀性，导致硅损失的量和底部有源区的形貌不同，这些差别都会引起后续离子注入形貌的差别。这些变化都会影响闪存单元的擦除特性，同时会对导致工艺的窗口变小。
发明内容
针对上述问题，本发明提出了一种闪存单元结构的制备方法，其中，包括：
步骤S1，提供具有P阱的一衬底，于所述P阱的上表面制备形成相互间隔的第一浮栅结构和第二浮栅结构，并将所述第一浮栅结构和所述第二浮栅结构之间的区域定义为中心区，以及将所述第一浮栅结构和所述第二浮栅结构背向所述中心区的外侧区域定义为外围逻辑区；
步骤S2，对所述中心区和所述外围逻辑区内的所述P阱暴露出的上表面进行N型离子注入；
步骤S3，刻蚀所述中心区内的所述P阱暴露出的上表面一预设厚度；
步骤S4，对刻蚀后的所述中心区内的所述P阱暴露出的上表面进行N型离子注入形成源极，并对所述外围逻辑区内的所述P阱暴露出的上表面进行轻掺杂形成漏极；
步骤S5，于所述第一浮栅结构和所述第二浮栅结构邻近所述外围逻辑区的侧面形成侧墙。
上述的制备方法，其中，所述预设厚度为200～300A。
上述的制备方法，其中，所述步骤S2中，采用砷离子进行注入。
上述的制备方法，其中，所述步骤S2中，采用砷离子进行注入。
上述的制备方法，其中，所述步骤S2中，注入剂量为5*1013atom/cm2～5*1014atom/cm2。
上述的制备方法，其中，所述步骤S2中，注入所需的电压为10kV～15kV。
上述的制备方法，其中，所述步骤S1中，相互间隔的所述第一浮栅结构和所述第二浮栅结构通过刻蚀一浮栅预制备层获得；具体步骤包括：
步骤A1，提供所述浮栅预制备层覆盖所述P阱的上表面；
步骤A2，刻蚀穿透所述中心区内的所述浮栅预制备层形成第一栅极，以及刻蚀穿透所述外围逻辑区内的所述浮栅预制备层形成第二栅极，刻蚀完成后形成所述第一浮栅结构和所述第二浮栅结构。
上述的制备方法，其中，还包括：
步骤A3，对所述第一浮栅结构和所述第二浮栅结构的上表面及侧壁进行预氧化。
上述的制备方法，其中，所述步骤S2中的N型离子注入为重掺杂。
上述的制备方法，其中，所述步骤S4中的N型离子注入为重掺杂。
有益效果：本发明提出的一种闪存单元结构的制备方法，能够使形成的源极可以与沟道有效连接，降低源极端的电阻，从而降低源极有源区损失不稳定导致的擦除电流变化较大的问题，提高与擦除相关的性能。
附图说明
图1为本发明一实施例中闪存单元结构的制备方法的步骤流程图；
图2～图4为本发明一实施例中闪存单元结构的制备方法中各个步骤形成的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种闪存单元结构的制备方法，所形成的结构可以如图2～4所示，其中，该制备方法可以包括：
步骤S1，提供具有P阱10的一衬底，于P阱10的上表面制备形成相互间隔的第一浮栅结构100和第二浮栅结构200，并将第一浮栅结构100和第二浮栅结构200之间的区域定义为中心区CE，以及将第一浮栅结构100和第二浮栅结构200背向中心区CE的外侧区域定义为外围逻辑区EG；
步骤S2，对中心区CE和外围逻辑区EG内的P阱10暴露出的上表面进行N型离子注入，在中心区CE处P阱10暴露出的上表面形成第一注入部分DP1，以及在外围逻辑区EG处P阱10暴露出的上表面形成第二注入部分DP2；
步骤S3，刻蚀中心区CE内的P阱10暴露出的上表面一预设厚度；
步骤S4，对刻蚀后的中心区CE内的P阱10暴露出的上表面进行N型离子注入形成源极，并对外围逻辑区EG内的P阱暴露出的上表面进行轻掺杂形成漏极；
步骤S5，于第一浮栅结构100和第二浮栅结构200邻近外围逻辑区EG的侧面形成侧墙。
上述技术方案中，步骤S4中对外围逻辑区EG内的P阱暴露出的上表面进行轻掺杂采用的是N型离子；由于需要先进行注入，本发明在完成上述的注入以后才能够形成侧墙。
在一个较佳的实施例中，预设厚度可以为200～300A(埃)，例如为220A，或240A，或260A，或280A等。
在一个较佳的实施例中，步骤S2中，可以采用砷离子对中心区进行注入，且该砷离子为N型离子，注入浓度可以是重掺杂。
在一个较佳的实施例中，步骤S2中，可以采用砷离子对外围逻辑区进行注入，且该砷离子为N型离子，注入浓度可以是重掺杂。
上述实施例中，优选地，步骤S2中，注入剂量为5*1013atom/cm2～5*1014atom/cm2，举例来说，可以是1*1014atom/cm2，或2*1014atom/cm2，或3*1014atom/cm2，或4*1014atom/cm2等。
上述实施例中，优选地，步骤S2中，注入所需的电压为10kV～15kV，举例来说，可以是11kV，或12kV，或12.5kV，或13kV，或14kV等。
在一个较佳的实施例中，步骤S1中，相互间隔的第一浮栅结构100和第二浮栅结构200通过刻蚀一浮栅预制备层获得；具体步骤包括：
步骤A1，提供浮栅预制备层覆盖P阱10的上表面；
步骤A2，刻蚀穿透中心区CE内的浮栅预制备层形成第一栅极沟槽，以及刻蚀穿透外围逻辑区EG内的浮栅预制备层形成第二栅极沟槽，刻蚀完成后形成间隔的第一浮栅结构100和第二浮栅结构200。
上述技术方案中，浮栅预制备层可以是一种复合结构层，此时刻蚀形成的第一浮栅结构100和第二浮栅结构200也为复合结构，如图3所示，第一浮栅结构100由上至下可以依次是第一金属层110、第一隔离层120、第二金属层130和第二隔离层140，第二浮栅结构200由上至下可以依次是第三金属层210、第三隔离层220、第四金属层230和第四隔离层240；第一隔离层120和第三隔离层220也可以是复合结构，例如为氧化物-氮化物-氧化物的复合结构；第二隔离层140和第四隔离层240的材质可以为氧化物。
上述实施例中，优选地，还可以包括：
步骤A3，对第一浮栅结构100和第二浮栅结构200的上表面及侧壁进行预氧化，从而避免后续的注入工艺对浮栅产生影响。
在一个较佳的实施例中，步骤S2中的N型离子注入可以为重掺杂。
在一个较佳的实施例中，步骤S4中的N型离子注入可以为重掺杂。
综上所述，本发明提出的一种闪存单元结构的制备方法，包括：步骤S1，提供具有P阱的一衬底，于P阱的上表面制备形成相互间隔的第一浮栅结构和第二浮栅结构，并将第一浮栅结构和第二浮栅结构之间的区域定义为中心区，以及将第一浮栅结构和第二浮栅结构背向中心区的外侧区域定义为外围逻辑区；步骤S2，对中心区和外围逻辑区内的P阱暴露出的上表面进行N型离子注入；步骤S3，刻蚀中心区内的P阱暴露出的上表面一预设厚度；步骤S4，对刻蚀后的中心区内的P阱暴露出的上表面进行N型离子注入形成源极，并对外围逻辑区内的P阱暴露出的上表面进行轻掺杂形成漏极；步骤S5，于第一浮栅结构和第二浮栅结构邻近外围逻辑区的侧面形成侧墙；能够使形成的源极可以与沟道有效连接，降低源极端的电阻，从而降低源极有源区损失不稳定导致的擦除电流变化较大的问题，提高与擦除相关的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种闪存单元结构的制备方法，其特征在于，包括：
步骤S1，提供具有P阱的一衬底，于所述P阱的上表面制备形成相互间隔的第一浮栅结构和第二浮栅结构，并将所述第一浮栅结构和所述第二浮栅结构之间的区域定义为中心区，以及将所述第一浮栅结构和所述第二浮栅结构背向所述中心区的外侧区域定义为外围逻辑区；
步骤S2，对所述中心区和所述外围逻辑区内的所述P阱暴露出的上表面进行N型离子注入；
步骤S3，刻蚀所述中心区内的所述P阱暴露出的上表面一预设厚度；
步骤S4，对刻蚀后的所述中心区内的所述P阱暴露出的上表面进行N型离子注入形成源极，并对所述外围逻辑区内的所述P阱暴露出的上表面进行轻掺杂形成漏极；
步骤S5，于所述第一浮栅结构和所述第二浮栅结构邻近所述外围逻辑区的侧面形成侧墙。
2.根据权利要求1所述的制备方法，其特征在于，所述预设厚度为200～300A。
3.根据权利要求1所述的制备方法，其特征在于，所述步骤S2中，采用砷离子对所述中心区进行注入。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S2中，采用砷离子对所述外围逻辑区进行注入。
5.根据权利要求4所述的制备方法，其特征在于，所述步骤S2中，注入剂量为5*1013atom/cm2～5*1014atom/cm2。
6.根据权利要求4所述的制备方法，其特征在于，所述步骤S2中，注入所需的电压为10kV～15kV。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤S1中，相互间隔的所述第一浮栅结构和所述第二浮栅结构通过刻蚀一浮栅预制备层获得；具体步骤包括：
步骤A1，提供所述浮栅预制备层覆盖所述P阱的上表面；
步骤A2，刻蚀穿透所述中心区内的所述浮栅预制备层形成第一栅极，以及刻蚀穿透所述外围逻辑区内的所述浮栅预制备层形成第二栅极，刻蚀完成后形成所述第一浮栅结构和所述第二浮栅结构。
8.根据权利要求7所述的制备方法，其特征在于，还包括：
步骤A3，对所述第一浮栅结构和所述第二浮栅结构的上表面及侧壁进行预氧化。
9.根据权利要求1所述的制备方法，其特征在于，所述步骤S2中的N型离子注入为重掺杂。
10.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中的N型离子注入为重掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810428572.8A CN108735752B (zh) | 2018-05-07 | 2018-05-07 | 一种闪存单元结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810428572.8A CN108735752B (zh) | 2018-05-07 | 2018-05-07 | 一种闪存单元结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735752A true CN108735752A (zh) | 2018-11-02 |
| CN108735752B CN108735752B (zh) | 2021-03-12 |
Family
ID=63937182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810428572.8A Active CN108735752B (zh) | 2018-05-07 | 2018-05-07 | 一种闪存单元结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735752B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926671A (zh) * | 2004-01-22 | 2007-03-07 | 斯班逊有限公司 | 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 |
| US20070228453A1 (en) * | 2006-03-31 | 2007-10-04 | Shunpei Yamazaki | Nonvolatile semiconductor memory device |
| US20130017660A1 (en) * | 2011-07-14 | 2013-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned source and drain structures and method of manufacturing same |
| CN105097702A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存制造方法 |
| US20160005751A1 (en) * | 2011-07-18 | 2016-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for single gate non-volatile memory device |
| US20160254270A1 (en) * | 2007-06-12 | 2016-09-01 | Micron Technology, Inc. | Methods of forming memory devices with isolation structures |
-
2018
- 2018-05-07 CN CN201810428572.8A patent/CN108735752B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926671A (zh) * | 2004-01-22 | 2007-03-07 | 斯班逊有限公司 | 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 |
| US20070228453A1 (en) * | 2006-03-31 | 2007-10-04 | Shunpei Yamazaki | Nonvolatile semiconductor memory device |
| US20160254270A1 (en) * | 2007-06-12 | 2016-09-01 | Micron Technology, Inc. | Methods of forming memory devices with isolation structures |
| US20130017660A1 (en) * | 2011-07-14 | 2013-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned source and drain structures and method of manufacturing same |
| US20160005751A1 (en) * | 2011-07-18 | 2016-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for single gate non-volatile memory device |
| CN105097702A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735752B (zh) | 2021-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465843B1 (en) | MOS-transistor structure with a trench-gate-electrode and a limited specific turn-on resistance and method for producing an MOS-transistor structure | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| CN101866923B (zh) | 三层光罩沟槽mos器件及制造方法 | |
| CN104541363B (zh) | 通过减小掺杂剂在栅极之下的扩散来形成存储器单元的方法 | |
| CN104882447B (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN102208414B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
| CN101114583B (zh) | 半导体功率器件及其制造工艺 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN104701160A (zh) | 制造半导体结构的方法以及半导体结构 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN102738001B (zh) | 具有超级介面的功率晶体管的制作方法 | |
| CN106783611A (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN108039345B (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN101714529A (zh) | 半导体器件及制造该半导体器件的方法 | |
| CN102339834B (zh) | 闪存单元及其形成方法 | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN108735752A (zh) | 一种闪存单元结构的制备方法 | |
| CN111106043A (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN102543706A (zh) | 一种不同多晶硅栅电极厚度的集成工艺 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |