CN101866923B - 三层光罩沟槽mos器件及制造方法 - Google Patents
三层光罩沟槽mos器件及制造方法 Download PDFInfo
- Publication number
- CN101866923B CN101866923B CN2010101750971A CN201010175097A CN101866923B CN 101866923 B CN101866923 B CN 101866923B CN 2010101750971 A CN2010101750971 A CN 2010101750971A CN 201010175097 A CN201010175097 A CN 201010175097A CN 101866923 B CN101866923 B CN 101866923B
- Authority
- CN
- China
- Prior art keywords
- groove
- dielectric layer
- layer
- contact hole
- unit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 230000008021 deposition Effects 0.000 claims abstract description 33
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 132
- 239000002184 metal Substances 0.000 claims description 132
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 100
- 239000000377 silicon dioxide Substances 0.000 claims description 50
- 238000001312 dry etching Methods 0.000 claims description 41
- 235000012239 silicon dioxide Nutrition 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004411 aluminium Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种三层光罩沟槽N型MOS器件及制造方法，在沟槽以及导电多晶硅制作完成后，本发明利用栅极沟槽与栅极接触沟槽之间的不同开口尺寸，通过沉积具有良好台阶覆盖能力的介质层，使栅极沟槽槽口和栅极接触沟槽槽口出现不同形貌，然后经过干法刻蚀制程，再辅助以光刻制程，可以实现在需要的区域保留介质层。该存留下来的介质层可以取代光刻胶掩膜，用作N+源极离子注入的掩膜以及P型阱离子注入的掩膜，还可以用来自对准的源极接触孔和自对准的栅极接触孔。本发明仅需三层光罩就可以制造出沟槽MOSFET器件。在制造工艺简单，成本低的同时，可以实现更高的单胞密度，即更好的性能。
Description
技术领域
本发明涉及一种大功率MOS器件及其制造方法，特别涉及只要三层光罩便可制作的沟槽MOS器件及制造方法。
背景技术
沟槽MOSFET器件广泛应用于功率类电路中，作为开关器件连接电源与负载。制作沟槽MOFET器件的硅片通常由高掺杂的衬底和较低掺杂的外延生长层构成。MOSFET漏极位于硅片底面高掺杂部分，源极位于硅片表面较低掺杂的外延层部分，栅极则由垂直于硅片表面的沟槽构成。沟槽MOSFET芯片所能承受的最大反向偏置电压由外延层的厚度和掺杂浓度决定，而导通电流的大小则由导电沟道的宽度，即沟槽的总边长决定。在有限面积下，沟槽纵向和横向交叉排列以期获得最大的有效边长。
沟槽MOSFET器件中包含有沟槽、源极的最小重复单元称为单胞，每个单胞即为一个完整的MOSFET单元，这些单胞阵列布置在有源区上并且并联在一起构成MOSFET芯片。更高的单胞密度意味着更大的导电沟道有效宽度，这样在器件导通状态下可以减小功率损失。同时，在同样导通电流能力要求下，更高的单胞密度意味着较小的芯片面积即可满足要求。芯片面积减小可以在相同尺寸的晶圆上生产出更多数目的芯片，从而降低成本。
传统的N型导电沟道沟槽MOSFET制造方法于图1A至图1E所示，其中各图表示的制作工艺如下：
图1A：在N型高掺杂衬底3上外延生长N型低掺杂的N-外延层4；然后在N-外延层4上生长二氧化硅层，接着使用第一块光罩定义出P型离子注入区域，然后进行P型离子注入并通过热处理完成P型阱11区域在N-外延层4中的制作。
图1B：在硅片上表面生长二氧化硅层作为硬掩膜，使用第二块光罩定义出沟槽的图形；干法刻蚀后，在N-外延层4中形成一系列沟槽，沟槽的深度大于P型阱11的深度，图中有较小开口尺寸的栅极沟槽6用于制作MOSFET的栅极并构成阵列排列的单胞，而图中较大开口尺寸的栅极接触沟槽5位于MOSFET芯片的边缘区域，并包围单胞阵列，用于制作栅极接触孔，连接栅极金属电极。
图1C：将硬掩膜去除后生长栅氧化层7，然后沉积N型导电多晶硅层8，通过干法刻蚀形成MOSFET栅极结构；接着使用第三块光罩进行N型离子注入，在P型阱11中形成N+源极区域10。
图1D：沉积氧化层到整个结构表面，使用第四块光罩定义出接触孔图形，经过对氧化层和单晶硅的干法刻蚀，制作出底部低于N+源极区域10的栅极接触孔9和源极接触孔12结构，随后进行P型离子注入，使P型阱11底部有更高的离子掺杂浓度形成P+接触区域15。
图1E：沉积金属钛粘结层13和氮化钛阻挡层到整个结构表面，随后沉积钨层，进行钨的干法刻蚀形成填充钨的接触孔；沉积上金属层2到整个结构表面，使用第五块光罩定义出源极金属电极区域和栅极金属电极区域，并进行相应刻蚀形成源极金属电极和栅极金属电极，最后在N型高掺杂衬底的底面上沉积下金属层形成漏极金属电极(图1E中未画出)。
从以上制作工艺中可以看出，传统N型沟槽MOSFET制作共需要五块光罩，这五块光罩分别用于制作P型阱、沟槽、N+源极、接触孔和上金属层。一般而言，每增加一次光罩约增加15％左右的成本，因此光罩次数越多器件的生产成本越高。另外，美国专利US6204533、US6211018、US7592650和US7078296给出了获取较高单胞密度的不同解决方案。但是，他们都需要与传统沟槽MOSFET制造方法类似的光罩数目或者更为复杂的制程。
发明内容
本发明提供一种三层光罩沟槽MOS器件及制造方法，第一目的是要减少光罩数目，降低制造成本；第二目的是要提高沟槽MOS器件芯片中的单胞密度，从而提高器件性能、节约晶圆面积、降低成本。
为达到上述目的，本发明沟槽MOS器件采用的技术方案是：一种三层光罩沟槽N型MOS器件，在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞阵列区域的顶面沉积有上金属层，单胞阵列区域的底部自下而上依次为下金属层、N+单晶硅衬底以及N-外延层；单胞阵列区域外围的N-外延层中开设有栅极接触沟槽；单胞阵列区域内的N-外延层中，纵向和横向均平行开设有若干条栅极沟槽，纵向平行开设的若干条栅极沟槽和横向平行开设的若干条栅极沟槽处于同一水平面内且相互交叉；栅极沟槽与栅极接触沟槽相通，而且每条沟槽的内表面均生长有栅氧化层，沟槽中沉积有N型高掺杂的导电多晶硅，其中，栅极沟槽中的导电多晶硅顶部覆盖有介质层，栅极接触沟槽中的导电多晶硅与单胞阵列区域外围的上金属层连接，单胞阵列区域外围的上金属层形成MOS管的栅极金属电极，其创新在于：
栅极沟槽的槽宽小于栅极接触沟槽的槽宽，在栅极接触沟槽位置上从上金属层的下表面开始垂直向下开设有栅极接触孔；在单胞阵列区域内，两个相邻纵向平行开设的栅极沟槽和两个相邻横向平行开设的栅极沟槽均围成一区域，该区域所对应的N-外延层内自上而下设有N+源极区域和P型阱，同时，该区域垂直向下开设有源极接触孔。
在通过源极接触孔的横向截面上，栅极沟槽中的导电多晶硅顶面低于N-外延层顶面，且单胞阵列区域的上金属层底面与导电多晶硅顶面之间的距离等于导电多晶硅顶面低于N-外延层顶面的距离；源极接触孔从上金属层的下表面一直延伸到P型阱区域内，源极接触孔为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔内表面依次沉积有金属钛粘结层和氮化钛阻挡层，金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部通过P+接触区域与P型阱形成P型阱的欧姆接触，源极接触孔中填充有金属与单胞阵列区域的上金属层连接，单胞阵列区域的上金属层形成MOS管源极金属电极，所述下金属层形成MOS管漏极金属电极。
为达到上述目的，本发明沟槽MOS器件制造方法采用的第一技术方案是：一种三层光罩沟槽N型MOS器件的制造方法，包括下列工艺步骤：
第一步.在N型高掺杂浓度的N+单晶硅衬底上，生长N型低掺杂浓度的N-外延层；
第二步.在N-外延层上表面生长第一介质层，该第一介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步.对第一介质层实施光刻，定义出沟槽图形；
第四步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第一介质层，曝露出沟槽图形对应的N-外延层，而去除光刻胶后保留下来的第一介质层作为第一硬掩膜使用；
第五步.以第一硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出N-外延层区域的单晶硅，在N-外延层中形成沟槽，其中，位于单胞阵列区域的沟槽为栅极沟槽，而位于单胞阵列区域外围的沟槽为栅极接触沟槽，而且栅极沟槽的槽宽小于栅极接触沟槽的槽宽；
第六步.采用湿法腐蚀方法，选择性去除第一硬掩膜；
第七步.在第六步后整个结构的上表面均匀生长二氧化硅层，作为栅氧化层；
第八步.在第七步后整个结构的上表面沉积N型高掺杂导电多晶硅层，N型高掺杂导电多晶硅填满表面具有二氧化硅层的沟槽；
第九步.对沉积的N型高掺杂导电多晶硅层实施干法刻蚀，去除整个结构上表面的N型高掺杂导电多晶硅，直到沟槽中被填充的N型高掺杂导电多晶硅的顶面低于N-外延层顶面为止，使沟槽的槽口形成凹陷，从而构成栅极导电多晶硅；
第十步.在第九步后整个结构的上表面均匀沉积第二介质层，该第二介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层，由于沟槽的槽宽不同，具有小槽宽的栅极沟槽的顶部凹陷中填满了第二介质层，而具有大槽宽的栅极接触沟槽的顶部凹陷中的底部和侧壁覆盖有第二介质层，沟槽槽口仍然保持凹陷状态；
第十一步.对第二介质层实施光刻，光刻胶掩膜覆盖栅极沟槽与栅极接触沟槽之间的第二介质层，曝露出单胞阵列区域和栅极接触沟槽区域；
第十二步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第二介质层，即栅极沟槽之间的N-外延层顶部的第二介质层，以及栅极接触沟槽内导电多晶硅顶部的第二介质层被除去，而栅极沟槽内的第二介质层得以保留，去除光刻胶后保留下来的第二介质层作为第二硬掩膜使用；
第十三步.以第二硬掩膜作为保护，对单胞阵列区域进行P型杂质离子注入，P型杂质离子注入到没有第二硬掩膜覆盖的N-外延层内，然后通过热处理在N-外延层内形成P型阱区域；
第十四步.以第二硬掩膜作为保护，对单胞阵列区域进行N型杂质离子注入，然后通过热处理在N-外延层顶部形成N+源极区域；
第十五步.以第二硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀栅极接触沟槽顶部曝露的导电多晶硅以及栅极沟槽之间曝露的N-外延层中的单晶硅，在栅极接触沟槽中形成自对准的栅极接触孔，同时在栅极沟槽之间形成自对准的源极接触孔，栅极接触孔和源极接触孔均为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔的底部伸入P型阱区域；
第十六步.以第二硬掩膜作为保护，对单胞阵列区域进行P型杂质离子注入在源极接触孔底部形成P+接触区域，使源极接触孔底部与P型阱的交界区具有更高的离子掺杂浓度；
第十七步.在第十六步后整个结构的上表面依次沉积金属钛粘结层和氮化钛阻挡层，然后通过热处理使金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部与P+接触区域形成P型阱的欧姆接触，在栅极接触孔的侧壁和底部与栅极接触沟槽中的导电多晶硅形成欧姆接触；
第十八步.在第十七步后整个结构的上表面沉积上金属层；
第十九步.对上金属层实施光刻，用光刻胶保护单胞阵列区域的源极金属电极区域和单胞阵列区域外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
第二十步.采用干法刻蚀方法，选择性去除未被光刻胶保护的上金属层，曝露出第二介质层，去除光刻胶后，留下的位于单胞阵列区域的上金属层形成MOS管源极金属电极，留下的位于单胞阵列区域外围的上金属层形成MOS管栅极金属电极；
第二十一步.在N+单晶硅衬底的底面沉积下金属层，该下金属层形成MOS管漏极金属电极。
为达到上述目的，本发明沟槽MOS器件制造方法采用的第二技术方案是：一种三层光罩沟槽N型MOS器件的制造方法，该方法与上述第一技术方案相比存在以下两点不同：
第一点是：省略第一技术方案第十三步中记载的P型阱制作工艺。
第二点是：将第一技术方案第十六步中记载的内容修改为“以第二硬掩膜作为保护，对单胞阵列区域进行第一次P型杂质离子注入，然后通过热处理在N+源极区域下方的N-外延层中形成P型阱区域，接着对单胞阵列区域进行第二次P型杂质离子注入在源极接触孔底部形成P+接触区域，使源极接触孔底部与P型阱的交界区具有更高的离子掺杂浓度”。也就是在自对准刻蚀栅极接触孔和源极接触孔完成之后，利用随后的P型离子注入分别形成与P型阱功能相同的区域。
其余内容相同，这里不再重复。
为达到上述目的，本发明沟槽MOS器件制造方法采用的第三技术方案是：一种三层光罩沟槽N型MOS器件的制造方法，该方法与上述第一技术方案相比存在一点不同：即将第一技术方案第十三步中记载的P型阱制作工艺改在沟槽制作之前。具体是在第一技术方案第一步之后，以及第二步之前加入以下步聚：对N-外延层进行P型杂质离子注入，P型杂质离子注入到N-外延层内，然后通过热处理在N-外延层内形成P型阱区域。也就是在沟槽制程步骤之前，无光刻掩膜的情况下，直接对N-外延层进行P型离子注入及热处理形成P型阱区域。
其余内容相同，这里不再重复。
由于上述技术方案的运用，本发明的特点和效果是：
1.在沟槽以及导电多晶硅制作完成后，在整个结构的上表面沉积一定厚度的、具有良好台阶覆盖能力的介质层，使不同开口尺寸的沟槽具有完全不同的表面形貌，即位于单胞阵列区域且具有小槽宽的栅极沟槽的顶部凹陷中填满了介质层，而位于单胞阵列区域外围且具有大槽宽的栅极接触沟槽的顶部凹陷中的底部和侧壁覆盖有介质层，沟槽槽口仍然保持凹陷状态。经过干法刻蚀制程之后，栅极接触沟槽顶部凹陷中的底部介质膜被除去，曝露出导电多晶硅，凹陷中的侧壁介质层保留；而栅极沟槽顶部依然有留存的介质层覆盖。再辅助以一定的光刻制程，可以实现在需要的区域保留介质层。
2.经过以上处理存留下来的介质层可以取代光刻胶掩膜，用作N+源极离子注入的掩膜，或者P型阱离子注入的掩膜。
3.利用上述存留下来的介质层，可以制作自对准的源极接触孔和自对准的栅极接触孔。使用孔刻蚀工艺，可以实现源极接触孔底部内角大于90度。所谓自对准，即是省略接触孔光罩和光刻制程，利用存留下来的介质膜作为接触孔刻蚀过程中的掩膜版，简化了制程，节省了成本。同时自对准工艺方案也消除了由光刻引入的接触孔相对栅极沟槽对准偏离的限制，可以实现更高单胞密度MOSFET器件的制造。
总之，基于本发明方案，仅需三层光罩就可以制造出沟槽MOSFET器件。在制造工艺简单，成本低的同时，可以实现更高的单胞密度，即更好的性能。
附图说明
附图1A～图1E为传统的N型导电沟道沟槽MOSFET器件制作工艺流程示意图。
附图2为本发明实施例1三层光罩沟槽N型MOS器件剖面图。
附图3A～3E为本发明实施例1三层光罩沟槽N型MOS器件制作工艺流程示意图。
附图4为本发明实施例2三层光罩沟槽N型MOS器件剖面图。
附图5为本发明实施例3三层光罩沟槽N型MOS器件剖面图。
附图6为本发明实施例4三层光罩沟槽N型MOS器件剖面图。
附图7为本发明实施例5三层光罩沟槽N型MOS器件剖面图。
以是附图中：1、单胞阵列区域；2、上金属层；3、N+单晶硅衬底；4、N-外延层；5、栅极接触沟槽；6、栅极沟槽；7、栅氧化层；8、导电多晶硅；9、栅极接触孔；10、N+源极区域；11、P型阱；12、源极接触孔；13、金属钛粘结层；14、氮化钛阻挡层；15、P+接触区域；16、第二介质层；17、栅氧化层；18、导电多晶硅遮挡层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例1：
如图2所示，本发明三层光罩沟槽N型MOS器件结构是：在俯视平面上，该器件的中央为并联的单胞阵列区域1，单胞阵列区域1的顶面沉积有上金属层2，单胞阵列区域1的底部自下而上依次为下金属层(图中未画出)、N+单晶硅衬底3以及N-外延层4。单胞阵列区域外围的N-外延层4中开设有栅极接触沟槽5。单胞阵列区域1内的N-外延层4中，纵向和横向均平行开设有若干条栅极沟槽6，纵向平行开设的若干条栅极沟槽6和横向平行开设的若干条栅极沟槽6处于同一水平面内且相互交叉。栅极沟槽6与栅极接触沟槽5相通，而且每条沟槽的内表面均生长有栅氧化层7，沟槽中沉积有N型高掺杂的导电多晶硅8，其中，栅极沟槽6中的导电多晶硅8顶部覆盖有第二介质层16，栅极接触沟槽5中的导电多晶硅8与单胞阵列区域1外围的上金属层2连接，单胞阵列区域1外围的上金属层2形成MOS管的栅极金属电极。
栅极沟槽6的槽宽小于栅极接触沟槽5的槽宽，在栅极接触沟槽5位置上从上金属层2的下表面开始垂直向下开设有栅极接触孔9。在单胞阵列区域1内，两个相邻纵向平行开设的栅极沟槽6和两个相邻横向平行开设的栅极沟槽6均围成一区域，该区域所对应的N-外延层4内自上而下设有N+源极区域10和P型阱11，同时，该区域垂直向下开设有源极接触孔12。
在通过源极接触孔12的横向截面上，栅极沟槽6中的导电多晶硅8顶面低于N-外延层4顶面，且单胞阵列区域1内的上金属层2底面与导电多晶硅8顶面之间的距离等于导电多晶硅8顶面低于N-外延层4顶面的距离。源极接触孔12从上金属层2的下表面一直延伸到P型阱11区域内，源极接触孔12为锥台形，上端开口直径大于底部直径，底部内角大于90度。源极接触孔12内表面依次沉积有金属钛粘结层13和氮化钛阻挡层14，金属钛粘结层13和氮化钛阻挡层14在源极接触孔12侧壁与N+源极区域10形成N+源极欧姆接触，在源极接触孔12侧壁和底部通过P+接触区域15与P型阱11形成P型阱的欧姆接触，源极接触孔12中填充有金属与单胞阵列区域1的上金属层2连接，单胞阵列区域1的上金属层2形成MOS管源极金属电极，所述下金属层形成MOS管漏极金属电极。
基于上述沟槽N型MOS器件结构，本发明制造方法包括下列工艺步骤：
参见图3A：
第一步.在N型高掺杂浓度的N+单晶硅衬底3上，生长N型低掺杂浓度的N-外延层4。
第二步.在N-外延层4上表面生长第一介质层(图中未画出，因在图3A状态下第一介质层已被去除)，该第一介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层。
第三步.对第一介质层实施光刻，定义出沟槽图形。
第四步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第一介质层，曝露出沟槽图形对应的N-外延层4，而去除光刻胶后保留下来的第一介质层作为第一硬掩膜使用。
第五步.以第一硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出N-外延层4区域的单晶硅，在N-外延层4中形成沟槽，其中，位于单胞阵列区域1的沟槽为栅极沟槽6，而位于单胞阵列区域1外围的沟槽为栅极接触沟槽5，而且栅极沟槽6的槽宽小于栅极接触沟槽5的槽宽。
第六步.采用湿法腐蚀方法，选择性去除第一硬掩膜。
第七步.在第六步后整个结构的上表面均匀生长二氧化硅层，作为栅氧化层7。
第八步.在第七步后整个结构的上表面沉积N型高掺杂导电多晶硅层，N型高掺杂导电多晶硅填满表面具有二氧化硅层的沟槽(栅极沟槽6和栅极接触沟槽5)。
第九步.对沉积的N型高掺杂导电多晶硅层实施干法刻蚀，去除整个结构上表面的N型高掺杂导电多晶硅，直到沟槽中被填充的N型高掺杂导电多晶硅的顶面低于N-外延层顶面为止，使沟槽的槽口形成凹陷，从而构成栅极导电多晶硅8。
参见图3B：
第十步.在第九步后整个结构的上表面均匀沉积第二介质层16，该第二介质层16为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层。由于沟槽的槽宽不同，具有小槽宽的栅极沟槽6的顶部凹陷中填满了第二介质层16(见图3B)，而具有大槽宽的栅极接触沟槽5的顶部凹陷中的底部和侧壁覆盖有第二介质层16，沟槽槽口仍然保持凹陷状态(见图3B)。
参见图3C：
第十一步.对第二介质层16实施光刻，光刻胶掩膜覆盖栅极沟槽6与栅极接触沟槽5之间的第二介质层16，曝露出单胞阵列区域1和栅极接触沟槽5区域。
第十二步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第二介质层16，即栅极沟槽6之间的N-外延层4顶部的第二介质层16，以及栅极接触沟槽5内导电多晶硅8顶部的第二介质层16被除去，而栅极沟槽6内的第二介质层16得以保留，去除光刻胶后保留下来的第二介质层16作为第二硬掩膜使用。
第十三步.以第二硬掩膜作为保护，对单胞阵列区域1进行P型杂质离子注入，P型杂质离子注入到没有第二硬掩膜覆盖的N-外延层4内，然后通过热处理在N-外延层4内形成P型阱11区域。
第十四步.以第二硬掩膜作为保护，对单胞阵列区域1进行N型杂质离子注入，然后通过热处理在N-外延层4顶部形成N+源极区域10。
参见图3D：
第十五步.以第二硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀栅极接触沟槽5顶部曝露的导电多晶硅8以及栅极沟槽6之间曝露的N-外延层4中的单晶硅，在栅极接触沟槽5中形成自对准的栅极接触孔9，同时在栅极沟槽6之间形成自对准的源极接触孔12，栅极接触孔9和源极接触孔12均为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔12的底部伸入P型阱11区域。
第十六步.以第二硬掩膜作为保护，对单胞阵列区域1进行P型杂质离子注入在源极接触孔12底部形成P+接触区域15，使源极接触孔12底部与P型阱11的交界区具有更高的离子掺杂浓度。
参见图3F：
第十七步.在第十六步后整个结构的上表面依次沉积金属钛粘结层13和氮化钛阻挡层14，然后通过热处理使金属钛粘结层13和氮化钛阻挡层14在源极接触孔12侧壁与N+源极区域10形成N+源极欧姆接触，在源极接触孔12侧壁和底部与P+接触区域15形成P型阱11的欧姆接触，在栅极接触孔9的侧壁和底部与栅极接触沟槽5中的导电多晶硅8形成欧姆接触。
第十八步.在第十七步后整个结构的上表面沉积上金属层2。如果接触孔(指源极接触孔12和栅极接触孔9)直径较小，先在整个结构的上表面沉积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性除去金属钨，使第二介质层顶部曝露出来，而接触孔中依然填满钨，接着在整个结构上表面沉积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。如果接触孔直径足够大，可以直接在整个结构的上表面沉积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
第十九步.对上金属层2实施光刻，用光刻胶保护单胞阵列区域1的源极金属电极区域和单胞阵列区域1外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形。
第二十步.采用干法刻蚀方法，选择性去除未被光刻胶保护的上金属层2，曝露出第二介质层，去除光刻胶后，留下的位于单胞阵列区域1的上金属2层形成MOS管源极金属电极，留下的位于单胞阵列区域1外围的上金属层2形成MOS管栅极金属电极。
第二十一步.在N+单晶硅衬底3的底面沉积下金属层(图中未画出)，该下金属层形成MOS管漏极金属电极。
实施例2：
本实施例通过源极接触孔12的横向剖面见图4。图4与实施例1中的图2相比结构基本相同。区别在于省略了实施例1制造方法中的P型阱制作工艺，在自对准刻蚀栅极接触孔和源极接触孔完成之后，利用随后的P型离子注入分别形成与P型阱功能相同的区域。具体是：
第一，省略了实施例1制造方法第十三步中记载的P型阱制作工艺。
第二，将实施例1制造方法第十六步中记载的内容改为：“以第二硬掩膜作为保护，对单胞阵列区域1进行第一次P型杂质离子注入，然后通过热处理在N+源极区域10下方的N-外延层4中形成P型阱11区域，接着对单胞阵列区域1进行第二次P型杂质离子注入在源极接触孔12底部形成P+接触区域15，使源极接触孔12底部与P型阱11的交界区具有更高的离子掺杂浓度”。
其余制造方法内容与实施例1相同，这里不再重复。
实施例3：
本实施例通过源极接触孔12的横向剖面见图5。图5与实施例1中的图2相比结构基本相同。区别在于改变了P型阱的制程步骤，在沟槽制程步骤之前，无光刻掩膜的情况下，直接对N-外延层4进行P型离子注入及热处理形成P型阱11区域。具体是：将实施例1制造方法第十三步中记载的P型阱制作工艺改在沟槽制作之前，即实施例1制造方法第一步之后，以及第二步之前加入以下步聚：对N-外延层4进行P型杂质离子注入，P型杂质离子注入到N-外延层4内，然后通过热处理在N-外延层4内形成P型阱11区域。
其余制造方法内容与实施例1相同，这里不再重复。
实施例4：
本实施例通过源极接触孔12的横向剖面见图6。图6与实施例1中的图2相比区别在于：栅极沟槽6和栅极接触沟槽5底部的栅氧化层17厚度均大于沟槽侧壁的栅氧化层7厚度。其他结构基本相同，这里不再重复描述。沟槽底部栅氧化层17加厚可以带来两点好处：一是栅极与漏极之间的寄生电容变小。可以减小MOSFET器件动态开、关过程中的开关功率损耗。二是当MOSFET沟道关断时，由于漏极存在很大的偏置电压，在沟槽底部区域会存在强电场，更厚的栅氧化层17可以提高器件抵御强电场的能力，避免发生因漏极到栅极击穿而导致的器件失效。
为了使栅极沟槽6和栅极接触沟槽5底部的栅氧化层17加厚，制造方法是：在选择性去除第一硬掩膜之后，以及生长二氧化硅层作为栅氧化层12之前加入以下步骤：
在整个结构的上表面均匀生长用于增加沟槽底部栅氧化层厚度的辅助二氧化硅层；然后在整个结构的上表面涂布光刻胶实施光刻；接着采用干法刻蚀方法选择性刻蚀光刻胶，在沟槽底部留存光刻胶；接着采用湿法腐蚀方法除去表面的辅助二氧化硅层，由于沟槽底部留存光刻胶的阻挡，使沟槽底部依然保留有辅助二氧化硅层；最后去除光刻胶形成沟槽底部用于加厚的辅助二氧化硅层。
实施例5：
本实施例通过源极接触孔12的横向剖面见图7。图7与实施例1中的图2相比区别在于：栅极沟槽6和栅极接触沟槽5底部均设有导电多晶硅遮挡层18，该导电多晶硅遮挡层18位于沟槽中导电多晶硅8的下方。其他结构基本相同，这里不再重复描述。在沟槽底部增加多晶硅遮挡层18的好处主要为减小栅极与漏极之间的寄生电容。该结构可以减小MOSFET器件动态开、关过程中的开关功率损耗。
为了在栅极沟槽6和栅极接触沟槽5底部设有导电多晶硅遮挡层18，制造方法是：在选择性去除第一硬掩膜之后，以及生长二氧化硅层作为栅氧化层之前加入以下步骤：
在整个结构的上表面均匀生长用于制作沟槽底部导电多晶硅遮挡层18的辅助二氧化硅层；然后在整个结构的上表面沉积用于遮挡的导电多晶硅层，该导电多晶硅填满沟槽；接着采用干法刻蚀方法选择性刻蚀导电多晶硅，只在沟槽底部保留导电多晶硅层；接着采用湿法腐蚀方法除去整个结构表面的辅助二氧化硅层，由于保留导电多晶硅层的阻挡，沟槽底部依然保留有辅助二氧化硅层，而保留导电多晶硅层作为沟槽底部增加的导电多晶硅遮挡层18。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种三层光罩沟槽N型MOS器件，在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞阵列区域的顶面沉积有上金属层，单胞阵列区域的底部自下而上依次为下金属层、N+单晶硅衬底以及N-外延层；单胞阵列区域外围的N-外延层中开设有栅极接触沟槽；单胞阵列区域内的N-外延层中，纵向和横向均平行开设有若干条栅极沟槽，纵向平行开设的若干条栅极沟槽和横向平行开设的若干条栅极沟槽处于同一水平面内且相互交叉；栅极沟槽与栅极接触沟槽相通，而且每条沟槽的内表面均生长有栅氧化层，沟槽中沉积有N型高掺杂的导电多晶硅，其中，栅极沟槽中的导电多晶硅顶部覆盖有介质层，栅极接触沟槽中的导电多晶硅与单胞阵列区域外围的上金属层连接，单胞阵列区域外围的上金属层形成MOS管的栅极金属电极，其特征在于：
栅极沟槽的槽宽小于栅极接触沟槽的槽宽，在栅极接触沟槽位置上从上金属层的下表面开始垂直向下开设有栅极接触孔；在单胞阵列区域内，两个相邻纵向平行开设的栅极沟槽和两个相邻横向平行开设的栅极沟槽均围成一区域，该区域所对应的N-外延层内自上而下设有N+源极区域和P型阱，同时，该区域垂直向下开设有源极接触孔；
在通过源极接触孔的横向截面上，栅极沟槽中的导电多晶硅顶面低于N-外延层顶面，且单胞阵列区域的上金属层底面与导电多晶硅顶面之间的距离等于导电多晶硅顶面低于N-外延层顶面的距离；源极接触孔从上金属层的下表面一直延伸到P型阱区域内，源极接触孔为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔内表面依次沉积有金属钛粘结层和氮化钛阻挡层，金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部通过P+接触区域与P型阱形成P型阱的欧姆接触，源极接触孔中填充有金属与单胞阵列区域的上金属层连接，单胞阵列区域的上金属层形成MOS管源极金属电极，所述下金属层形成MOS管漏极金属电极。
2.根据权利要求1所述的沟槽N型MOS器件，其特征在于：所述栅极沟槽和栅极接触沟槽底部的栅氧化层厚度均大于沟槽侧壁的栅氧化层厚度。
3.根据权利要求1所述的沟槽N型MOS器件，其特征在于：所述栅极沟槽和栅极接触沟槽底部均设有导电多晶硅遮挡层，该导电多晶硅遮挡层位于沟槽中导电多晶硅的下方。
4.一种根据权利要求1所述三层光罩沟槽N型MOS器件的制造方法，其特征在于包括下列工艺步骤：
第一步.在N型高掺杂浓度的N+单晶硅衬底上，生长N型低掺杂浓度的N-外延层；
第二步.在N-外延层上表面生长第一介质层，该第一介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步.对第一介质层实施光刻，定义出沟槽图形；
第四步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第一介质层，曝露出沟槽图形对应的N-外延层，而去除光刻胶后保留下来的第一介质层作为第一硬掩膜使用；
第五步.以第一硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出N-外延层区域的单晶硅，在N-外延层中形成沟槽，其中，位于单胞阵列区域的沟槽为栅极沟槽，而位于单胞阵列区域外围的沟槽为栅极接触沟槽，而且栅极沟槽的槽宽小于栅极接触沟槽的槽宽；
第六步.采用湿法腐蚀方法，选择性去除第一硬掩膜；
第七步.在第六步后整个结构的上表面均匀生长二氧化硅层，作为栅氧化层；
第八步.在第七步后整个结构的上表面沉积N型高掺杂导电多晶硅层，N型高掺杂导电多晶硅填满表面具有二氧化硅层的沟槽；
第九步.对沉积的N型高掺杂导电多晶硅层实施干法刻蚀，去除整个结构上表面的N型高掺杂导电多晶硅，直到沟槽中被填充的N型高掺杂导电多晶硅的顶面低于N-外延层顶面为止，使沟槽的槽口形成凹陷，从而构成栅极导电多晶硅；
第十步.在第九步后整个结构的上表面均匀沉积第二介质层，该第二介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层，由于沟槽的槽宽不同，具有小槽宽的栅极沟槽的顶部凹陷中填满了第二介质层，而具有大槽宽的栅极接触沟槽的顶部凹陷中的底部和侧壁覆盖有第二介质层，沟槽槽口仍然保持凹陷状态；
第十一步.对第二介质层实施光刻，光刻胶掩膜覆盖栅极沟槽与栅极接触沟槽之间的第二介质层，曝露出单胞阵列区域和栅极接触沟槽区域；
第十二步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第二介质层，即栅极沟槽之间的N-外延层顶部的第二介质层，以及栅极接触沟槽内导电多晶硅顶部的第二介质层被除去，而栅极沟槽内的第二介质层得以保留，去除光刻胶后保留下来的第二介质层作为第二硬掩膜使用；
第十三步.以第二硬掩膜作为保护，对单胞阵列区域进行P型杂质离子注入，P型杂质离子注入到没有第二硬掩膜覆盖的N-外延层内，然后通过热处理在N-外延层内形成P型阱区域；
第十四步.以第二硬掩膜作为保护，对单胞阵列区域进行N型杂质离子注入，然后通过热处理在N-外延层顶部形成N+源极区域；
第十五步.以第二硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀栅极接触沟槽顶部曝露的导电多晶硅以及栅极沟槽之间曝露的N-外延层中的单晶硅，在栅极接触沟槽中形成自对准的栅极接触孔，同时在栅极沟槽之间形成自对准的源极接触孔，栅极接触孔和源极接触孔均为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔的底部伸入P型阱区域；
第十六步.以第二硬掩膜作为保护，对单胞阵列区域进行P型杂质离子注入在源极接触孔底部形成P+接触区域，使源极接触孔底部与P型阱的交界区具有更高的离子掺杂浓度；
第十七步.在第十六步后整个结构的上表面依次沉积金属钛粘结层和氮化钛阻挡层，然后通过热处理使金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部与P+接触区域形成P型阱的欧姆接触，在栅极接触孔的侧壁和底部与栅极接触沟槽中的导电多晶硅形成欧姆接触；
第十八步.在第十七步后整个结构的上表面沉积上金属层；
第十九步.对上金属层实施光刻，用光刻胶保护单胞阵列区域的源极金属电极区域和单胞阵列区域外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
第二十步.采用干法刻蚀方法，选择性去除未被光刻胶保护的上金属层，曝露出第二介质层，去除光刻胶后，留下的位于单胞阵列区域的上金属层形成MOS管源极金属电极，留下的位于单胞阵列区域外围的上金属层形成MOS管栅极金属电极；
第二十一步.在N+单晶硅衬底的底面沉积下金属层，该下金属层形成MOS管漏极金属电极。
5.一种根据权利要求1所述三层光罩沟槽N型MOS器件的制造方法，其特征在于包括下列工艺步骤：
第一步.在N型高掺杂浓度的N+单晶硅衬底上，生长N型低掺杂浓度的N-外延层；
第二步.在N-外延层上表面生长第一介质层，该第一介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步.对第一介质层实施光刻，定义出沟槽图形；
第四步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第一介质层，曝露出沟槽图形对应的N-外延层，而去除光刻胶后保留下来的第一介质层作为第一硬掩膜使用；
第五步.以第一硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出N-外延层区域的单晶硅，在N-外延层中形成沟槽，其中，位于单胞阵列区域的沟槽为栅极沟槽，而位于单胞阵列区域外围的沟槽为栅极接触沟槽，而且栅极沟槽的槽宽小于栅极接触沟槽的槽宽；
第六步.采用湿法腐蚀方法，选择性去除第一硬掩膜；
第七步.在第六步后整个结构的上表面均匀生长二氧化硅层，作为栅氧化层；
第八步.在第七步后整个结构的上表面沉积N型高掺杂导电多晶硅层，N型高掺杂导电多晶硅填满表面具有二氧化硅层的沟槽；
第九步.对沉积的N型高掺杂导电多晶硅层实施干法刻蚀，去除整个结构上表面的N型高掺杂导电多晶硅，直到沟槽中被填充的N型高掺杂导电多晶硅的顶面低于N-外延层顶面为止，使沟槽的槽口形成凹陷，从而构成栅极导电多晶硅；
第十步.在第九步后整个结构的上表面均匀沉积第二介质层，该第二介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层，由于沟槽的槽宽不同，具有小槽宽的栅极沟槽的顶部凹陷中填满了第二介质层，而具有大槽宽的栅极接触沟槽的顶部凹陷中的底部和侧壁覆盖有第二介质层，沟槽槽口仍然保持凹陷状态；
第十一步.对第二介质层实施光刻，光刻胶掩膜覆盖栅极沟槽与栅极接触沟槽之间的第二介质层，曝露出单胞阵列区域和栅极接触沟槽区域；
第十二步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第二介质层，即栅极沟槽之间的N-外延层顶部的第二介质层，以及栅极接触沟槽内导电多晶硅顶部的第二介质层被除去，而栅极沟槽内的第二介质层得以保留，去除光刻胶后保留下来的第二介质层作为第二硬掩膜使用；
第十三步.以第二硬掩膜作为保护，对单胞阵列区域进行N型杂质离子注入，然后通过热处理在N-外延层顶部形成N+源极区域；
第十四步.以第二硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀栅极接触沟槽顶部曝露的导电多晶硅以及栅极沟槽之间曝露的N-外延层中的单晶硅，在栅极接触沟槽中形成自对准的栅极接触孔，同时在栅极沟槽之间形成自对准的源极接触孔，栅极接触孔和源极接触孔均为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔的底部伸入N+源极区域下方的N-外延层；
第十五步.以第二硬掩膜作为保护，对单胞阵列区域进行第一次P型杂质离子注入，然后通过热处理在N+源极区域下方的N-外延层中形成P型阱区域，接着对单胞阵列区域进行第二次P型杂质离子注入在源极接触孔底部形成P+接触区域，使源极接触孔底部与P型阱的交界区具有更高的离子掺杂浓度；
第十六步.在第十五步后整个结构的上表面依次沉积金属钛粘结层和氮化钛阻挡层，然后通过热处理使金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部与P+接触区域形成P型阱的欧姆接触，在栅极接触孔的侧壁和底部与栅极接触沟槽中的导电多晶硅形成欧姆接触；
第十七步.在第十六步后整个结构的上表面沉积上金属层；
第十八步.对上金属层实施光刻，用光刻胶保护单胞阵列区域的源极金属电极区域和单胞阵列区域外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
第十九步.采用干法刻蚀方法，选择性去除未被光刻胶保护的上金属层，曝露出第二介质层，去除光刻胶后，留下的位于单胞阵列区域的上金属层形成MOS管源极金属电极，留下的位于单胞阵列区域外围的上金属层形成MOS管栅极金属电极；
第二十步.在N+单晶硅衬底的底面沉积下金属层，该下金属层形成MOS管漏极金属电极。
6.一种根据权利要求1所述三层光罩沟槽N型MOS器件的制造方法，其特征在于包括下列工艺步骤：
第一步.在N型高掺杂浓度的N+单晶硅衬底上，生长N型低掺杂浓度的N-外延层；
第二步.对N-外延层进行P型杂质离子注入，P型杂质离子注入到N-外延层内，然后通过热处理在N-外延层内形成P型阱区域；
第三步.在N-外延层上表面生长第一介质层，该第一介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第四步.对第一介质层实施光刻，定义出沟槽图形；
第五步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第一介质层，曝露出沟槽图形对应的N-外延层，而去除光刻胶后保留下来的第一介质层作为第一硬掩膜使用；
第六步.以第一硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出N-外延层区域的单晶硅，在N-外延层中形成沟槽，其中，位于单胞阵列区域的沟槽为栅极沟槽，而位于单胞阵列区域外围的沟槽为栅极接触沟槽，而且栅极沟槽的槽宽小于栅极接触沟槽的槽宽；
第七步.采用湿法腐蚀方法，选择性去除第一硬掩膜；
第八步.在第七步后整个结构的上表面均匀生长二氧化硅层，作为栅氧化层；
第九步.在第八步后整个结构的上表面沉积N型高掺杂导电多晶硅层，N型高掺杂导电多晶硅填满表面具有二氧化硅层的沟槽；
第十步.对沉积的N型高掺杂导电多晶硅层实施干法刻蚀，去除整个结构上表面的N型高掺杂导电多晶硅，直到沟槽中被填充的N型高掺杂导电多晶硅的顶面低于N-外延层顶面为止，使沟槽的槽口形成凹陷，从而构成栅极导电多晶硅；
第十一步.在第十步后整个结构的上表面均匀沉积第二介质层，该第二介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层，由于沟槽的槽宽不同，具有小槽宽的栅极沟槽的顶部凹陷中填满了第二介质层，而具有大槽宽的栅极接触沟槽的顶部凹陷中的底部和侧壁覆盖有第二介质层，沟槽槽口仍然保持凹陷状态；
第十二步.对第二介质层实施光刻，光刻胶掩膜覆盖栅极沟槽与栅极接触沟槽之间的第二介质层，曝露出单胞阵列区域和栅极接触沟槽区域；
第十三步.采用干法刻蚀方法，选择性除去未被光刻胶保护的第二介质层，即栅极沟槽之间的N-外延层顶部的第二介质层，以及栅极接触沟槽内导电多晶硅顶部的第二介质层被除去，而栅极沟槽内的第二介质层得以保留，去除光刻胶后保留下来的第二介质层作为第二硬掩膜使用；
第十四步.以第二硬掩膜作为保护，对单胞阵列区域进行N型杂质离子注入，然后通过热处理在N-外延层顶部形成N+源极区域；
第十五步.以第二硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀栅极接触沟槽顶部曝露的导电多晶硅以及栅极沟槽之间曝露的N-外延层中的单晶硅，在栅极接触沟槽中形成自对准的栅极接触孔，同时在栅极沟槽之间形成自对准的源极接触孔，栅极接触孔和源极接触孔均为锥台形，上端开口直径大于底部直径，底部内角大于90度，源极接触孔的底部伸入P型阱区域；
第十六步.以第二硬掩膜作为保护，对单胞阵列区域进行P型杂质离子注入在源极接触孔底部形成P+接触区域，使源极接触孔底部与P型阱的交界区具有更高的离子掺杂浓度；
第十七步.在第十六步后整个结构的上表面依次沉积金属钛粘结层和氮化钛阻挡层，然后通过热处理使金属钛粘结层和氮化钛阻挡层在源极接触孔侧壁与N+源极区域形成N+源极欧姆接触，在源极接触孔侧壁和底部与P+接触区域形成P型阱的欧姆接触，在栅极接触孔的侧壁和底部与栅极接触沟槽中的导电多晶硅形成欧姆接触；
第十八步.在第十七步后整个结构的上表面沉积上金属层；
第十九步.对上金属层实施光刻，用光刻胶保护单胞阵列区域的源极金属电极区域和单胞阵列区域外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
第二十步.采用干法刻蚀方法，选择性去除未被光刻胶保护的上金属层，曝露出第二介质层，去除光刻胶后，留下的位于单胞阵列区域的上金属层形成MOS管源极金属电极，留下的位于单胞阵列区域外围的上金属层形成MOS管栅极金属电极；
第二十一步.在N+单晶硅衬底的底面沉积下金属层，该下金属层形成MOS管漏极金属电极。
7.根据权利要求4或5或6所述的制造方法，其特征在于：所述上表面沉积上金属层是：先在整个结构的上表面沉积金属钨，金属钨填满栅极接触孔和源极接触孔，然后采用干法刻蚀方法，选择性除去金属钨，使第二介质层顶部曝露出来，而栅极接触孔和源极接触孔中依然填满钨，接着在整个结构上表面沉积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
8.根据权利要求4或5或6所述的制造方法，其特征在于：所述上表面沉积上金属层是：在整个结构的上表面沉积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满栅极接触孔和源极接触孔。
9.根据权利要求4或5或6所述的制造方法，其特征在于：在所述选择性去除第一硬掩膜之后，以及生长二氧化硅层作为栅氧化层之前加入以下步骤：
在整个结构的上表面均匀生长用于增加沟槽底部栅氧化层厚度的辅助二氧化硅层；然后在整个结构的上表面涂布光刻胶实施光刻；接着采用干法刻蚀方法选择性刻蚀光刻胶，在沟槽底部留存光刻胶；接着采用湿法腐蚀方法除去表面的辅助二氧化硅层，由于沟槽底部留存光刻胶的阻挡，使沟槽底部依然保留有辅助二氧化硅层；最后去除光刻胶形成沟槽底部用于加厚的辅助二氧化硅层。
10.根据权利要求4或5或6所述的制造方法，其特征在于：在所述选择性去除第一硬掩膜之后，以及生长二氧化硅层作为栅氧化层之前加入以下步骤：
在整个结构的上表面均匀生长用于制作沟槽底部导电多晶硅遮挡层的辅助二氧化硅层；然后在整个结构的上表面沉积用于遮挡的导电多晶硅层，该导电多晶硅填满沟槽；接着采用干法刻蚀方法选择性刻蚀导电多晶硅，只在沟槽底部保留导电多晶硅层；接着采用湿法腐蚀方法除去整个结构表面的辅助二氧化硅层，由于保留导电多晶硅层的阻挡，沟槽底部依然保留有辅助二氧化硅层，而保留导电多晶硅层作为沟槽底部增加的导电多晶硅遮挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101750971A CN101866923B (zh) | 2010-05-18 | 2010-05-18 | 三层光罩沟槽mos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101750971A CN101866923B (zh) | 2010-05-18 | 2010-05-18 | 三层光罩沟槽mos器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101866923A CN101866923A (zh) | 2010-10-20 |
| CN101866923B true CN101866923B (zh) | 2011-12-07 |
Family
ID=42958564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101750971A Active CN101866923B (zh) | 2010-05-18 | 2010-05-18 | 三层光罩沟槽mos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101866923B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012055119A1 (zh) * | 2010-10-29 | 2012-05-03 | 上海韦尔半导体股份有限公司 | 一种沟槽式mosfet的侧墙结构及其制造方法 |
| CN102110601B (zh) * | 2010-12-03 | 2012-12-12 | 复旦大学 | 制备可测量mos电容器低频cv曲线的器件结构的方法 |
| US9184281B2 (en) * | 2013-10-30 | 2015-11-10 | Infineon Technologies Ag | Method for manufacturing a vertical semiconductor device and vertical semiconductor device |
| CN104617045B (zh) * | 2015-01-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法 |
| CN106057676B (zh) * | 2016-05-31 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 沟槽mosfet及其制造方法 |
| US9780002B1 (en) * | 2016-06-06 | 2017-10-03 | Globalfoundries Inc. | Threshold voltage and well implantation method for semiconductor devices |
| CN107785273B (zh) * | 2016-08-31 | 2020-03-13 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN112885897B (zh) * | 2019-11-29 | 2024-05-14 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN111653484B (zh) * | 2020-06-03 | 2023-12-15 | 深圳基本半导体有限公司 | 一种优化碳化硅mosfet自对准工艺的方法 |
| CN111933716B (zh) * | 2020-09-30 | 2021-01-01 | 晶芯成(北京)科技有限公司 | Ldmos晶体管及其制造方法 |
| CN112838007B (zh) * | 2020-12-31 | 2022-07-05 | 北京燕东微电子科技有限公司 | 一种沟槽栅功率器件及其制备方法 |
| CN114864403B (zh) * | 2022-04-20 | 2023-05-12 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| CN117410173B (zh) * | 2023-12-15 | 2024-03-08 | 中晶新源(上海)半导体有限公司 | 一种阶梯介质层的沟槽半导体器件的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612407B2 (en) * | 2006-08-07 | 2009-11-03 | Force-Mos Technology Corp. Ltd | Trenched MOSFET device configuration with reduced mask processes |
| TWI349314B (en) * | 2007-08-27 | 2011-09-21 | Anpec Electronics Corp | Semiconductor process for trench power mosfet |
| CN100555666C (zh) * | 2007-12-22 | 2009-10-28 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN100565879C (zh) * | 2008-01-08 | 2009-12-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN101266948A (zh) * | 2008-04-16 | 2008-09-17 | 苏州硅能半导体科技股份有限公司 | 增加源极金属接触面积的功率mos场效应管制造方法 |
| CN201725795U (zh) * | 2010-05-18 | 2011-01-26 | 苏州硅能半导体科技股份有限公司 | 三层光罩沟槽mos器件 |
-
2010
- 2010-05-18 CN CN2010101750971A patent/CN101866923B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101866923A (zh) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101866923B (zh) | 三层光罩沟槽mos器件及制造方法 | |
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| US8564047B2 (en) | Semiconductor power devices integrated with a trenched clamp diode | |
| US8372717B2 (en) | Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
| US20190148542A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN101853854B (zh) | 一种改进型终端结构的沟槽功率mos器件 | |
| KR19990045294A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| KR20020035139A (ko) | 감소된 관통 현상을 갖는 트렌치 ｄｍｏｓ 트랜지스터 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN102074561A (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
| US10170605B2 (en) | MOS-bipolar device | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN101989602B (zh) | 一种沟槽mosfet | |
| CN102593175B (zh) | 栅总线加强的沟槽mos器件及其制造方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| US7851300B2 (en) | Method of fabricating a trench gate MOSFET for maximizing breakdown voltage | |
| CN210535673U (zh) | 具有快速反向恢复特性的功率半导体器件 | |
| JP6976286B2 (ja) | 半導体装置 | |
| CN113809145A (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN101989577B (zh) | 一种沟槽mosfet的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240209 Address after: No. 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China Effective date of registration: 20240209 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Unit 2-B501, No. 328 Xinghu Street, Industrial Park, Suzhou City, Jiangsu Province, 215123 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |
|
| TR01 | Transfer of patent right |