CN111933716B - Ldmos晶体管及其制造方法 - Google Patents

Ldmos晶体管及其制造方法 Download PDF

Info

Publication number
CN111933716B
CN111933716B CN202011054657.8A CN202011054657A CN111933716B CN 111933716 B CN111933716 B CN 111933716B CN 202011054657 A CN202011054657 A CN 202011054657A CN 111933716 B CN111933716 B CN 111933716B
Authority
CN
China
Prior art keywords
source
region
drain
field plate
conductive plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011054657.8A
Other languages
English (en)
Other versions
CN111933716A (zh
Inventor
郑大燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011054657.8A priority Critical patent/CN111933716B/zh
Publication of CN111933716A publication Critical patent/CN111933716A/zh
Application granted granted Critical
Publication of CN111933716B publication Critical patent/CN111933716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种LDMOS晶体管及其制造方法，本发明的LDMOS晶体管采用了连续沟槽型的源极场板，可以在不增加所感应的电荷量的情况下增加源极场板的长度，由此可以增加器件的电场分布长度，并改善电场分布，由此使得栅极和漏极之间的栅漏电容得以降低，器件的击穿电压得以提高。本发明的LDMOS晶体管的制造方法，工艺简单，成本低。

Description

LDMOS晶体管及其制造方法
技术领域
本发明涉及半导体器件的制作技术领域，特别涉及一种LDMOS晶体管及其制造方法。
背景技术
LDMOS（Lateral Double Diffused Metal Oxide Semiconductor，横向双扩散金氧半导体）晶体管主要用于射频功率放大器、功率开关、DC/DC变换器、高压I/O电路和其它内部高压电路。
图1示出了本领域中已知的一种 LDMOS晶体管，其衬底100中形成有漂移区101和阱区102，漂移区101中形成有源区106s、体区106p，漂移区102中形成有漏区106d，衬底100表面上形成有局部场氧结构103、栅氧层104、栅极105和层间介质层107，栅极105覆盖在栅氧层104以及部分局部场氧结构103上，层间介质层107覆盖栅极105、局部场氧结构103以及被暴露出的衬底100的表面，层间介质层中形成有源极导电插塞108s、漏极导电插塞108d以及体区导电插塞108p。
现有技术中，为了获得更高的击穿电压，如图2所示，本领域在图1所示的LDMOS晶体管的结构基础上，增加一个与源极导电插塞108s连接的源极场板109s，源极场板109s会越过栅极上方并延伸到部分漂移区101上方，能起到提高漂移区101表面峰值电场的作用，使击穿电压增加。
然而，上述两种LDMOS晶体管，难以满足具有更高击穿特性的高速射频应用需求。
发明内容
本发明的一目的在于提供一种LDMOS晶体管，能够进一步降低LDMOS晶体管的栅漏电容，并提高击穿电压。
本发明的另一目的在于提供一种LDMOS晶体管的制造方法，能够通过相对简单的工艺获得更高性能的LDMOS晶体管。
为解决上述技术问题，本发明提供一种LDMOS晶体管，包括：
衬底，所述衬底中形成有漏区和源区；
栅极，形成在所述衬底上，且所述源区和所述漏区分居所述栅极的两侧；
层间介质层，形成在所述衬底上并覆盖所述栅极，所述层间介质层中形成有源极接触孔和多个沟槽，所述源极接触孔暴露出所述源区的部分表面，各个所述沟槽均位于所述栅极与所述漏区之间；
源极导电插塞，填充在所述源极接触孔中，底部电性接触所述源区；
源极场板，形成在所述栅极的上方，并从所述源极导电插塞的顶部指向所述漏区方向连续延伸并覆盖各个所述沟槽的内表面。
可选地，至少部分所述沟槽沿从所述栅极指向所述漏区的方向依次排列。
可选地，至少部分所述沟槽沿平行于所述栅极的方向依次排列。
可选地，所述源极场板为一体成型结构。
可选地，所述源极场板对各个所述沟槽部分填充。
可选地，各个所述沟槽的底部高于所述栅极的顶部。
可选地，所述衬底上还形成有局部场氧结构，所述局部场氧结构一侧的衬底中形成有阱区，所述源区形成在所述阱区中，所述局部场氧结构下方及另一侧的衬底中还形成有漂移区，所述漏区形成在所述局部场氧结构另一侧的漂移区中，所述栅极从部分所述阱区的表面上延伸到部分所述局部场氧结构的表面上，所述栅极和所述阱区之间设有栅氧层。
可选地，所述层间介质层中还形成有漏极接触孔，所述LDMOS晶体管还包括漏极导电插塞和漏极场板，所述漏极导电插塞填充在所述漏极接触孔中，底部电性接触所述漏区，所述漏极场板从所述漏极导电插塞的顶部延伸到部分局部场氧结构的上方，并与所述源极场板相互间隔。
可选地，所述源极导电插塞、所述源极场板、所述漏极导电插塞和所述漏极场板采用同一层金属形成。
基于同一发明构思，本发明还提供一种如本发明所述的LDMOS晶体管的制造方法，包括以下步骤：
提供一衬底，所述衬底上形成有栅极，所述栅极两侧的衬底中形成有漏区和漏区；
在所述衬底上形成第一层间介质层，所述第一层间介质层覆盖所述栅极；
在所述第一层间介质层中形成源极接触孔和多个沟槽，所述源极接触孔暴露出所述源区的部分表面，各个所述沟槽均位于所述栅极与所述漏区之间；
形成源极导电插塞和源极场板，所述源极导电插塞填充在所述源极接触孔中，底部电性接触所述源区，所述源极场板形成在第一层间介质层的表面上并位于所述栅极的上方，且从所述源极导电插塞的顶部指向所述漏区方向连续延伸并覆盖各个所述沟槽的内表面。
可选地，提供形成有栅极、源区和漏区的衬底的步骤包括：
提供一衬底，并在所述衬底中形成阱区和漂移区；
在部分所述漂移区上形成局部场氧结构；
在所述衬底上形成栅氧层和栅极，所述栅氧层覆盖部分阱区，所述栅极从所述栅氧层的表面上延伸到部分所述局部场氧结构的表面上；
形成源区和漏区，所述源区形成在所述阱区中，所述漏区形成在所述局部场氧结构一侧的漂移区中。
可选地，在所述第一层间介质层中形成所述源极接触孔和多个所述沟槽时，先形成各个所述沟槽，后同时形成源极接触孔和漏极接触孔；或者，先同时形成源极接触孔和漏极接触孔，后形成各个所述沟槽。
可选地，形成所述源极导电插塞和所述源极场板的步骤包括：
沉积金属材料层于所述第一层间介质层上，沉积的所述金属材料层至少填满所述源极接触孔和漏极接触孔；
刻蚀所述金属材料层，以形成源极场板、源极导电插塞和漏极导电插塞；
在所述第一层间介质层和所述源极场板的表面上形成第二层间介质层，所述第二层间介质层覆盖所述源极场板、源极导电插塞和漏极导电插塞。
可选地，刻蚀所述金属材料层以形成源极场板的同时，还形成与漏极导电插塞的顶部相接的漏极场板。
与现有技术相比，本发明的技术方案至少具有以下有益效果：
1、本发明的LDMOS 晶体管结构中采用了连续沟槽型的源极场板，可以在不增加所感应的电荷量的情况下增加源极场板的长度，由此可以增加器件的电场分布长度，并改善电场分布，由此使得栅极和漏极之间的栅漏电容得以降低，器件的击穿电压得以提高。
2、本发明的LDMOS 晶体管的制造方法，工艺简单，成本低。尤其是源极场板可以和源极导电插塞一道形成，由此进一步简化工艺。
附图说明
图1是现有的一种LDMOS晶体管的剖面结构示意图。
图2是现有的另一种LDMOS晶体管的剖面结构示意图。
图3是本发明具体实施例的LDMOS晶体管的剖面结构示意图。
图4是图1至图3所示的LDMOS晶体管的击穿电压特性曲线示意图。
图5是图1至图3所示的LDMOS晶体管的栅漏电容特性曲线示意图。
图6是本发明具体实施例的LDMOS晶体管的制造方法流程图。
图7至图12是本发明具体实施例的LDMOS晶体管的制造方法中的器件剖面结构示意图。
其中，附图标记如下：
100-衬底，101-漂移区，102-阱区，103-局部场氧结构，104-栅氧层，105-栅极，106d-漏区，106p-体区，106s-源区，107-层间介质层，108d-漏极导电插塞，108p-体区导电插塞，108s-源极导电插塞，109s-源极场板；
200-衬底，201-漂移区，202-阱区，203-局部场氧结构，204-栅氧层，205-栅极，206d-漏区，206p-体区，206s-源区，207-层间介质层，207a-第一层间介质层，207b -沟槽，207c-第二层间介质层，207d-漏极接触孔，207p-体区接触孔，207s-源区接触孔，208d-漏极导电插塞，208p-体区导电插塞，208s-源极导电插塞，209a-源极场板的第一场板部分，209b-源极场板的第二场板部分，209d-漏极场板，209p-体区场板，209s-源极场板。
具体实施方式
以下结合附图3至附图12和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3，本发明一实施例提供一种LDMOS晶体管，包括衬底200、栅极205、层间介质层207、源极导电插塞208s以及源极场板209s。
其中，衬底200可以是本领域技术人员所熟知的任意合适的衬底材料，例如体硅衬底或者绝缘体上硅衬底等，本实施例在此不对其进行限制。衬底200中形成有漂移区201和阱区202。漂移区201的部分表面上形成有局部场氧结构203，阱区202位于局部场氧结构203的一侧，且阱区202部分表面上形成有栅氧层204，栅极205覆盖在栅氧层204的表面上并延伸覆盖到部分局部场氧结构203的表面上。阱区202靠近栅氧层204的区域中形成有源区206s，且在源区206s背向栅极205的一侧的阱区202中还形成有体区206p，局部场氧结构203的另一侧的漂移区201中形成有漏区206d。即栅氧层204的一端与源区206s面向栅极205的边界相抵，栅氧层204的另一端与局部场氧结构203面向源区206s的边界相抵，局部场氧结构203的另一边界（即背向源区206s的边界）与漏区206d相抵，所述源区206s和所述漏区206d分居所述栅极205的两侧。
作为一种示例，衬底200为P型半导体衬底，漂移区201为N型漂移区，阱区202为P型阱区，体区206p为P型掺杂区，源区206s和漏区206d均为N型掺杂区。
层间介质层207中形成有暴露出部分体区206p的表面的体区接触孔（未图示）、暴露出部分源区206s表面的源极接触孔（未图示）、暴露出部分漏区206d表面的漏区接触孔（未图示），且层间介质层207在栅极205与漏区接触孔之间的区域中设有多个沟槽（未图示）。各个所述沟槽的底部高于所述栅极205的顶部，或者，低于所述栅极205的顶部且未暴露出所述局部场氧结构203的表面。且本实施例中，这些用于形成源极场板的所有沟槽均形成在局部场氧结构203的上方。
作为一种示例，所有的这些所述沟槽的形状、尺寸以及间距等等可以是完全相同的。在本发明的其他实施例中，也可以根据器件性能要求和工艺实现的难易程度来设置这些沟槽的形状、尺寸及间距等不完全相同。
可选地，这些沟槽中，至少部分所述沟槽沿从所述栅极205指向所述漏区206d的方向依次排列，和/或，至少部分所述沟槽沿平行于所述栅极205的方向依次排列。本实施例中对沟槽的排列方式不做具体限定，沟槽可以沿单一方向排列，也可以沿二维方向排列。
体区导电插塞208p填充在体区接触孔中，底部与体区206p电性接触。源极导电插塞208s填充在源极接触孔中，底部与源区206s电性接触。漏极导电插塞208d填充在漏极接触孔中，底部与漏区206d电性接触。
源极场板209s为连续沟槽型，其以栅极205背向所述源区206s的一侧边界（即栅极205延伸到局部场氧结构203上的边界）为界限，分为第一场板部分209a和第二场板部分209b。其中第一场板部分209a位于源极导电插塞208s至栅极205背向所述源区206s的一侧边界的层间介质层207中，并与源极导电插塞208s的顶部电性相接。第一场板部分209a可以是平面型场板，也可以是其他任意合适的弯折面型场板。第二场板部分209b位于栅极205延伸到局部场氧结构203上的边界和局部场氧结构203面向漏区206d的边界之间的区域中，第二场板部分209b为连续沟槽型场板，其从栅极205的边界上方沿着指向漏区206d方向连续延伸，并覆盖各个所述沟槽的内表面。所述源极场板209s可以未填满各个所述沟槽，也可以完全填满各个所述沟槽。
可选地，所述源极场板209s为一体成型结构。
可选地，所述源极场板209s和源极导电插塞208s为一体成型结构，两者通过同一道金属沉积工艺形成。
可选地，本实施例的LDMOS晶体管还具有漏极场板209d和体区场板209p，漏极场板209d从漏极导电插塞208d的顶部延伸到部分局部场氧结构203的上方，并与源极场板209s的末端（即与第二部分209b面向漏区206d的一端）间隔一定距离。体区场板209p与体区导电插塞208p的顶部电性连接，并从体区导电插塞208p的顶部沿着背向所述源极场板209s的方向延伸。进一步可选地，所述源极导电插塞208s、所述源极场板209s、所述漏极导电插塞208d、所述漏极场板209d、体区导电插塞208p、体区场板209p均通过同一道金属沉积工艺形成，此时所述漏极导电插塞208d和所述漏极场板209d为一体成型结构，体区导电插塞208p和体区场板209p为一体成型结构。
本实施例中，层间介质层207为多层介质层堆叠而成的结构，其可以将源极场板206s、栅极205等均掩埋在内，即层间介质层207覆盖在衬底200上且覆盖衬底200上方的源极场板206s、栅极205、局部场氧结构203等。
为了验证本实施例的LDMOS晶体管的性能，将图1至图3所示的LDMOS晶体管进行了性能测试，这三种LDMOS晶体管中，图2所示的LDMOS晶体管相对图1所示的LDMOS晶体管，增加了平面延伸型的源极场板和漏极场板，图3所示的LDMOS晶体管相对图2所示的LDMOS晶体管，用具有连续沟槽型场板的源极场板替代了平面延伸型的源极场板。测试结果如图4和图5所示，图4和图5中，“现有技术1”表示的是图1所示的LDMOS晶体管的测试结果，“现有技术2”表示的是图2所示的LDMOS晶体管的测试结果，“本发明”表示的是图3所示的LDMOS晶体管的测试结果。
从图4中可以看出，可以看出，在漏电流相等的情况下，本发明的LDMOS晶体管的漏端电压更高，因此具有更高的击穿电压，较高的击穿电压有助于保证器件在实际工作时的稳定性，且这还表明，在相同的源漏击穿电压要求下，本发明可以将漂移区201中的掺杂浓度进一步提高，从而进一步降低导通电阻，而导通电阻的降低可以改善射频器件的输出功率与增益等特性。
从图5中可以看出，本发明的LDMOS晶体管的栅漏电容更低，而栅漏电容决定了射频器件的截止频率的大小，因而栅漏电容的降低可以改善器件性能。
综上所述，本实施例的LDMOS晶体管，通过采用连续沟槽型场板的源极场板，可以在不增加所感应的电荷量的情况下增加源极场板的长度，由此可以增加器件的电场分布长度，并改善电场分布，由此使得栅极和漏极之间的栅漏电容得以降低，器件的击穿电压得以提高。
请参考图6，本发明一实施例还提供一种上述的LDMOS晶体管的制造方法，包括以下步骤：
S1，提供一衬底，所述衬底上形成有栅极，所述栅极两侧的衬底中形成有源区和漏区；
S2，在所述衬底上形成第一层间介质层，所述第一层间介质层覆盖所述栅极；
S3，在所述第一层间介质层中形成源极接触孔和多个沟槽，所述源极接触孔暴露出所述源区的部分表面，各个所述沟槽均位于所述栅极与所述漏区之间；
S4，形成源极导电插塞和源极场板，所述源极导电插塞填充在所述源极接触孔中，底部电性接触所述源区，所述源极场板形成在第一层间介质层的表面上并位于所述栅极的上方，且从所述源极导电插塞的顶部指向所述漏区方向连续延伸并覆盖各个所述沟槽的内表面。
在步骤S1中，提供形成有栅极、源区和漏区的衬底的步骤包括：
首先，请参考图7，提供一衬底200，通过光刻、离子注入等工艺，在所述衬底200中先后形成阱区202和漂移区201；
接着，请继续参考图7，通过局部场氧隔离工艺或者浅沟槽隔离工艺等，在部分所述漂移区201上形成局部场氧结构203，局部场氧结构203的一端与阱区202相抵，局部场氧结构203可以整体嵌入到漂移区201中，且上表面与漂移区201的上表面齐平，也可以部分嵌入到漂移区201中，以高出漂移区201上表面一定程度；
然后，请继续参考图7，可以通过热氧化工艺或者沉积工艺等，在衬底200上形成栅氧层204，并通过多晶硅沉积、光刻和刻蚀等一系列工艺，去除多余的多晶硅以及栅氧层204，以在所述衬底200上形成栅极205，所述栅氧层204覆盖部分阱区202，且一端与局部场氧结构203的边界相抵，所述栅极205从所述栅氧层204的表面上延伸到部分所述局部场氧结构203的表面上；
接着，请参考图8，通过轻掺杂漏区LDD注入、源漏离子重掺杂注入、体区离子注入等离子注入工艺，形成源区206s、漏区206d以及体区206p，所述源区206s和所述体区206p均形成在所述阱区202中，所述漏区206d形成在所述局部场氧结构203一侧的漂移区201中。
请参考图9，在步骤S2中，可以通过沉积工艺在衬底200上沉积第一层间介质层207a，并对第一层间介质层207a进行顶部平坦化，平坦化后的第一层间介质层207a还覆盖栅极205的侧面和顶面以及局部场氧结构203的表面。
请参考图9和图10，在步骤S3中，通过对层间介质层207进行至少两次光刻和刻蚀的工艺来形成相应的接触孔以及用于形成源极场板的多个沟槽207b，其中，可以先形成各个所述沟槽207b，后同时形成各个接触孔207p、207s、207d，也可以先同时各个接触孔，即体区接触孔207p、源区接触孔207s、漏区接触孔207d，后形成各个所述沟槽207b。以先形成各个所述沟槽207b，后同时形成体区接触孔207p、源区接触孔207s、漏区接触孔207d为例，步骤S3的具体过程如下：
首先，请参考图9，通过光刻、刻蚀工艺，刻蚀栅极205和漏区206d之间的区域中的多个位置处的第一层间介质层207a，刻蚀的深度可以位于栅极205的顶部上方，也可以与栅极205的顶部齐平，也可以低于栅极205的顶部但未暴露出局部场氧结构203的顶面，以形成多个沟槽207b，沟槽207b的形状可以是U形或者V形等任意合适的形状；
接着，请参考图10，掩蔽各个沟槽207b以及第一层间介质层207a的相应区域，刻蚀体区206p、源区206s、漏区206d上方的第一层间介质层207a，以同时形成体区接触孔207p、源区接触孔207s、漏区接触孔207d，体区接触孔207p暴露出体区206p的部分表面，源区接触孔207s暴露出部分源区206s的表面，漏区接触孔207d暴露出部分漏区206d的表面。
然后，请继续参考图10，重新暴露出各个沟槽207b和第一层间介质层207a的上表面。
请参考图10，在步骤S4中，首先，通过真空蒸镀、溅射等任意合适的工艺，沉积钨、钛、铜等任意合适的金属材料层（未图示）于第一层间介质层207a上，沉积的所述金属材料层至少填满体区接触孔207p、源区接触孔207s、漏区接触孔207d；然后，通过光刻和刻蚀工艺，刻蚀金属材料层，以形成体区导电插塞208p、源极导电插塞208s、漏区导电插塞208d、体区场板209p、源极场板209s、漏极场板209d。体区导电插塞208p填充在体区接触孔207p中，底部与体区206p电性接触，顶部与体区场板209p连接在一起，且体区场板209p在第一层间介质层207a的表面上沿着从体区导电插塞208p顶部向着背离源区206s的方向延伸。源极导电插塞208s填充在所述源极接触孔207s中，底部电性接触所述源区206s，所述源极场板209s在第一层间介质层207a的表面上沿着从所述源极导电插塞208s的顶部指向所述漏区206d方向连续延伸，并覆盖各个所述沟槽207b的内表面上，且末端截止在局部场氧结构203的上方。漏极导电插塞208d填充在所述漏极接触孔207d中，底部电性接触所述漏区206d，所述漏极场板209d在第一层间介质层207a的表面上沿着从所述漏极导电插塞208d的顶部指向所述栅极205的方向连续延伸，并截止在局部场氧结构203的上方，且与源极场板209s相互间隔开。
在步骤S4之后，可以采用与所述第一层间介质层207a同样的沉积工艺，在第一层间介质层207a以及各个场板的表面上沉积第二层间介质层207c，并对其进行顶部平坦化，第二层间介质层207c覆盖体区导电插塞208p、源极导电插塞208s、漏区导电插塞208d、体区场板209p、源极场板209s、漏极场板209d。第一层间介质层207a和第二层间介质层207c组成层间介质层207，为金属互连等后续工艺做准备，且能在后续工艺中保护体区导电插塞208p、源极导电插塞208s、漏区导电插塞208d、体区场板209p、源极场板209s、漏极场板209d。继而完成LDMOS晶体管的制作。
本实施例的LDMOS晶体管的制造方法，能够制造出高性能的LDMOS晶体管，且可以将源极导电插塞和源极场板一道形成，工艺简单，成本低。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (12)

1.一种LDMOS晶体管，其特征在于，包括：
衬底，所述衬底中形成有漏区和源区；
栅极，形成在所述衬底上，且所述源区和所述漏区分居所述栅极的两侧；
层间介质层，形成在所述衬底上并覆盖所述栅极，所述层间介质层中形成有源极接触孔和多个沟槽，所述源极接触孔暴露出所述源区的部分表面，各个所述沟槽均位于所述栅极与所述漏区之间，且至少部分所述沟槽沿从所述栅极指向所述漏区的方向依次排列，和/或，至少部分所述沟槽沿平行于所述栅极的方向依次排列；
源极导电插塞，填充在所述源极接触孔中，底部电性接触所述源区；
源极场板，形成在所述栅极的上方，并从所述源极导电插塞的顶部指向所述漏区方向连续延伸并覆盖各个所述沟槽的内表面。
2.如权利要求1所述的LDMOS晶体管，其特征在于，所述源极场板为一体成型结构。
3.如权利要求1所述的LDMOS晶体管，其特征在于，所述源极场板对各个所述沟槽部分填充。
4.如权利要求1所述的LDMOS晶体管，其特征在于，各个所述沟槽的底部高于所述栅极的顶部。
5.如权利要求1所述的LDMOS晶体管，其特征在于，所述衬底上还形成有局部场氧结构，所述局部场氧结构一侧的衬底中形成有阱区，所述源区形成在所述阱区中，所述局部场氧结构下方及另一侧的衬底中还形成有漂移区，所述漏区形成在所述局部场氧结构另一侧的漂移区中，所述栅极从部分所述阱区的表面上延伸到部分所述局部场氧结构的表面上，所述栅极和所述阱区之间设有栅氧层。
6.如权利要求5所述的LDMOS晶体管，其特征在于，所述层间介质层中还形成有漏极接触孔，所述LDMOS晶体管还包括漏极导电插塞和漏极场板，所述漏极导电插塞填充在所述漏极接触孔中，底部电性接触所述漏区，所述漏极场板从所述漏极导电插塞的顶部延伸到部分局部场氧结构的上方，并与所述源极场板相互间隔。
7.如权利要求6所述的LDMOS晶体管，其特征在于，所述源极导电插塞、所述源极场板、所述漏极导电插塞和所述漏极场板采用同一层金属形成。
8.一种如权利要求1至7中任一项所述的LDMOS晶体管的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有栅极，所述栅极两侧的衬底中形成有漏区和源区；
在所述衬底上形成第一层间介质层，所述第一层间介质层覆盖所述栅极；
在所述第一层间介质层中形成源极接触孔和多个沟槽，所述源极接触孔暴露出所述源区的部分表面，各个所述沟槽均位于所述栅极与所述漏区之间；
形成源极导电插塞和源极场板，所述源极导电插塞填充在所述源极接触孔中，底部电性接触所述源区，所述源极场板形成在第一层间介质层的表面上并位于所述栅极的上方，且从所述源极导电插塞的顶部指向所述漏区方向连续延伸并覆盖各个所述沟槽的内表面。
9.如权利要求8所述的制造方法，其特征在于，提供形成有栅极、源区和漏区的衬底的步骤包括：
提供一衬底，并在所述衬底中形成阱区和漂移区；
在部分所述漂移区上形成局部场氧结构；
在所述衬底上形成栅氧层和栅极，所述栅氧层覆盖部分阱区，所述栅极从所述栅氧层的表面上延伸到部分所述局部场氧结构的表面上；
形成源区和漏区，所述源区形成在所述阱区中，所述漏区形成在所述局部场氧结构一侧的漂移区中。
10.如权利要求9所述的制造方法，其特征在于，在所述第一层间介质层中形成所述源极接触孔和多个所述沟槽时，先形成各个所述沟槽，后同时形成源极接触孔和漏极接触孔；或者，先同时形成源极接触孔和漏极接触孔，后形成各个所述沟槽。
11.如权利要求10所述的制造方法，其特征在于，形成所述源极导电插塞和所述源极场板的步骤包括：
沉积金属材料层于所述第一层间介质层上，沉积的所述金属材料层至少填满所述源极接触孔和漏极接触孔；
刻蚀所述金属材料层，以形成源极场板、源极导电插塞和漏极导电插塞；
在所述第一层间介质层和所述源极场板的表面上形成第二层间介质层，第二层间介质层覆盖所述源极场板、源极导电插塞和漏极导电插塞。
12.如权利要求11所述的制造方法，其特征在于，刻蚀所述金属材料层以形成源极场板的同时，还形成与漏极导电插塞的顶部相接的漏极场板。
CN202011054657.8A 2020-09-30 2020-09-30 Ldmos晶体管及其制造方法 Active CN111933716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011054657.8A CN111933716B (zh) 2020-09-30 2020-09-30 Ldmos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011054657.8A CN111933716B (zh) 2020-09-30 2020-09-30 Ldmos晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111933716A CN111933716A (zh) 2020-11-13
CN111933716B true CN111933716B (zh) 2021-01-01

Family

ID=73335234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011054657.8A Active CN111933716B (zh) 2020-09-30 2020-09-30 Ldmos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111933716B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903792A (zh) * 2021-12-09 2022-01-07 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115332323A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN115863406A (zh) * 2023-03-02 2023-03-28 广州粤芯半导体技术有限公司 横向扩散金属氧化物半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866923A (zh) * 2010-05-18 2010-10-20 苏州硅能半导体科技股份有限公司 三层光罩沟槽mos器件及制造方法
CN102088035A (zh) * 2010-09-21 2011-06-08 上海韦尔半导体股份有限公司 沟槽式mosfet及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935633B (zh) * 2017-12-15 2022-07-08 深圳尚阳通科技有限公司 Ldmos器件
CN108172621A (zh) * 2018-01-19 2018-06-15 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN108364935B (zh) * 2018-02-13 2020-02-11 扬州江新电子有限公司 具有阵列式静电防护结构的ldmos器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866923A (zh) * 2010-05-18 2010-10-20 苏州硅能半导体科技股份有限公司 三层光罩沟槽mos器件及制造方法
CN102088035A (zh) * 2010-09-21 2011-06-08 上海韦尔半导体股份有限公司 沟槽式mosfet及其制造方法

Also Published As

Publication number Publication date
CN111933716A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111933716B (zh) Ldmos晶体管及其制造方法
WO2007149666A2 (en) Structure and method for forming a shielded gate trench fet with the shield and gate electrodes being connected together
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
WO2006122130A2 (en) Power mosfet device structure for high frequency applications
JP2005505912A (ja) トレンチゲート電極を有するパワー半導体デバイス、及びその製造方法
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN110649096B (zh) 一种高压n沟道HEMT器件
CN110660851A (zh) 一种高压n沟道HEMT器件
CN113903792A (zh) 半导体器件及其制备方法
CN115064582A (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN110649097A (zh) 一种高压p沟道HEMT器件
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN113809162B (zh) 功率元件
CN113809148B (zh) 功率元件及其制造方法
CN111524974A (zh) 半导体器件及其制造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN112103331B (zh) Ldmos晶体管及其制造方法
CN115642182A (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN116741797A (zh) 半导体结构以及埋入式场板结构的制造方法
CN114512403A (zh) 半导体器件的制造方法
CN113410299A (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
CN104425609A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant