CN113903792A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN113903792A
CN113903792A CN202111495382.6A CN202111495382A CN113903792A CN 113903792 A CN113903792 A CN 113903792A CN 202111495382 A CN202111495382 A CN 202111495382A CN 113903792 A CN113903792 A CN 113903792A
Authority
CN
China
Prior art keywords
plug
region
drain
source
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111495382.6A
Other languages
English (en)
Inventor
于绍欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202111495382.6A priority Critical patent/CN113903792A/zh
Publication of CN113903792A publication Critical patent/CN113903792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件及其制备方法，包括：衬底；沟道区和漂移区，位于所述衬底内；源区和漏区，分别位于所述沟道区和所述漂移区内；栅极结构，位于所述源区和所述漏区之间的所述衬底上；场板，位于所述漂移区的部分表面上，且所述栅极多晶硅覆盖所述场板的部分宽度；层间介质层，具有贯穿的源极插塞、转移插塞和漏极插塞，分别与所述源区、所述场板和所述漏区电性连接；金属布线层，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。本发明能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而提高半导体器件的电性能。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
BCD工艺是一种集合Bipolar器件、CMOS器件和DMOS器件的芯片制造工艺，BCD工艺具有高跨导、强负载驱动能力、集成度高和低功耗的优点。其中DMOS器件是BCD电路中的核心部分，一般DMOS器件所占的芯片面积为总面积的60%以上，目前为了工艺集成所使用的是LDMOS器件。LDMOS器件的两大关键参数为：源漏耐压和导通电阻，LDMOS器件设计的目标是提高源漏耐压的同时维持一个较低的源漏导通电阻。
图1为现有技术中LDMOS器件的结构示意图。请参考图1，图1为一种典型的LMOS器件的结构，对于不同的耐压要求，通常的做法是调整以下尺寸：沟道长度A、场板30’与栅极多晶硅42’的重合尺寸B及场板30’延伸出栅极多晶硅42’的尺寸C；例如对于16V的LDMOS器件，通常沟道长度A为0.5µm左右、场板30’与栅极多晶硅42’的重合尺寸B为0.7µm左右及场板30’延伸出栅极多晶硅42’的尺寸C为0.8µm左右；但随着源漏耐压要求的提高，对于A、B及C的尺寸要求不能无限提高，并且单纯改变A、B及C的尺寸会导致源漏的导通电阻相应的线性增加。因此，需要对LDMOS器件的结构进行改进，以使LDMOS器件同时满足较高源漏耐压和较小导通电阻。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，以提高半导体器件的电性能。
为了达到上述目的，本发明提供了一种半导体器件，包括：
衬底；
沟道区和漂移区，位于所述衬底内；
源区和漏区，分别位于所述沟道区和所述漂移区内；
栅极结构，位于所述源区和所述漏区之间的所述衬底上；
场板，位于所述漂移区的部分表面上，且所述栅极结构覆盖所述场板的部分宽度；
层间介质层，覆盖所述衬底和所述栅极结构，所述层间介质层中具有贯穿的源极插塞、转移插塞和漏极插塞，所述源极插塞、转移插塞和漏极插塞分别与所述源区、所述场板和所述漏区电性连接；
金属布线层，位于所述层间介质层上，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。
可选的，所述源区和所述漏区上形成有金属硅化物层，所述源极插塞和所述漏极插塞的底部接触所述金属硅化物层的表面，并分别通过对应的所述金属硅化物层与所述源区和所述漏区电性连接。
可选的，所述金属硅化物层和所述场板上形成有接触孔停止层，所述接触孔停止层的厚度为300Å~800Å。
可选的，所述转移插塞的横向尺寸大于所述源极插塞和所述漏极插塞的横向尺寸。
可选的，所述转移插塞的横向尺寸为0.35µm~0.6µm，所述源极插塞和所述漏极插塞的横向尺寸均为0.2µm~0.28µm。
可选的，所述转移插塞延伸至所述场板中。
可选的，所述场板的厚度大于500Å。
本发明还提供了一种半导体器件的制备方法，包括：
提供衬底；
形成沟道区和漂移区于所述衬底内，分别形成源区和漏区于所述沟道区和所述漂移区内，形成栅极结构于所述源区和所述漏区之间的所述衬底上，形成场板于所述漂移区的部分表面上且所述栅极结构覆盖所述场板的部分宽度；
形成层间介质层覆盖所述衬底和所述栅极结构，所述层间介质层中具有贯穿的源极插塞、转移插塞和漏极插塞，所述源极插塞、转移插塞和漏极插塞分别与所述源区、所述场板和所述漏区电性连接；以及，
形成金属布线层于所述层间介质层上，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。
可选的，形成所述场板、所述漂移区、所述栅极结构、所述沟道区、所述源区及所述漏区的步骤包括：
采用热氧化工艺在所述衬底上形成所述场板；
对所述衬底进行离子注入以形成所述漂移区；
在所述衬底上形成所述栅极结构；
对所述衬底进行离子注入以形成所述沟道区；以及，
分别对所述沟道区和所述漂移区进行离子注入以形成所述源极和所述漏区。
可选的，所述源区和所述漏区上形成金属硅化物层，所述金属硅化物层及所述场板上形成接触孔停止层，所述层间介质层还覆盖所述接触孔停止层，形成所述源极插塞、所述转移插塞及所述漏极插塞的步骤包括：
在所述层间介质层中形成源极接触孔、漏极接触孔和转移接触孔，所述源极接触孔和所述漏极接触孔贯穿所述层间介质层和所述接触孔停止层并露出所述金属硅化物层，所述转移接触孔贯穿所述层间介质层和所述接触孔停止层并延伸至所述场板中；以及，
分别在所述源极接触孔、所述转移接触孔和所述漏极接触孔中填充金属材料以形成所述源极插塞、所述转移插塞及所述漏极插塞。
本发明提供的半导体器件及其制备方法中，沟道区和漂移区位于衬底内，源区和漏区分别位于沟道区和漂移区内，栅极结构位于源区和漏区之间的衬底上；场板位于漂移区的部分表面上，且栅极结构覆盖场板的部分宽度，源极插塞、转移插塞及漏极插塞分别与源区、场板及漏区电性连接，通过第一金属图案与源极插塞和转移插塞电性连接以实现将源极插塞转移到场板上方，由于转移插塞的存在使得在半导体器件中增加了一个零电位的耗尽点，在漏极插塞接入高电压时，使得漂移区的耗尽层的宽度增加，能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而提高半导体器件的电性能。
附图说明
图1为现有技术中LDMOS器件的结构示意图。
图2为本发明一实施例提供的半导体器件的制备方法的流程图。
图3A~3G为本发明一实施例提供的半导体器件的制备方法中相应步骤的剖面示意图，其中，图3G为本发明一实施例提供的半导体器件的剖面示意图。
其中，附图标记为：
10-衬底；21-漂移区；22-沟道区；30、30’-场板；41-栅氧化层；42、42’-栅极多晶硅；43-侧墙；51-漏区；52-源区；61-金属硅化物层；62-接触孔停止层；71-源极插塞；72-转移插塞；73-漏极插塞；81-第一金属图案；82-第二金属图案。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3G为本实施例提供的半导体器件的剖面示意图。请参考图3G，本实施例提供了一种半导体器件，包括：衬底10、漂移区21、沟道区22、场板30、漏区51、源区52、栅极结构、层间介质层及金属布线层。衬底10的材质可以包括硅、碳、锗、镓和砷中的一种或多种，在衬底10中形成有有源区（图中未示出），漂移区21和沟道区22位于衬底10内且位于有源区内，漂移区21和沟道区22之间具有间距；漏区51和源区52分别位于漂移区21和沟道区22内，在本实施例中，漂移区21、沟道区22漏区51和源区52的离子注入类型示具体情况而定。
场板30位于漂移区21的部分表面上，场板30的材质可为氧化物。栅极结构位于漏区51和源区52之间的衬底10上，栅极结构包括栅氧化层41、栅极多晶硅42及侧墙43；栅氧化层41位于栅极多晶硅42与衬底10之间，栅极多晶硅42覆盖场板30的部分宽度，侧墙43覆盖栅极多晶硅42的侧面。在本实施例中，场板30未被栅极多晶硅42覆盖的宽度为0.5µm~1.2µm，具体示实际情况而定。
进一步地，漏区51和源区52上形成有金属硅化物层61，且金属硅化物层61还覆盖栅极多晶硅42的顶部。金属硅化物层61及场板30上形成有接触孔停止层62，在本实施例中，接触孔停止层62的厚度可为300Å~800Å，例如300Å、600Å、800Å，接触孔停止层62的材质包括氮化硅或氮氧化硅，但不限于上述厚度和材质。
进一步地，接触孔停止层62上形成有层间介质层（图中未示出），且层间介质层覆盖衬底10和栅极结构；层间介质层中具有贯穿的源极插塞71、转移插塞72和漏极插塞73，源极插塞71、转移插塞72和漏极插塞73分别与源区52、场板30和漏区51电性连接，其中源极插塞71和漏极插塞73的底部接触金属硅化物61，源极插塞71和漏极插塞73并分别通过对应的金属硅化物层61与源区52和漏区51电性连接，即源极插塞71通过源区52上方的金属硅化物层61与源区52电性连接，漏极插塞73通过漏区51上方的金属硅化物层61与漏区51电性连接；转移插塞72延伸至场板30中即转移插塞72不能贯穿场板30。在本实施例中，场板30的厚度大于500Å，可为500Å~1100Å，例如500Å、800Å、1100Å；为了保证器件的安全性能，要求转移插塞72的底部与场板30的底部的厚度大于400Å，可为400Å~1000Å，例如400Å、700Å、1000Å。在本实施例中，要求转移插塞72的横向尺寸大于源极插塞71和漏极插塞72的横向尺寸，转移插塞72的横向尺寸可为0.35µm~0.6µm，源极插塞71和漏极插塞72的横向尺寸均可为0.2µm~0.28µm，但不限于上述横向尺寸。
金属布线层位于层间介质层上，金属布线层包括第一金属图案81和第二金属图案82，第一金属图案81与源极插塞71和转移插塞72电性连接，第二金属图案82与漏极插塞73电性连接。在本实施例中，通过第一金属图案81与源极插塞71和转移插塞72电性连接以实现将源极插塞71转移到场板30上方，由于转移插塞72的存在使得在半导体器件中增加了一个零电位的耗尽点，在漏极插塞73接入高电压时，使得漂移区21中的耗尽层的宽度增加，能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而实现提高半导体器件的电性能。
图2为本实施例提供的半导体器件的制备方法的流程图。请参考图2，本发明还提供了一种半导体器件的制备方法，包括：
步骤S1：提供衬底；
步骤S2：形成沟道区和漂移区于衬底内，分别形成源区和漏区分别于沟道区和漂移区内，形成栅极结构于源区和漏区之间的衬底上，形成场板于漂移区的部分表面上且栅极结构覆盖场板的部分宽度；以及，
步骤S3：形成层间介质层覆盖衬底和栅极结构，层间介质层中具有贯穿的源极插塞、转移插塞和漏极插塞，源极插塞、转移插塞和漏极插塞分别与源区、场板和漏区电性连接；以及，
步骤S4：形成金属布线层于层间介质层上，包括第一金属图案和第二金属图案，第一金属图案与源极插塞和转移插塞电性连接，第二金属图案与漏极插塞电性连接。
图3A~3G为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图，下面结合图3A~3G对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图3A，执行步骤S1：提供衬底10，衬底10的材质可以包括硅、碳、锗、镓和砷中的一种或多种，在衬底10中形成有有源区（图中未示出）。
步骤S2：形成场板、漂移区、栅极结构、沟道区、源区及漏区的步骤包括：
请继续参考图3A，采用热氧化工艺在衬底10上形成场板30，具体是在衬底10上形成图形化的掩模层（图中未示出），进而采用热氧化工艺对未覆盖的衬底10进行热氧生长形成场板30。
请参考图3B，对衬底10进行离子注入以在衬底10内形成漂移区21，且漂移区21位于有源区内，场板30位于漂移区21的部分表面上。
请参考图3C，在衬底10上形成栅氧化层41，在栅氧化层41及场板30上形成栅极多晶硅42，且栅极多晶硅42覆盖场板30的部分宽度的表面，以及在栅极多晶硅42的侧面形成侧墙43，栅氧化层41、栅极多晶硅42及侧墙43构成栅极结构。
请参考图3D，对衬底10进行离子注入以在衬底10内形成沟道区22，沟道区22和漂移区21之间具有间距，栅极结构覆盖沟道区22和漂移区21的部分宽度。
请参考图3E，分别对沟道区22和漂移区21进行离子注入以形成源区52和漏区51，栅极结构位于源区52和漏区51之间的衬底10上。在本实施例中，漂移区21、沟道区22漏区51和源区52的离子注入类型示具体情况而定。
执行步骤S3：请参考图3F，在源区52和漏区51上形成有金属硅化物层61，且金属硅化物层61覆盖栅极多晶硅42的顶部。进而，在金属硅化物层61及场板30上形成接触孔停止层62，且在接触孔停止层62上形成层间介质层（图中未示出），且层间介质层覆盖栅极结构。
请参考图3G，形成源极插塞、转移插塞及漏极插塞的步骤包括：在层间介质层中形成源极接触孔、漏极接触孔和转移接触孔，源极接触孔和漏极接触孔贯穿层间介质层及接触孔停止层62并漏出金属硅化物层61的表面，转移接触孔贯穿层间介质层和接触孔停止层62并延伸至场板30中；分别在源极接触孔、转移接触孔和漏极接触孔中填充金属材料以形成源极插塞71、转移插塞72及漏极插塞73。其中源极插塞71和漏极插塞73的底部接触金属硅化物61，源极插塞71和漏极插塞73并分别通过对应的金属硅化物层61与源区52和漏区51电性连接，即源极插塞71通过源区52上方的金属硅化物层61与源区52电性连接，漏极插塞73通过漏区51上方的金属硅化物层61与漏区51电性连接；转移插塞72延伸至场板30中即转移插塞72不能贯穿场板30。在本实施例中，场板30的厚度大于500Å，可为500Å~1100Å，例如500Å、800Å、1100Å；为了保证器件的安全性能，要求转移插塞72的底部与场板30的底部的厚度大于400Å，可为400Å~1000Å，例如400Å、700Å、1000Å。在本实施例中，要求转移插塞72的横向尺寸大于源极插塞71和漏极插塞72的横向尺寸，转移插塞72的横向尺寸可为0.35µm~0.6µm，源极插塞71和漏极插塞72的横向尺寸均可为0.2µm~0.28µm，但不限于上述横向尺寸。
执行步骤S4：请继续参考图3G，在层间介质层上形成金属布线层，且金属布线层覆盖源极插塞71、转移插塞72及漏极插塞73，其中金属布线层包括第一金属图案81和第二金属图案82，第一金属图案81与源极插塞71和转移插塞72电性连接，第二金属图案82与漏极插塞73电性连接。在本实施例中，通过第一金属图案81与源极插塞71和转移插塞72电性连接以实现将源极插塞71转移到场板30上方，由于转移插塞72的存在使得在半导体器件中增加了一个零电位的耗尽点，在漏极插塞73接入高电压时，使得漂移区21中的耗尽层的宽度增加，能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而实现提高半导体器件的电性能。
综上，本发明提供的半导体器件及其制备方法中，沟道区和漂移区位于衬底内，源区和漏区分别位于沟道区和漂移区内，栅极结构位于源区和漏区之间的衬底上；场板位于漂移区的部分表面上，且栅极结构覆盖场板的部分宽度，源极插塞、转移插塞及漏极插塞分别与源区、场板及漏区电性连接，通过第一金属图案与源极插塞和转移插塞电性连接以实现将源极插塞转移到场板上方，由于转移插塞的存在使得在半导体器件中增加了一个零电位的耗尽点，在漏极插塞接入高电压时，使得漂移区的耗尽层的宽度增加，能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而提高半导体器件的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件，其特征在于，包括：
衬底；
沟道区和漂移区，位于所述衬底内；
源区和漏区，分别位于所述沟道区和所述漂移区内；
栅极结构，位于所述源区和所述漏区之间的所述衬底上；
场板，位于所述漂移区的部分表面上，且所述栅极结构覆盖所述场板的部分宽度；
层间介质层，覆盖所述衬底和所述栅极结构，所述层间介质层中具有贯穿的源极插塞、转移插塞和漏极插塞，所述源极插塞、所述转移插塞和所述漏极插塞分别与所述源区、所述场板和所述漏区电性连接；
金属布线层，位于所述层间介质层上，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。
2.如权利要求1所述的半导体器件，其特征在于，所述源区和所述漏区上形成有金属硅化物层，所述源极插塞和所述漏极插塞的底部接触所述金属硅化物层的表面，并分别通过对应的所述金属硅化物层与所述源区和所述漏区电性连接。
3.如权利要求2所述的半导体器件，其特征在于，所述金属硅化物层和所述场板上形成有接触孔停止层，所述接触孔停止层的厚度为300Å~800Å。
4.如权利要求1所述的半导体器件，其特征在于，所述转移插塞的横向尺寸大于所述源极插塞和所述漏极插塞的横向尺寸。
5.如权利要求4所述的半导体器件，其特征在于，所述转移插塞的横向尺寸为0.35µm~0.6µm，所述源极插塞和所述漏极插塞的横向尺寸均为0.2µm~0.28µm。
6.如权利要求1所述的半导体器件，其特征在于，所述转移插塞延伸至所述场板中。
7.如权利要求6所述的半导体器件，其特征在于，所述场板的厚度大于500Å。
8.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
形成沟道区和漂移区于所述衬底内，分别形成源区和漏区于所述沟道区和所述漂移区内，形成栅极结构于所述源区和所述漏区之间的所述衬底上，形成场板于所述漂移区的部分表面上且所述栅极结构覆盖所述场板的部分宽度；
形成层间介质层覆盖所述衬底和所述栅极结构，所述层间介质层中具有贯穿的源极插塞、转移插塞和漏极插塞，所述源极插塞、所述转移插塞和所述漏极插塞分别与所述源区、所述场板和所述漏区电性连接；以及，
形成金属布线层于所述层间介质层上，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，形成所述场板、所述漂移区、所述栅极结构、所述沟道区、所述源区及所述漏区的步骤包括：
采用热氧化工艺在所述衬底上形成所述场板；
对所述衬底进行离子注入以形成所述漂移区；
在所述衬底上形成所述栅极结构；
对所述衬底进行离子注入以形成所述沟道区；以及，
分别对所述沟道区和所述漂移区进行离子注入以形成所述源极和所述漏区。
10.如权利要求8所述的半导体器件的制备方法，其特征在于，所述源区和所述漏区上形成金属硅化物层，所述金属硅化物层及所述场板上形成接触孔停止层，所述层间介质层还覆盖所述接触孔停止层，形成所述源极插塞、所述转移插塞及所述漏极插塞的步骤包括：
在所述层间介质层中形成源极接触孔、漏极接触孔和转移接触孔，所述源极接触孔和所述漏极接触孔贯穿所述层间介质层和所述接触孔停止层并露出所述金属硅化物层，所述转移接触孔贯穿所述层间介质层和所述接触孔停止层并延伸至所述场板中；以及，
分别在所述源极接触孔、所述转移接触孔和所述漏极接触孔中填充金属材料以形成所述源极插塞、所述转移插塞及所述漏极插塞。
CN202111495382.6A 2021-12-09 2021-12-09 半导体器件及其制备方法 Pending CN113903792A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111495382.6A CN113903792A (zh) 2021-12-09 2021-12-09 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111495382.6A CN113903792A (zh) 2021-12-09 2021-12-09 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113903792A true CN113903792A (zh) 2022-01-07

Family

ID=79025920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111495382.6A Pending CN113903792A (zh) 2021-12-09 2021-12-09 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113903792A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114429985A (zh) * 2022-04-07 2022-05-03 广州粤芯半导体技术有限公司 具有栅场板结构的横向功率器件及其制备方法
CN114725218A (zh) * 2022-06-07 2022-07-08 广州粤芯半导体技术有限公司 半导体器件单元及其制备方法
CN115020497A (zh) * 2022-08-09 2022-09-06 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061791A1 (en) * 2012-08-28 2014-03-06 United Microelectronics Corp. Mos transistor
CN110610994A (zh) * 2019-07-17 2019-12-24 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN111933716A (zh) * 2020-09-30 2020-11-13 晶芯成(北京)科技有限公司 Ldmos晶体管及其制造方法
WO2021135265A1 (zh) * 2019-12-31 2021-07-08 无锡华润上华科技有限公司 Ldmos器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061791A1 (en) * 2012-08-28 2014-03-06 United Microelectronics Corp. Mos transistor
CN110610994A (zh) * 2019-07-17 2019-12-24 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
WO2021135265A1 (zh) * 2019-12-31 2021-07-08 无锡华润上华科技有限公司 Ldmos器件及其制备方法
CN111933716A (zh) * 2020-09-30 2020-11-13 晶芯成(北京)科技有限公司 Ldmos晶体管及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114429985A (zh) * 2022-04-07 2022-05-03 广州粤芯半导体技术有限公司 具有栅场板结构的横向功率器件及其制备方法
CN114725218A (zh) * 2022-06-07 2022-07-08 广州粤芯半导体技术有限公司 半导体器件单元及其制备方法
CN114725218B (zh) * 2022-06-07 2022-09-02 广州粤芯半导体技术有限公司 半导体器件单元及其制备方法
CN115020497A (zh) * 2022-08-09 2022-09-06 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
CN113903792A (zh) 半导体器件及其制备方法
US20060138549A1 (en) High-voltage transistor and fabricating method thereof
CN112117332B (zh) Ldmos器件及工艺方法
US8071445B2 (en) Method for manufacturing semiconductor device, and semiconductor device
CN111933716B (zh) Ldmos晶体管及其制造方法
CN115020497A (zh) 半导体器件及其制备方法
CN115332324A (zh) 半导体器件及其制造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
EP3933895B1 (en) Trench field effect transistor structure, and manufacturing method for same
US20120319194A1 (en) Semiconductor device and process for producing the same
CN114429985B (zh) 具有栅场板结构的横向功率器件及其制备方法
CN115719759A (zh) Ldmos器件及工艺方法
CN112490293B (zh) 半导体器件及其制造方法
TWI511284B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
CN114388616A (zh) 半导体结构及其形成方法
CN111785617A (zh) Ldmos的制造方法
CN117497420B (zh) 半导体器件及其制备方法
CN114078947A (zh) 沟槽金氧半晶体管器件及其制造方法
CN114078704B (zh) Ldmos器件及其形成方法
CN117542795B (zh) 半导体器件及其制作方法
CN112599602B (zh) 半导体器件及其制造方法
EP4235797A1 (en) Extended-drain metal-oxide-semiconductor devices with a gap between the drain and body wells
EP4195293A1 (en) Semiconductor device and manufacturing method thereof
US20240274712A1 (en) Field-effect transistors with self-aligned p-shield contacts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220107