CN102110601B

CN102110601B - 制备可测量mos电容器低频cv曲线的器件结构的方法

Info

Publication number: CN102110601B
Application number: CN 201010572181
Authority: CN
Inventors: 于浩; 蒋玉龙; 茹国平; 屈新萍; 李炳宗
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-12-03
Filing date: 2010-12-03
Publication date: 2012-12-12
Anticipated expiration: 2030-12-03
Also published as: CN102110601A

Abstract

本发明属于微电子技术领域，具体涉及一种制备可以测量金属-氧化物-半导体（MOS）电容器低频电容-电压（CV）特性的器件结构的自对准工艺方法。该方法采用自对准工艺制作一种简易的源漏短接MOSFET结构，将源漏接地或者电源，因而在MOS电容器处于反型区时，反型载流子跟得上交流测量信号的变化，使MOS结构在高频CV测量时能表现出低频CV曲线特性，从而可以替代标准的准静态测量获得MOS电容器的低频CV曲线。整个工艺实现方法全程只使用一次光刻步骤，具有工艺自对准且简单易行的优点。该方法可以很好地移植到测量以高K或其他介质层材料为绝缘体的金属-绝缘体-半导体（MIS）电容器低频CV曲线中去。

Description

制备可测量MOS电容器低频CV曲线的器件结构的方法

技术领域

本发明属于微电子技术领域，具体涉及一种制备可以测量MOS电容器低频CV曲线的器件结构的方法。

背景技术

当今集成电路器件就基本结构而言可分为双极型和金属-氧化物-半导体（MOS）型两部分，而由于MOS集成电路具有功耗低、适合于大规模集成等优点，尤为引人关注，故而对MOS电学特性的研究非常重要。

MOS结构表现出的电学特性主要为电容特性，而对MOS结构电容特性的研究需要施加直流偏压和交流偏压两部分电压。根据直流偏置电压的不同，MOS结构中的硅衬底将表现出多子积累、衬底耗尽和衬底反型三种状态，此三种状态分别称为MOS位于积累区、耗尽区和反型区。根据测量信号频率的不同，MOS电容特性可分为高频和低频两类，其区别在于当MOS结构处于反型区时，衬底反型载流子的产生和复合是否跟得上交流信号的变化。跟得上变化时MOS表现出低频电容特性，跟不上变化时MOS表现出高频电容特性，相应的，测得的MOS电容-电压（CV）关系分别为低频CV曲线和高频CV曲线。

根据理论计算，测量低频CV曲线需要满足交流测试信号频率为几Hz甚至更低。直接以极低频率的交流偏压测量低频CV曲线的方法被称作准静态方法。这种方法需要昂贵的精密仪器以及苛刻的测量条件作为保证，故而通过准静态方法获得低频CV曲线是比较困难的。由于MOS高低频电容特性存在区别的根本原因在于当MOS位于反型区时是否存在足够的反型载流子跟随交流测试信号而产生或复合，故而人们想出了一种替代方法，将NMOS源漏短接接地或PMOS源漏短接接电源，这样当MOS处于反型区时，将由地或者电源为MOS提供跟随交流偏压变化所需的反型载流子，从而在高频率的交流偏压下也可以测到低频CV曲线。由于这种低频CV曲线的获取方法更为简便易行，故而在现今MOS电容特性研究时被广泛采用。但这需要制备出具有源漏结构的完整的MOSFET（MOS场效应晶体管），而在制作完整MOSFET结构时，为了避免源漏和栅极之间的短路，需要为栅极制备边墙（Sidewall）。在制备边墙的时候，需要淀积绝缘介质材料（例如SiO₂），再以干法刻蚀处理才能形成适合的边墙。当栅极采用金属材料的时候，还需要在制备源漏接触时采用一步额外的光刻工艺来保护被边墙包围的金属栅电极。这样的工艺总流程比较复杂，且各环节工艺控制难度也大，在研究简单MIS结构电容特性时显得事倍功半，故而精简工艺步骤是十分必要的。

发明内容

本发明的目的在于提出一种流程简单、控制方便的制备可以测量MOS低频CV曲线的器件结构的方法。

本发明提出的制备可以测量MOS电容器低频CV曲线的器件结构的方法，是采用自对准工艺制作源漏短接的MOSFET结构，将源漏短接接地或者接电源，因而在MOS处于反型区时，反型载流子跟得上交流偏压的变化，从而使MOS在高频CV测量时表现出低频CV曲线。具体步骤为：

1、使用在硅衬底上已具备所需厚度栅介质层（例如SiO₂）的样品，在介质层上大面积淀积金属栅极（材料如Al）；并旋涂光刻胶，光刻胶使用正胶，利用正胶显影、曝光形成圆环图形，作为源漏短接区；

2、在其他部分有光刻胶保护的情况下，刻蚀掉源漏短接区暴露出的金属层、介质层，最终裸露出硅衬底，并在每层材料刻蚀时适当过刻蚀处理，在全部刻蚀过程中保留正胶；

3、进一步，干法刻蚀硅衬底，以保证后继淀积的源漏用金属层不会与栅极金属层接触导致栅源漏短路；

4、然后，应用PVD技术大面积淀积源漏用金属薄膜（材料如N i、Pt、Ti、Co等），利用正胶溶于丙酮的特性，通过lift-off的方法将正胶以及位于正胶上的多余的金属去除；

5、最终通过热退火处理，在源漏短接区利用淀积的金属与衬底Si反应形成稳定的金属硅化物，从而在源漏区形成肖特基源漏接触结构。

本发明方法中，仅使用一步光刻工艺形成环形源漏短接区，同时形成栅极图形，后续工艺全部在此图形基础上进行，无需额外光刻步骤，具有工艺自对准特点；

本发明方法中，所述的过刻蚀处理，是在源漏短接区的金属层和介质层刻蚀过程中，不超过金属层和介质层厚度10%的过刻蚀处理，避免后续PVD淀积的源漏用金属薄膜与栅极短路；

本发明方法中，对源漏短接区的硅衬底进行刻蚀，形成2倍至5倍于后继源漏用金属膜厚度的凹坑，然后利用高真空准直性PVD技术淀积相应金属薄膜填充源漏短接区凹坑，淀积的金属薄膜厚度要求退火处理后该金属与衬底硅固相反应生成的金属硅化物的上表面仍低于原始衬底硅表面。这样就避免了源漏区与栅极的短路；

本发明方法中，所述热退火处理的温度为300~800℃，退火处理时间不超过1分钟。

本发明方法中，该MOSFET源漏短接结构是直接利用金属与衬底硅退火后固相反应生成的金属硅化物作为肖特基源漏，并不需要离子注入步骤；对应于淀积源漏用金属薄膜材料为Ti、Co、N i或Pt，肖特基源漏用金属硅化物分别为Ti/Si, Co/Si，Ni/Si和Pt/Si固相反应的产物。

本发明方法中，通过CF₄+Ar反应离子刻蚀方法刻蚀掉20~50nm的硅衬底；之后在整个样片表面大面积淀积不超过1/2被刻蚀掉衬底硅厚度的源漏用金属薄膜（例如Ni）；把样品放在丙酮中用超声波振荡剥离光刻胶，即liftoff工艺，同时去除光刻胶及胶上多余的源漏用金属（例如Ni），这样只在源漏短接区保留需要的金属（例如Ni）。

由于源漏并没有重掺杂，这种结构与典型的源漏短接MOSFET结构不同，工艺更为简单。硅化物肖特基源漏在MOS处于反型时将向沟道区提供足够的反型载流子，且提供的载流子可以跟得上交流测试偏压的变化，使MOS在高频CV测量时表现出低频CV曲线。

本发明的具体操作步骤如下：

1、采用常规集成电路工艺获得无图形的栅介质层（以SiO₂为例）/单晶硅衬底结构样品；

2、大面积淀积金属层（以Al为例）；

3、旋涂正胶并光刻，显影后形成环状图形，作为源漏短接区，利用反应离子刻蚀（即RIE）的方法使用氧等离子对样品进行打底膜处理，去除源漏短接区残留的正胶；

4、将源漏短接区的金属栅（Al）层、氧化层通过刻蚀去除，适当过刻，保留其它部分的光刻胶；

5、通过反应离子刻蚀（RIE）方法，使用CF₄+Ar刻蚀掉20nm~50nm深的硅衬底；

6、大面积淀积厚度为10nm的源漏用金属薄膜（以Ni为例）；

7、把样品放在丙酮中用超声波振荡剥离光刻胶，即liftoff工艺，同时去除光刻胶及胶上多余的金属（如Ni）；

8、对样品进行500℃、1分钟退火处理，以使源漏短接区的金属Ni与衬底硅之间形成稳定NiSi硅化物；

9、根据衬底掺杂类型将源漏短接区接地或者电源，在高频情况下测量MOS电容特性即得到低频CV曲线。

附图说明

图1—图8为工艺流程的示意图（侧视图）。其中，图8为最后工艺步骤形成的器件侧视图。

图9为最后工艺步骤形成的器件俯视图。

图中标号：1为硅衬底，2为氧化层，3为金属层（如Al），4为光刻胶，5为金属层（如Ni），6为金属硅化物（如NiSi）。

具体实施方式

下面通过具体工艺步骤来进一步描述本发明：

1、标准P型器件级衬底Si（100）片，电阻率6～10Ω·cm，杂质浓度为1.2～2.4E15/cm3,经标准RCA清洗工艺后，用浓度为2%的HF稀释溶液去除硅片表面的本征氧化层；干法热氧化分别生长厚度为30nm二氧化硅，如图1所示；

2、大面积淀积约60nm厚的Al金属层，如图2所示；

3、旋涂正胶并光刻，显影后形成环状图形，作为源漏短接区，环形内径150um，外径600um,，利用反应离子刻蚀（即RIE）的方法使用氧等离子对样品进行打底膜处理，以去除源漏短接区残留的正胶，氧气流量为20sccm，功率为75W，时间为45s，气压为4Pa，如图3所示；

4、将源漏短接区的Al金属层使用浓磷酸湿法刻蚀，适当过刻，水浴温度65℃，刻蚀时间2min40s；将氧化层通过浓度为1:100的HF溶液湿法刻蚀，适当过刻，刻蚀时间20s；两步刻蚀过程中保留光刻胶，如图4所示；

5、通过反应离子刻蚀（RIE）方法，使用CF₄+Ar刻蚀约20nm深的硅衬底，CF₄流量为30sccm，Ar流量为5sccm，功率为100W，刻蚀时间为2min，气压为4Pa，如图5所示；

6、应用PVD技术大面积淀积约10nm厚的金属Ni，如图6所示；

7、把样品放在丙酮中用超声波振荡2min以剥离光刻胶，即liftoff工艺，去除光刻胶及胶上多余的金属Ni，如图7所示；

8、对样品进行500℃、1分钟退火处理，以使源漏短接区的金属Ni与沉底硅之间形成稳定NiSi硅化物；至此工艺完成，如图8及图9所示；

9、将源漏短接区接地，在高频情况下测量MOS电容特性即得到低频CV曲线。

Claims

1.一种制备可以测量MOS电容器低频CV曲线的器件结构的方法，其特征在于：首先制作一种源漏短接的MOSFET结构，然后通过源漏短接接地或者接电源，为MOS电容器提供反型所需载流子，从而使MOS电容器在高频CV测量时就表现出低频CV曲线；具体步骤为：

（1）、使用在硅衬底上已具备所需厚度栅介质层的样品，在介质层上大面积淀积金属栅极；并旋涂光刻胶，光刻胶使用正胶，利用正胶显影、曝光形成圆环图形，作为源漏短接区；

（2）、在其他部分有光刻胶保护的情况下，刻蚀掉源漏短接区暴露出的金属层、介质层，最终裸露出硅衬底，并在每层材料刻蚀时适当过刻蚀处理，在全部刻蚀过程中保留正胶；

（3）、进一步，干法刻蚀硅衬底，以保证后继淀积的源漏用金属层不会与栅极金属层接触导致栅源漏短路；

（4）、然后，应用PVD技术大面积淀积源漏用金属薄膜，利用正胶溶于丙酮的特性，通过lift-off的方法将正胶以及位于正胶上的多余的金属去除；

（5）、最终通过热退火处理，在源漏短接区利用淀积的金属与衬底Si反应生成形成稳定的金属硅化物，从而在源漏区形成肖特基源漏接触结构。

2.根据权利要求1所述的方法，其特征在于所述的过刻蚀处理，是在源漏短接区的金属层和介质层刻蚀过程中，不超过金属层和介质层厚度10%的过刻蚀处理。

3.根据权利要求1或2所述的方法，其特征在于所述的硅衬底材料为SiO₂。

4.根据权利要求1或2所述的方法，其特征在于所述的金属栅极材料为Al。

5.根据权利要求4所述的方法，其特征在于所述淀积源漏用金属薄膜的材料为N i、Pt、Ti或Co。

6. 根据权利要求5所述的方法，其特征在于对源漏短接区的硅衬底进行刻蚀，形成2倍至5倍于后继源漏用金属膜厚度的凹坑，然后利用高真空准直性PVD技术淀积相应金属薄膜填充源漏短接区凹坑，淀积的金属薄膜厚度要求退火处理后该金属与衬底硅固相反应生成的金属硅化物的上表面仍低于原始衬底硅表面。

7. 根据权利要求1、2、5或6所述的方法，其特征在于所述退火温度为300~800^oC，退火时间不超过1分钟。