KR100632639B1 - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100632639B1 KR100632639B1 KR1020050020194A KR20050020194A KR100632639B1 KR 100632639 B1 KR100632639 B1 KR 100632639B1 KR 1020050020194 A KR1020050020194 A KR 1020050020194A KR 20050020194 A KR20050020194 A KR 20050020194A KR 100632639 B1 KR100632639 B1 KR 100632639B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- selection transistor
- memory device
- flash memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 선택 트랜지스터 영역에 형성된 캐핑 폴리실리콘막 및 유전체막을 NF3, O2, NH3, He, CF4 및 N2 가스를 조합하여 동시에 등방성 건식 식각함으로써 식각 공정을 줄일 수 있고, 하부층의 손상을 방지할 수 있어 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
선택 트랜지스터, 유전체막 제거, 등방성 건식 식각
Description
도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 제 1 폴리실리콘막 14 : 유전체막
15 : 캐핑 폴리실리콘막 16 : 감광막
17 : 제 2 폴리실리콘막 18 : 하드 마스크막
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 선택 트랜지스터 영역에 형성된 유전체막을 캐핑 폴리실리콘막과 동시에 등방성 건식 식각 공정을 이용하여 제거하여 공정을 단순화시키면서 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
NAND형 플래쉬 메모리 소자는 데이터를 저장하기 위한 다수의 셀이 직렬 연결되어 하나의 스트링을 구성하는데, 셀 스트링과 드레인 및 셀 스트링과 소오스 사이에 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터가 접속된다. 이러한 셀은 터널 산화막, 플로팅 게이트용 제 1 도전층, 유전체막 및 콘트롤 게이트용 제 2 도전층이 적층된 게이트를 포함하고, 선택 트랜지스터는 게이트 산화막, 제 1 및 제 2 도전층이 적층된 게이트를 포함한다. 즉, 셀의 게이트와 선택 트랜지스터의 게이트는 동일 공정으로 형성되지만, 선택 트랜지스터의 게이트는 유전체막을 필요로 하지 않는다. 선택 트랜지스터의 유전체막을 제거하기 위해 유전체막 상부에 유전체막의 식각 손상을 방지하기 위한 캐핑 폴리실리콘막을 형성한 후 캐핑 폴리실리콘막을 비등방성 건식 식각으로 패터닝하고 이를 마스크로 유전체막을 습식 식각한다.
캐핑 폴리실리콘막의 비등방성 건식 식각 공정은 플라즈마를 이용하여 실시하는데, 플라즈마를 이용한 식각 공정은 화학적 반응과 물리적 반응이 동시에 발생한다. 그런데, 물리적 반응의 대부분은 스퍼터 효과가 크기 때문에 하부에 약간의 파티클등이 잔류하게 될 경우 파티클이 잔류되는 부분이 더 식각되어 하부의 유전체막까지 손상된다. 유전체막이 손상될 경우 유전체막의 인산을 이용한 습식 식각 공정에서 제 1 폴리실리콘막이 손상되는 문제가 발생된다. 이러한 손상은 블럭 페 일을 발생시킬 수 있으며, 1개의 다이에 이러한 손상이 몇개만 발생하여도 다이를 리페어할 수 없어 수율을 확보할 수 없게 된다.
본 발명의 목적은 선택 트랜지스터 영역의 캐핑 폴리실리콘막 식각시 발생되는 파티클에 의해 유전체막 식각시 하부 폴리실리콘막의 손상을 방지 할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 선택 트랜지스터 영역에 형성된 유전체막을 캐핑 폴리실리콘막과 동시에 등방성 건식 식각 공정을 이용하여 제거하여 공정을 단순화시키면서 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 소정의 공정으로 셀 영역 및 선택 트랜지스터 영역이 확정된 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막 및 유전체막을 순차적으로 형성한 후 캐핑 폴리실리콘막을 형성하는 단계; 상기 선택 트랜지스터 영역을 노출시키는 마스크를 이용한 사진 및 식각 공정으로 상기 선택 트랜지스터 영역의 상기 캐핑 폴리실리콘막 및 유전체막을 식각하는 단계; 상기 셀 영역에 잔류하는 캐핑 폴리실리콘막을 제거하는 단계; 및 전체 구조 상부에 제 2 폴리실리콘막 및 하드 마스크막을 형성한 후 패터닝하여 상기 셀 영역에 플로팅 게이트 및 콘트롤 게이트가 적층된 게이트를 형성하고, 상기 선택 트랜지스터 영역에 제 1 및 제 2 폴리실리콘막이 적층된 게이트를 형성하는 단계를 포함한다.
상기 유전체막은 산화막, 질화막 및 산화막이 적층되어 형성된다.
상기 캐핑 폴리실리콘막 및 유전체막의 식각은 NF3, O2, NH3, He, CF4 및 N2 가스를 조합하여 실시한다.
상기 캐핑 폴리실리콘막 및 유전체막의 식각은 10 내지 100℃의 온도와 0.01 내지 1.0Torr의 압력에서 200 내지 500W의 파워를 인가하여 등방성 건식 식각 공정으로 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 공정으로 셀 영역(A) 및 선택 트랜지스터 영역(B)이 확정된 반도체 기판(11) 상부에 터널 산화막(12), 제 1 폴리실리콘막(13) 및 유전체막(14)을 형성한다. 여기서, 유전체막(14)은 예컨데 산화막, 질화막 및 산화막이 적층된 소위 ONO 구조로 형성한다. 유전체막(14) 상부에 유전체막(14)의 식각 손상을 방지하기 위한 캐핑 폴리실리콘막(15)을 형성한다. 전체 구조 상부에 감광 막(16)을 형성한 후 선택 트랜지스터 영역을 노출시키는 마스크를 이용한 노광 및 현상 공정으로 감광막(160을 패터닝한다.
도 1(b)를 참조하면, 패터닝된 감광막(16)을 마스크로 캐핑 폴리실리콘막(15) 및 유전체막(14)을 식각한다. 여기서, 캐핑 폴리실리콘막(15) 및 유전체막(14)의 식각 공정은 NF3, O2, NH3, He, CF4 및 N2 가스를 조합하여 100℃ 이하의 온도와 0.01∼1.0Torr의 압력에서 200∼500W의 파워를 인가하여 등방성 건식 식각 공정으로 실시한다. 이때, 가스와 압력, 그리고 파워를 적절히 조절할 경우 캐핑 폴리실리콘막(15)과 유전체막(14)을 안정적으로 동시에 제거할 수 있어 종래의 2단계 식각 공정을 1단계로 단순화시킬 수 있다. 또한, 식각 공정시 EPD(End od Detection)를 사용하여 식각 제어를 용이하게 한다.
도 1(c)를 참조하면, 감광막(16) 및 캐핑 폴리실리콘막(15)을 제거한 후 전체 구조 상부에 제 2 폴리실리콘막(17) 및 하드 마스크막(18)을 형성하고, 게이트 마스크를 이용한 사진 및 식각 공정을 실시한다. 따라서, 셀 영역(A)에는 제 1 폴리실리콘막(13)이 플로팅 게이트로 작용하고 제 2 폴리실리콘막(17)이 콘트롤 게이트로 작용하는 스택 게이트가 형성되고, 선택 트랜지스터 영역(B)에는 제 1 및 제 2 폴리실리콘막(13 및 17)이 적층된 게이트가 형성된다.
상술한 바와 같이 본 발명에 의하면 선택 트랜지스터 영역에 형성된 캐핑 폴 리실리콘막 및 유전체막을 동시에 등방성 건식 식각함으로써 종래의 2회 식각 공정에 비해 식각 공정을 줄일 수 있고, 하부층의 손상을 방지할 수 있어 수율을 향상시킬 수 있다.
Claims (4)
- 셀 영역 및 선택 트랜지스터 영역이 확정된 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막 및 유전체막을 순차적으로 형성한 후 캐핑 폴리실리콘막을 형성하는 단계;상기 선택 트랜지스터 영역을 노출시키는 마스크를 이용한 사진 및 식각 공정으로 상기 선택 트랜지스터 영역의 상기 캐핑 폴리실리콘막 및 유전체막을 동시에 식각하는 단계;상기 셀 영역에 잔류하는 캐핑 폴리실리콘막을 제거하는 단계; 및전체 구조 상부에 제 2 폴리실리콘막 및 하드 마스크막을 형성한 후 패터닝하여 상기 셀 영역에 플로팅 게이트 및 콘트롤 게이트가 적층된 게이트를 형성하고, 상기 선택 트랜지스터 영역에 제 1 및 제 2 폴리실리콘막이 적층된 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 유전체막은 산화막, 질화막 및 산화막이 적층되어 형성된 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 캐핑 폴리실리콘막 및 유전체막의 식각은 NF3, O2, NH3, He, CF4 및 N2 가스를 조합하여 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 캐핑 폴리실리콘막 및 유전체막의 식각은 10 내지 100℃의 온도와 0.01 내지 1.0Torr의 압력에서 200 내지 500W의 파워를 인가하여 등방성 건식 식각 공정으로 실시하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050020194A KR100632639B1 (ko) | 2005-03-10 | 2005-03-10 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050020194A KR100632639B1 (ko) | 2005-03-10 | 2005-03-10 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060099148A KR20060099148A (ko) | 2006-09-19 |
| KR100632639B1 true KR100632639B1 (ko) | 2006-10-12 |
Family
ID=37630458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050020194A KR100632639B1 (ko) | 2005-03-10 | 2005-03-10 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100632639B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100986899B1 (ko) * | 2008-05-15 | 2010-10-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2005
- 2005-03-10 KR KR1020050020194A patent/KR100632639B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060099148A (ko) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4921723B2 (ja) | 半導体装置の製造方法 | |
| KR101170289B1 (ko) | 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법 | |
| KR100822621B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US20090117739A1 (en) | Method for forming pattern in semiconductor device | |
| US8569173B2 (en) | Methods of protecting elevated polysilicon structures during etching processes | |
| KR100632639B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR101087723B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| KR100986632B1 (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| JP5524167B2 (ja) | 半導体装置の製造方法 | |
| US20070122959A1 (en) | Method of forming gate of flash memory device | |
| KR101053987B1 (ko) | 플래시 소자의 형성 방법 | |
| KR100590378B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100671626B1 (ko) | 플래쉬 메모리 소자의 게이트 형성 방법 | |
| KR100998949B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20070047179A (ko) | Ｎａｎｄ형 플래쉬 메모리 소자 제조 방법 | |
| KR100990936B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20010108988A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20070114525A (ko) | 플래시 메모리 소자의 워드라인 형성 방법 | |
| KR20060082943A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20070054873A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20090010586A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR20040046340A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20050012023A (ko) | 비휘발성 반도체 메모리 소자의 제조 방법 | |
| KR20110070207A (ko) | 임베디드 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |