KR20090010586A - 불휘발성 메모리 장치의 제조 방법 - Google Patents

불휘발성 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20090010586A
KR20090010586A KR1020070073825A KR20070073825A KR20090010586A KR 20090010586 A KR20090010586 A KR 20090010586A KR 1020070073825 A KR1020070073825 A KR 1020070073825A KR 20070073825 A KR20070073825 A KR 20070073825A KR 20090010586 A KR20090010586 A KR 20090010586A
Authority
KR
South Korea
Prior art keywords
etching
mask pattern
gate structures
mask
substrate
Prior art date
Application number
KR1020070073825A
Other languages
English (en)
Inventor
하재규
황재성
채민철
강윤승
장대현
이주범
엄경하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070073825A priority Critical patent/KR20090010586A/ko
Publication of KR20090010586A publication Critical patent/KR20090010586A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

향상된 집적도를 갖는 불휘발성 메모리 장치의 제조 방법에 있어서, 기판 상에 터널 산화막, 제1 도전막, 유전막 및 제2 도전막을 순차적으로 형성한 다음, 제2 도전막 상에 제1 마스크 패턴을 형성한다. 제1 마스크 패턴을 식각 마스크로 이용하여 제2 도전막, 유전막, 제1 도전막 및 터널 산화막을 식각하여 기판의 드레인 영역이 형성되는 부분을 노출시키는 예비 게이트 구조물들을 형성한다. 이후, 제1 마스크 패턴을 부분적으로 식각하여 예비 게이트 구조물들의 상면 일부를 노출시키는 개구를 갖는 제2 마스크 패턴을 형성한 다음, 제2 마스크 패턴을 식각 마스크로 이용하여 예비 게이트 구조물들을 식각하여 기판의 소스 영역이 형성되는 부분을 노출시키는 게이트 구조물들을 형성한다. 이에 따라 게이트 구조물의 식각 공정에서의 로딩 효과에 의한 게이트 구조물의 과식각을 방지할 수 있고, 불휘발성 메모리 장치의 집적도를 개선할 수 있다.

Description

불휘발성 메모리 장치의 제조 방법{METHOD OF MANUFACTURING A NON-VOLATILE MEMORY DEVICE}
본 발명은 불휘발성 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는 NOR형 불휘발성 메모리 장치의 제조 방법에 관한 것이다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 데이터의 입·출력이 상대적으로 빠른 반면, 시간이 경과됨에 따라 데이터가 소실되는 휘발성(volatile) 메모리 장치와, ROM(read only memory)과 같이 데이터의 입·출력이 상대적으로 느리지만 데이터의 영구 저장이 가능한 불휘발성(non-volatile) 메모리 장치로 구분될 수 있다. 상기 불휘발성 메모리 장치는 전기적으로 데이터를 저장하거나 소거할 수 있으며, 전원 공급이 없는 상태에서도 반영구적으로 데이터의 보존이 가능한 메모리 장치로써, 최근 들어 컴퓨터, MP3, 디지털 카메라 등의 전자 제품의 메모리 소자로 널리 활용되고 있다.
상기 불휘발성 메모리 장치는 회로의 구조에 따라 NOR형과 NAND형으로 구분할 수 있다. NAND형 불휘발성 메모리 장치는 다수의 셀 트랜지스터들이 직렬로 연결되어 단위 스트링(string)을 이루고, 이러한 단위 스트링들이 비트 라인과 접지 라인 사이에 직렬로 연결되어 있는 구조를 갖는다. 한편, NOR형 불휘발성 메모리 장치는 각각의 셀 트랜지스터들이 비트 라인과 접지 라인 사이에 병렬로 연결되어 있는 구조를 갖는다.
상기 불휘발성 메모리 장치의 집적도가 향상되고 디자인 룰이 감소됨에 따라, 상기 불휘발성 메모리 장치에 포함되는 게이트 구조물의 선폭 및 상기 게이트 구조물들 사이의 간격이 매우 감소되고 있다. 이에 따라 좁은 선폭을 갖는 게이트 구조물을 형성하는 공정에서 충분한 공정 마진을 확보하기 어렵다.
구체적으로, NOR형 불휘발성 메모리 장치에서는 게이트 구조물에 인접한 기판의 액티브 영역에 소스 영역과 드레인 영역이 형성되고, 상기 드레인 영역 상에는 비트 라인 콘택이 형성되어 비트 라인과 전기적으로 연결된다. 따라서 상기 드레인 영역을 노출시키는 게이트 구조물들 사이의 공간은 상기 비트 라인 콘택이 형성되기에 충분한 폭을 가지도록 형성된다. 이에 비하여 소스 영역을 노출시키는 게이트 구조물들 사이에는 콘택이 형성되지 않으므로 그 폭이 상기 드레인 영역에 인접하는 게이트 구조물들 사이의 공간에 비하여 좁게 형성하는 것이 소자의 집적화에 유리하다. 그러나 게이트 구조물들 사이의 간격이 일정하지 않은 경우에는 게이트 구조물을 형성하기 위한 패터닝 공정에서 로딩 효과에 의해 폭이 넓은 부분이 좁은 부분에 비해 상대적으로 많이 식각되는 현상이 발생한다. 따라서 게이트 구조물들 사이의 폭을 적절히 조절하는데 제약이 있다.
따라서 본 발명의 목적은 불휘발성 메모리 장치의 집적도를 개선하면서 게이트 구조물의 과식각을 방지할 수 있는 불휘발성 메모리 장치의 제조 방법을 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 불휘발성 메모리 장치의 제조 방법에서는, 기판 상에 터널 산화막, 제1 도전막, 유전막 및 제2 도전막을 순차적으로 형성한 다음, 제2 도전막 상에 제1 마스크 패턴을 형성한다. 제1 마스크 패턴을 식각 마스크로 이용하여 제2 도전막, 유전막, 제1 도전막 및 터널 산화막을 식각하여 기판의 드레인 영역이 형성되는 부분을 노출시키는 예비 게이트 구조물들을 형성한다. 이후, 제1 마스크 패턴을 부분적으로 식각하여 예비 게이트 구조물들의 상면 일부를 노출시키는 개구를 갖는 제2 마스크 패턴을 형성한 다음, 제2 마스크 패턴을 식각 마스크로 이용하여 예비 게이트 구조물들을 식각하여 기판의 소스 영역이 형성되는 부분을 노출시키는 게이트 구조물들을 형성한다.
본 발명의 일 실시예에 따르면, 상기 드레인 영역을 노출시키는 상기 예비 게이트 구조물들은 제1 폭으로 이격되어 있고, 상기 소스 영역을 노출시키는 상기 게이트 구조물들은 상기 제1 폭보다 좁은 제2 폭으로 이격되어 있다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 패턴은 상기 기판 상에 상기 제1 마스크 패턴의 상면을 부분적으로 노출시키는 포토레지스트 패턴을 형성하 고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크 패턴을 이방성 식각 공정으로 식각함으로써 형성될 수 있다. 또한, 상기 이방성 식각 공정은 삼불화메탄(CHF3) 가스를 포함하는 식각 가스를 이용하여 수행될 수 있다.
상술한 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법에서는 게이트 구조물을 식각함에 있어서, 드레인 영역을 노출시키는 식각 공정과 소스 영역을 노출시키는 식각 공정의 두 단계의 식각 공정을 수행함으로써 과식각에 의한 게이트 구조물의 손상을 방지할 수 있다. 즉, 종래에는 사이 간격이 일정하지 않은 게이트 구조물을 형성하기 위한 패터닝 공정에서 로딩 효과에 의해 폭이 넓은 부분이 좁은 부분에 비해 상대적으로 많이 식각되는 현상이 발생하였으나, 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법에서는 상기와 같이 두 단계의 식각 공정을 수행함으로써 로딩 효과에 의한 게이트 구조물의 과식각을 방지할 수 있다.
또한, 소스 영역을 노출시키는 식각 공정에서 마스크 패턴을 이방성 식각 공정으로 식각함으로써 소스 영역을 노출시키는 게이트 구조물들 사이의 폭을 마스크로 사용되는 포토레지스트 패턴들 사이의 폭보다 좁게 형성할 수 있다. 이에 따라 상기 포토레지스트 패턴의 선폭 마진을 보다 확보하면서도 불휘발성 메모리 장치의 집적도를 향상시킬 수 있다.
아울러, 소스 영역을 노출시키기 위한 게이트 구조물의 식각 공정에서 사용 한 포토레지스트 패턴을 공통 소스 라인이 형성되는 부분의 소자 분리막을 선택적으로 제거하기 위한 식각 공정에도 이용함으로써 공정의 효율을 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 불휘발성 메모리 장치의 제조 방법에 대하여 상세하게 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
도 1 내지 도 10은 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 패드 산화막 및 제1 마스크막을 순차적으로 형성한다. 기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI(silicon-on-insulator) 기판 등을 포함한다. 상기 패드 산화막은 실리콘 산화물을 이용하여 형성할 수 있다. 또한, 상기 패드 산화막은 열 산화(thermal oxidation) 공정, 화학 기상 증착(chemical vapor deposition) 공정 등을 통해 형 성할 수 있다.
상기 패드 산화막 상에 제1 마스크막을 형성한다. 상기 제1 마스크막은 실리콘 질화물로 이루어질 수 있다. 또한 상기 제1 마스크막은 저압 화학 기상 증착 공정 또는 플라즈마 증대 화학 기상 증착 공정에 의해 형성될 수 있다. 상기 제1 마스크막의 일부가 후속하여 수행되는 세정 공정 또는 연마 공정 등에 의해 제거될 수 있으므로, 상기 제1 마스크막은 플로팅 게이트의 두께보다 더 큰 두께를 가지도록 형성하는 것이 바람직하다.
상기 제1 마스크막 및 패드 산화막을 부분적으로 식각하여 기판(100) 상에 패드 산화막 패턴(102) 및 제1 마스크 패턴(104)을 형성한다. 이어서, 제1 마스크 패턴(104)을 식각 마스크로 이용하여 기판(100)을 부분적으로 식각하여 기판(100)의 상부에 트렌치(106)를 형성한다. 트렌치(106)는 제1 방향으로 연장되는 라인 형상을 갖는다.
본 발명의 일 실시예에 있어서, 트렌치(106) 내벽에 라이너막(도시되지 않음)을 더 형성할 수 있다. 상기 라이너막은 트렌치(106)를 형성하기 위한 식각 공정을 수행할 때 발생하는 기판의 손상을 치유하고, 트렌치(106) 주변에서 누설 전류가 발생하는 것을 방지할 수 있다.
도 2를 참조하면, 기판(100) 상에 트렌치(106)를 채우는 절연막을 형성한다. 상기 절연막은 실리콘 산화물을 이용하여 형성할 수 있다. 이후, 제1 마스크 패턴(104)이 노출되도록 상기 절연막의 상부를 제거하여 트렌치(106)를 채우는 소자 분리막(108)을 형성한다. 소자 분리막(108)은 기판의 액티브 영역 및 필드 영역을 정의하며, 제1 방향으로 연장되는 라인 형상을 갖는다.
이어서, 제1 마스크 패턴(104) 및 패드 산화막 패턴(102)을 제거하여, 소자 분리막(108) 사이의 상기 액티브 영역을 노출시키는 제1 개구(110)를 형성한다. 제1 마스크 패턴(104) 및 패드 산화막 패턴(102)은 습식 식각 공정을 수행하여 제거할 수 있다. 제1 개구(110)는 소자 분리막(108)에 평행한 제1 방향으로 연장되는 형상을 갖는다.
도 3을 참조하면, 제1 개구(110) 사이로 노출된 기판(100) 상에 터널 산화막(112)을 형성한다. 터널 산화막(112)은 실리콘 산화물을 이용하여 형성될 수 있다. 또한, 터널 산화막(112)은 열 산화 공정, 화학 기상 증착 공정 등을 통해 형성할 수 있다.
도 4를 참조하면, 터널 산화막(112) 및 소자 분리막(108) 상에 제1 개구(110)를 매립하도록 예비 도전막을 형성한다. 상기 예비 도전막은 후속 공정을 통해 플로팅 게이트로 패터닝된다. 상기 예비 도전막은 불순물이 도핑된 폴리실리콘을 사용하여 형성할 수 있다. 또한 상기 예비 도전막은 저압 화학 기상 증착 공정을 통해 형성할 수 있다. 불순물의 도핑은 POCl3확산, 이온주입 또는 인-시튜 도핑 방법으로 수행될 수 있다.
본 발명의 다른 실시예에 있어서, 터널 산화막(112) 및 소자 분리막(108) 상에 제1 개구(110)를 완전히 채우지 않는 예비 도전막을 형성함으로서, U자형의 플로팅 게이트를 형성할 수도 있다.
이후, 소자 분리막(108)의 상면이 노출되도록 상기 예비 도전막의 상부를 화학적 기계적 연마 공정과 같은 연마 공정을 수행하여 제거함으로써 제1 도전막(114)을 형성한다. 제1 도전막(114)은 상기 액티브 영역에 평행한 제1 방향으로 연장되는 형상을 갖는다.
본 발명의 실시예들에 따르면, 제1 도전막(114)의 측벽 일부가 노출되도록 소자 분리막(108)의 상부를 부분적으로 제거하여 소자 분리막 패턴(108a)을 형성할 수 있다. 예를 들어 소자 분리막(108)의 상부는 습식 식각 공정을 통해 제거될 수 있다.
도 5 내지 도 10은 도 4의 장치에서 I-I' 선을 따라 절단한 방향으로의 후속 공정의 단면도들이다.
도 5를 참조하면, 제1 도전막(114) 상에 유전막(116)을 형성한다. 본 발명의 일 실시예에 있어서, 유전막(116)은 산화물 또는 금속 산화물을 사용하여 형성할 수 있다. 예를 들어, 유전막(116)은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 루비듐 산화물, 마그네슘 산화물, 스트론튬 산화물, 보론 산화물, 납 산화물 또는 칼슘 산화물 등을 사용하여 형성될 수 있다. 이들 금속 산화물들은 단독으로 또는 혼합하여 사용될 수 있다. 본 발명의 다른 실시예에 있어서, 유전막(116)은 ONO(oxide/nitride/oxide) 구조 또는 복수의 금속 산화물막들을 포함하는 다층막 구조를 가질 수 있다. 또한, 유전막(116)은 원자층 적층 공정, 스퍼터링 공정 또는 화학 기상 증착 공정을 수행하여 형성될 수 있다.
유전막(116) 상에 제2 도전막(118)을 형성한다. 제2 도전막(118)은 후속하는 공정을 통해 컨트롤 게이트로 패터닝된다. 제2 도전막(118)은 불순물이 도핑된 폴리실리콘을 사용하여 형성될 수 있다. 또한, 제2 도전막(118)은 화학 기상 증착 공정, 저압 화학 기상 증착 공정 또는 플라즈마 증대 화학 기상 증착 공정을 통해 형성할 수 있으며, 인시튜 도핑 등을 통해 불순물을 도핑할 수 있다.
도면에 도시되지 않았으나, 제2 도전막(118) 상에 금속 실리사이드막(도시되지 않음)이 더 형성될 수 있다. 상기 금속 실리사이드막은 텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등으로 이루어질 수 있다. 제2 도전막 상에 상기 금속 실리사이드막이 형성될 경우, 불휘발성 메모리 장치의 동작 속도를 증가시킬 수 있다.
다시 도 5를 참조하면, 제2 도전막(118) 상에 제2 마스크막을 형성한다. 상기 제2 마스크막은 실리콘 질화물을 이용하여 형성될 수 있다. 상기 제2 마스크막은 저압 화학 기상 증착 공정 또는 플라즈마 증대 화학 기상 증착 공정을 수행하여 형성할 수 있다. 상기 제2 마스크막을 부분적으로 제거하여 2 도전막(118) 상에 예비 제2 마스크 패턴(120)을 형성한다. 예비 제2 마스크 패턴(120)은 예비 게이트 구조물들을 형성하기 위한 식각 마스크로 사용되며, 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다.
도 6을 참조하면, 예비 제2 마스크 패턴(120)을 식각 마스크로 사용하여 제2 도전막(118), 유전막(116), 제1 도전막(114) 및 터널 산화막(112)을 식각함으로써, 예비 터널 산화막 패턴(122), 제1 도전막 패턴(124), 예비 유전막 패턴(126) 및 제2 도전막 패턴(128)을 포함하는 예비 게이트 구조물들(130)을 형성한다. 이때, 예 비 제2 마스크 패턴(120)은 예비 게이트 구조물들(130) 상에 남아있게 된다. 본 발명의 일 실시예에 있어서, 예비 게이트 구조물들(130)은 기판(100)의 소정 부위를 노출시키는 제2 개구(132)를 가지며, 제2 개구(132)는 제1 폭(D1)을 가진다.
제2 도전막 패턴(128)은 상기 제1 방향과 수직하는 제2 방향으로 연장되는 라인 형상을 갖는다. 또한, 제1 도전막 패턴(124)은 상기 제1 및 제2 방향으로 식각됨에 따라 고립된 형상을 갖는다.
도 7을 참조하면, 기판(100) 상에 예비 게이트 구조물들(130) 및 제2 마스크 패턴(120)을 덮는 포토레지스트 막을 형성한다. 상기 포토레지스트 막에 대하여 노광 공정 및 현상 공정을 수행하여 예비 제2 마스크 패턴(120)을 부분적으로 노출시키는 제3 개구(136)를 갖는 포토레지스트 패턴(134)을 형성한다. 제3 개구(136)는 예비 제2 마스크 패턴(120)의 중심 부분을 노출시키는 라인 형상을 가지고, 제1 폭(D1)보다 작거나 같은 제2 폭(D2)을 가진다.
본 발명의 일 실시예에 있어서, 상기 포토레지스트 막을 형성하기에 앞서 예비 제2 마스크 패턴(120) 상에 반사 방지막(도시되지 않음)을 더 형성할 수 있다. 상기 반사 방지막은 상기 노광 공정에서 난반사에 의해 포토레지스트 패턴(134)의 측벽 프로파일이 불량해지는 것을 방지하는 역할을 한다. 상기 반사 방지막은 실리콘 질화물, 실리콘 산질화물 또는 유기물을 사용하여 형성할 수 있다.
도 8을 참조하면, 포토레지스트 패턴(134)을 식각 마스크로 이용하여 예비 제2 마스크 패턴(120)을 부분적으로 제거한다. 예비 제2 마스크 패턴(120)을 부분적으로 식각하는 것은 이방성 식각 공정으로 수행될 수 있다. 예를 들어, 예비 제2 마스크 패턴(120)은 삼불화메탄(CHF3) 가스 및 산소(O2) 가스를 포함하는 식각 가스를 이용하여 식각할 수 있다. 이에 따라, 예비 제2 마스크 패턴(120)은 기판에 대하여 90˚보다 실질적으로 작은 경사각을 가지도록 식각된다. 식각의 결과로서, 예비 게이트 구조물들(130) 상에는 제2 폭(D2)보다 좁은 폭으로 예비 게이트 구조물들(130)을 노출시키는 제2 마스크 패턴(120a)이 형성된다.
본 발명의 일 실시예에 있어서, 상기 식각 가스는 불화탄소(CxFy)계 가스를 더 포함할 수 있다. 상기 불화탄소계 가스의 예로는 CF4, C2F4, C2F6, C3F6, C3F8, C4F6, C4F8, C5F8 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 예를 들어, 상기 식각 가스가 CF4를 더 포함하는 경우에는 삼불화메탄 가스에 의해 발생되는 폴리머의 생성을 최소로 하여 폴리머로 인한 결함의 발생을 줄일 수 있다. 본 발명의 다른 실시예에 있어서, 상기 식각 가스는 캐리어 가스로서 아르곤(Ar), 질소(N2) 등과 같은 불활성 가스를 더 포함할 수 있다.
상술한 공정으로 형성되는 제2 마스크 패턴(120a)은 포토레지스트 패턴(134)에 형성되어 있는 제3 개구(136)가 가지는 제2 폭(D2)보다 좁은 폭으로 예비 게이트 구조물들(130)을 노출시킨다. 따라서 포토레지스트 패턴(134)의 선폭 마진을 보다 확보할 수 있다.
다시 도 8을 참조하면, 포토레지스트 패턴(134) 및 제2 마스크 패턴(120a)을 식각 마스크로 이용하여 예비 게이트 구조물들(130)을 식각한다. 구체적으로, 포토 레지스트 패턴(134) 및 제2 마스크 패턴(120a)을 식각 마스크로 이용하여 예비 게이트 구조물들(130)에 포함된 제2 도전막 패턴(128), 예비 유전막 패턴(126), 제1 도전막 패턴(124) 및 예비 터널 산화막 패턴(122)을 순차적으로 식각함으로써, 기판(100) 상에 각각 터널 산화막 패턴(122a), 플로팅 게이트(124a), 유전막 패턴(126a) 및 콘트롤 게이트(128a)를 포함하는 게이트 구조물들(130a)을 형성한다.
게이트 구조물들(130a)은 기판(100)의 액티브 영역에 수직인 제2 방향으로 연장된 라인 형상을 가진다. 또한, 게이트 구조물들(130a) 사이에는 기판(100)의 소정 부위를 노출시키는 제2 폭(D2)보다 좁은 제3 폭(D3)을 갖는 제4 개구(138)가 형성된다. 제2 폭(D2)은 예비 게이트 구조물들(130) 사이를 노출시키는 제2 개구(132)의 제1 폭(D1)보다 실질적으로 작거나 같으므로, 제4 개구(138)의 제3 폭(D3)은 제1 폭(D1)보다 실질적으로 작다.
기판(100) 상에 제2 방향으로 연장된 게이트 구조물들(130a)을 형성함으로써 제4 개구(138)를 통해 기판(100)의 액티브 영역 및 소자 분리막(108)의 소정 부위가 노출된다. 포토레지스트 패턴(134)을 식각 마스크로 이용하여 제4 개구(138)로 노출되는 소자 분리막(108)을 제거한다. 소자 분리막(108)의 선택적인 제거는 실리콘과 실리콘 산화물 간의 식각 선택비를 이용한 자기 정렬 소스(Self Aligned Source) 공정으로 수행될 수 있다. 이로써, 제4 개구(138)를 따라 라인 형상의 소스 영역(140, 도 9 참조)이 형성될 기판(100)의 상면이 외부에 노출된다. 여기서 제4 개구(138)를 통해 노출되는 소자 분리막(108)을 제거하는 공정은 별도의 마스크 공정 없이 예비 게이트 구조물들(130)을 식각하는 공정에서 사용된 포토레지스 트 패턴(134)이 사용되므로 공정을 단순화하고 효율을 개선할 수 있다.
도 9를 참조하면, 애싱 공정 및/또는 스트립 공정을 수행하여 포토레지스트 패턴(134)을 기판(100)으로부터 제거한다. 이후, 제2 마스크 패턴(120a) 및 게이트 구조물들(130a)을 이온 주입 마스크로 이용하여 노출된 기판에 불순물을 주입한다. 이로써 기판의 상부에 소스 영역(140) 및 드레인 영역(142)을 형성한다. 소스 영역(140)은 제2 방향으로 연장된 라인 형상을 가지며 공통 소스 라인으로 기능한다. 또한, 드레인 영역(142)을 노출시키는 게이트 구조물들(130a) 사이의 폭(D1)이 소스 영역(140)을 노출시키는 게이트 구조물들(130a) 사이의 폭(D3)보다 실질적으로 넓게 형성됨으로써 드레인 영역(142)에 접속하는 비트 라인 콘택을 형성할 수 있는 공정 마진이 충분히 확보하면서도 불휘발성 메모리 장치의 집적도를 개선할 수 있다.
도 10을 참조하면, 게이트 구조물들(130a)로부터 제2 마스크 패턴(120a)을 제거한다. 예를 들어, 제2 마스크 패턴(120a)은 과산화수소 및 암모니아의 혼합액을 사용하여 제거할 수 있다.
본 발명의 일 실시예에 있어서, 게이트 구조물들(130a)의 측벽 상에 스페이서(144)를 더 형성할 수 있다. 구체적으로, 게이트 구조물들(130a)이 형성되어 있는 기판(100) 상에 절연막을 형성한 후, 상기 절연막을 이방성 식각 공정으로 식각함으로써, 게이트 구조물들(130a)의 측벽 상에 스페이서(144)를 형성한다. 이로써 NOR형 불휘발성 메모리 장치의 트랜지스터가 완성된다. 이 후, 기판(100)의 드레인 영역(142)에 전기적 신호를 인가하기 위한 비트 라인 콘택(도시되지 않음) 및 상기 비트 라인 콘택에 접속하는 비트 라인(도시되지 않음)을 형성하는 등의 후속 공정을 수행하여 NOR형 불휘발성 메모리 장치를 완성한다.
상술한 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법에서는 게이트 구조물을 식각함에 있어서, 드레인 영역을 노출시키는 식각 공정과 소스 영역을 노출시키는 식각 공정의 두 단계의 식각 공정을 수행함으로써 과식각에 의한 게이트 구조물의 손상을 방지할 수 있다. 즉, 종래에는 사이 간격이 일정하지 않은 게이트 구조물을 형성하기 위한 패터닝 공정에서 로딩 효과에 의해 폭이 넓은 부분이 좁은 부분에 비해 상대적으로 많이 식각되는 현상이 발생하였으나, 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법에서는 상기와 같이 두 단계의 식각 공정을 수행함으로써 로딩 효과에 의한 게이트 구조물의 과식각을 방지할 수 있다.
또한, 소스 영역을 노출시키는 식각 공정에서 마스크 패턴을 이방성 식각 공정으로 식각함으로써 소스 영역을 노출시키는 게이트 구조물들 사이의 폭을 마스크로 사용되는 포토레지스트 패턴들 사이의 폭보다 좁게 형성할 수 있다. 이에 따라 상기 포토레지스트 패턴의 선폭 마진을 보다 확보하면서도 불휘발성 메모리 장치의 집적도를 향상시킬 수 있다.
아울러, 소스 영역을 노출시키기 위한 게이트 구조물의 식각 공정에서 사용한 포토레지스트 패턴을 공통 소스 라인이 형성되는 부분의 소자 분리막을 선택적으로 제거하기 위한 식각 공정에도 이용함으로써 공정의 효율을 개선할 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 10은 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 108: 소자 분리막
112: 터널 산화막 114: 제1 도전막
116: 유전막 118: 제2 도전막
120: 제1 마스크 패턴 122: 예비 터널 산화막 패턴
122a: 터널 산화막 패턴 124: 제1 도전막 패턴
124a: 플로팅 게이트 126: 예비 유전막 패턴
126a: 유전막 패턴 128: 제2 도전막 패턴
128a: 콘트롤 게이트 130: 예비 게이트 구조물
130a: 게이트 구조물 132: 제2 개구
134: 포토레지스트 패턴 136: 제3 개구
138: 제4 개구 140: 소스 영역
142: 드레인 영역 144: 스페이서

Claims (7)

  1. 기판 상에 터널 산화막, 제1 도전막, 유전막 및 제2 도전막을 순차적으로 형성하는 단계;
    상기 제2 도전막 상에 제1 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴을 식각 마스크로 이용하여 상기 제2 도전막, 유전막, 제1 도전막 및 터널 산화막을 식각하여 상기 기판의 드레인 영역이 형성되는 부분을 노출시키는 예비 게이트 구조물들을 형성하는 단계;
    상기 제1 마스크 패턴을 부분적으로 식각하여 상기 예비 게이트 구조물들의 상면 일부를 노출시키는 개구를 갖는 제2 마스크 패턴을 형성하는 단계; 및
    상기 제2 마스크 패턴을 식각 마스크로 이용하여 상기 예비 게이트 구조물들을 식각하여 상기 기판의 소스 영역이 형성되는 부분을 노출시키는 게이트 구조물들을 형성하는 단계를 포함하는 불휘발성 메모리 장치의 제조 방법.
  2. 제1항에 있어서, 상기 드레인 영역을 노출시키는 상기 예비 게이트 구조물들은 제1 폭으로 이격되어 있고, 상기 소스 영역을 노출시키는 상기 게이트 구조물들은 상기 제1 폭보다 좁은 제2 폭으로 이격되어 있는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  3. 제1항에 있어서, 상기 개구는 하부가 상부보다 좁은 폭을 가지는 것을 특징 으로 하는 불휘발성 메모리 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제2 마스크 패턴을 형성하는 단계는,
    상기 기판 상에 상기 제1 마스크 패턴의 상면을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크 패턴을 이방성 식각 공정으로 식각함으로써 상기 예비 게이트 구조물들 상에 상기 제2 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  5. 제4항에 있어서, 상기 이방성 식각 공정은 삼불화메탄(CHF3) 가스를 포함하는 식각 가스를 이용하여 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  6. 제5항에 있어서, 상기 식각 가스는 CF4, C2F4, C2F6, C3F6, C3F8, C4F6, C4F8 및 C5F8로 이루어진 군에서 선택된 적어도 하나의 불화탄소계 가스를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  7. 제5항에 있어서, 상기 식각 가스는 산소 가스, 불활성 가스 또는 이들의 혼 합 가스를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
KR1020070073825A 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법 KR20090010586A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073825A KR20090010586A (ko) 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073825A KR20090010586A (ko) 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090010586A true KR20090010586A (ko) 2009-01-30

Family

ID=40489741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073825A KR20090010586A (ko) 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090010586A (ko)

Similar Documents

Publication Publication Date Title
US7763928B2 (en) Multi-time programmable memory
JP4659527B2 (ja) 半導体装置の製造方法
JP5561485B2 (ja) ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造
JP2008066689A (ja) 半導体素子の製造方法
KR100953034B1 (ko) 반도체 소자 및 이의 제조 방법
KR100919342B1 (ko) 반도체 소자의 제조 방법
US7811888B2 (en) Method for fabricating semiconductor memory device
KR20120047600A (ko) 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
KR20090096875A (ko) 반도체 소자 및 이의 제조 방법
JPH07106441A (ja) 半導体装置の製造方法
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
KR20090010586A (ko) 불휘발성 메모리 장치의 제조 방법
JP2007013170A (ja) フラッシュメモリ素子、その駆動方法および製造方法
KR20080002057A (ko) 플래시 메모리 소자의 콘택 플러그 형성 방법
KR100632639B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2008140977A (ja) 半導体装置の製造方法
KR20070047179A (ko) Ｎａｎｄ형 플래쉬 메모리 소자 제조 방법
KR20050067485A (ko) 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법
KR100529649B1 (ko) 비휘발성 반도체 메모리 소자의 제조 방법
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법
KR100976684B1 (ko) 반도체 메모리 소자의 콘택홀 형성 방법
KR20050031299A (ko) 플래시 메모리의 컨트롤 게이트 제조방법
KR100948476B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080029021A (ko) 트렌치의 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid