KR20070054873A - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20070054873A KR20070054873A KR1020050112944A KR20050112944A KR20070054873A KR 20070054873 A KR20070054873 A KR 20070054873A KR 1020050112944 A KR1020050112944 A KR 1020050112944A KR 20050112944 A KR20050112944 A KR 20050112944A KR 20070054873 A KR20070054873 A KR 20070054873A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- polysilicon
- flash memory
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 9
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 238000002360 preparation method Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, SA-STI 공정을 적용하여 반도체 기판에 트렌치를 형성할 때 산화막 식각 챔버를 이용하여 반사 방지막 및 하드 마스크막을 식각한 후 폴리실리콘 식각 챔버를 이용하여 폴리실리콘막, 터널 산화막 및 반도체 기판을 식각함으로써 산화막 식각 챔버를 이용하여 폴리실리콘막을 식각하는 종래에 비해 패턴 거칠기를 개선할 수 있고, 이에 따라 소자의 잠재적인 불량 요소를 개선할 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
SA-STI, 산화막 식각 챔버, 폴리실리콘 식각 챔버, 패턴 거칠기
Description
도 1은 종래의 방법에 따른 플래쉬 메모리 소자의 평면 사진.
도 2(a) 내지 도 2(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 3은 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 평면 사진.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 폴리실리콘막 14 : 질화막
15 : 산화막 16 : 제 1 반사 방지막
17 : 제 2 반사 방지막 18 : 감광막
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 SA-STI(Self-Aligned Shallow Trench Isolation) 공정을 이용하여 소자 분리막용 트렌치를 형성하는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
70㎚ 이하의 NAND형 플래쉬 메모리 소자에서 셀 지역에 발생하는 터널 산화막 티닝 현상으로 인한 사이클링 페일 발생을 개선하기 위하여 SA-STI(Self-Aligned Shallow Trench Isolation) 공정을 채택하게 되었다. SA-STI 공정을 이용하여 소자 분리막 형성을 위한 트렌치는 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 폴리실리콘막, 하드 마스크막을 형성한 후 산화막 식각 챔버에서 하드 마스크막, 폴리실리콘막 및 터널 산화막까지 식각한 후 폴리실리콘 식각 챔버에서 반도체 기판을 식각하여 형성한다. 그러나, 산화막 식각 챔버를 이용하여 하드 마스크막부터 터널 산화막까지 식각한 후 평면을 관찰하게 되면 도 1에 보이는 바와 같이 패턴의 식각면이 균일하지 않고 거칠게 되어 첨점이 존재하게 된다. 이러한 패턴 거칠기는 언도프트 비정질 실리콘막인 폴리실리콘막이 산화막 챔버에서 효과적으로 식각되지 않았기 때문에 발생된다. 이러한 첨점이 존재하게 되면 소자 측면에서 전기장 스트레스를 발생시키므로 소자의 성능을 크게 저하시킬 수 있다.
본 발명의 목적은 SA-STI 공정을 이용하여 소자 분리막 형성용 트렌치를 형성하는 과정에서 플로팅 게이트용 폴리실리콘막의 식각면에 첨점이 존재하는 문제 점을 해결할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 SA-STI 공정을 이용하여 소자 분리막 형성용 트렌치를 형성하는 과정에서 하드 마스크막까지는 산화막 식각 챔버를 이용하여 식각하고, 폴리실리콘막, 터널 산화막 및 반도체 기판은 폴리실리콘 식각 챔버를 이용하여 식각함으로서 폴리실리콘막의 식각면에 첨점이 존재하는 문제점을 해결할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 반도체 기판 상부에 터널 산화막, 폴리실리콘막 및 하드 마스크막을 적층하는 단계; 소자 분리 마스크를 이용한 사진 및 식각 공정으로 하드 마스크막을 식각하는 단계; 및 상기 하드 마스크막을 마스크로 상기 폴리실리콘막, 터널 산화막 및 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계를 포함한다.
상기 하드 마스크막은 산화막 식각 챔버를 이용하여 식각한다.
상기 폴리실리콘막, 터널 산화막 및 반도체 기판은 폴리실리콘 식각 챔버를 이용하여 식각한다.
상기 폴리실리콘 식각 챔버는 RIE, ME-RIE, ICP, ECR, 헬리콘(Helicon) 등을 포함한다.
상기 폴리실리콘막은 3 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각한다.
상기 터널 산화막은 50 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, CF4, CHF3, Ar, O2등의 가스를 이용하여 식각한다.
상기 반도체 기판은 3 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, SA-STI(Self-Aligned Shallow Trench Isolation)를 이용한 NAND형 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 것이다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 터널 산화막(12), 폴리실리콘막(13), 질화막(14), 산화막(15), 제 1 반사 방지막(16) 및 제 2 반사 방지막(17)을 순차적으로 형성한다. 제 2 반사 방지막(17) 상부에 감광막(18)을 형성한 후 소자 분리 마스크를 이용한 노광 및 현상 공정으로 감광막(18)을 패터닝한다. 여기서, 질화막(14) 및 산화막(15)은 하드 마스크의 작용을 한다.
도 1(b)를 참조하면, 제 1 식각 챔버, 예컨데 산화막 식각 챔버에서 패터닝된 감광막(18)을 식각 마스크로 제 2 반사 방지막(17), 제 1 반사 방지막(16), 산 화막(15) 및 질화막(14)의 소정 영역을 식각하여 폴리실리콘막(13)의 소정 영역을 노출시킨다. 그리고, 패터닝된 감광막(18)을 제거한다. 이때, 제 2 반사 방지막(17)은 감광막(18)을 제거할 때 함께 제거된다.
도 1(c)를 참조하면, 제 2 식각 챔버, 예컨데 폴리실리콘 식각 챔버에서 산화막(15) 및 질화막(14)을 식각 마스크로 폴리실리콘막(13), 터널 산화막(12)을 식각한 후 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다.
제 2 식각 챔버, 즉 폴리실리콘 식각 챔버는 RIE, ME-RIE, ICP, ECR, 헬리콘(Helicon) 등 플라즈마 타입에 관계없이 모든 종류의 식각 챔버를 이용한다. 한편, 폴리실리콘막(13)은 ICP 타입의 식각 챔버를 이용하여 식각할 경우 3∼1000mTorr의 압력, 50∼1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각한다. 그리고, 터널 산화막(12)은 ICP 타입의 식각 장비를 이용하여 식각할 경우 50∼1000mTorr의 압력, 50∼1000W의 소오스 및 바이어스 파워를 인가하며, CF4, CHF3, Ar, O2등의 가스를 이용하여 식각한다. 또한, 트렌치를 형성하기 위해 반도체 기판(11)은 ICP 타입의 식각 챔버를 이용하여 식각할 경우 3∼1000mTorr의 압력, 50∼1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각한다. 한편, 주변 영역의 트렌치를 형성하기 위해 반도체 기판을 식각할 경우 HBr, Cl2, O2, CHF3, CF4, Ar를 이용하여 식각한다.
상기의 방법으로 소자 분리막 형성용 트렌치를 형성할 경우 도 3에 보이는 바와 같이 패턴의 식각면이 균일하여 거칠기가 상당히 개선되었음을 확인할 수 있다.
상기한 본 발명에서 제시한 산화막 식각 챔버를 이용하여 반사 방지막 및 하드 마스크막을 식각한 후 폴리실리콘 식각 챔버를 이용하여 폴리실리콘막, 터널 산화막 및 반도체 기판을 식각하는 방법은 향후 60㎚ 및 그 이하의 공정에도 활용 가능하며, NAND형 플래쉬 메모리 소자 이외에 플래쉬 메모리 소자 또는 DRAM이나 기타 반도체 소자의 소자 분리막 형성 공정에도 활용 가능하다.
상술한 바와 같이 본 발명에 의하면 SA-STI 공정을 적용하여 반도체 기판에 트렌치를 형성할 때 산화막 식각 챔버를 이용하여 반사 방지막 및 하드 마스크막을 식각한 후 폴리실리콘 식각 챔버를 이용하여 폴리실리콘막, 터널 산화막 및 반도체 기판을 식각함으로써 산화막 식각 챔버를 이용하여 폴리실리콘막을 식각하는 종래에 비해 패턴 거칠기를 개선할 수 있고, 이에 따라 소자의 잠재적인 불량 요소를 개선할 수 있고, 70㎚ NAND형 플래쉬 메모리 소자의 수율을 크게 향상시킬 수 있다.
Claims (7)
- 반도체 기판 상부에 터널 산화막, 폴리실리콘막 및 하드 마스크막을 적층하는 단계;소자 분리 마스크를 이용한 사진 및 식각 공정으로 하드 마스크막을 식각하는 단계; 및상기 하드 마스크막을 마스크로 상기 폴리실리콘막, 터널 산화막 및 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 하드 마스크막은 산화막 식각 챔버를 이용하여 식각하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 폴리실리콘막, 터널 산화막 및 반도체 기판은 폴리실리콘 식각 챔버를 이용하여 식각하는 플래쉬 메모리 소자의 제조 방법.
- 제 3 항에 있어서, 상기 폴리실리콘 식각 챔버는 RIE, ME-RIE, ICP, ECR, 헬 리콘(Helicon) 등을 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 3 항에 있어서, 상기 폴리실리콘막은 3 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각하는 플래쉬 메모리 소자의 제조 방법.
- 제 3 항에 있어서, 상기 터널 산화막은 50 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, CF4, CHF3, Ar, O2등의 가스를 이용하여 식각하는 플래쉬 메모리 소자의 제조 방법.
- 제 3 항에 있어서, 상기 반도체 기판은 3 내지 1000mTorr의 압력, 50 내지 1000W의 소오스 및 바이어스 파워를 인가하며, HBr, He, Cl2, O2등의 가스를 이용하여 식각하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112944A KR20070054873A (ko) | 2005-11-24 | 2005-11-24 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112944A KR20070054873A (ko) | 2005-11-24 | 2005-11-24 | 플래쉬 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070054873A true KR20070054873A (ko) | 2007-05-30 |
Family
ID=38276480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050112944A KR20070054873A (ko) | 2005-11-24 | 2005-11-24 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070054873A (ko) |
-
2005
- 2005-11-24 KR KR1020050112944A patent/KR20070054873A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384846B2 (en) | Method of fabricating semiconductor device | |
| KR100607326B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080081398A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090069122A (ko) | 반도체 장치의 제조방법 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| KR100831571B1 (ko) | 플래시 소자 및 이의 제조 방법 | |
| JP2006261630A (ja) | 半導体素子の製造方法 | |
| KR100676598B1 (ko) | 반도체 소자의 제조 방법 | |
| US10424610B2 (en) | Capacitor, image sensor circuit and fabrication methods thereof | |
| US20070197038A1 (en) | Method for manufacturing semiconductor device | |
| US7381652B2 (en) | Method of manufacturing flash memory device | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20070054873A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20050009264A1 (en) | Method of forming trench in semiconductor device | |
| KR100632639B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100490299B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100590378B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100423064B1 (ko) | 반도체 소자의 제조 방법 | |
| US20090130841A1 (en) | Method for forming contact in semiconductor device | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100824632B1 (ko) | 90ｎｍ 디자인 룰에 따른 반도체 소자 형성방법 | |
| KR100973094B1 (ko) | 불휘발성 메모리소자의 게이트 형성방법 | |
| KR20060010446A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20080086185A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080061209A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |