CN112652626B - NORD flash制造方法、器件和存储介质 - Google Patents

NORD flash制造方法、器件和存储介质 Download PDF

Info

Publication number
CN112652626B
CN112652626B CN202011504341.4A CN202011504341A CN112652626B CN 112652626 B CN112652626 B CN 112652626B CN 202011504341 A CN202011504341 A CN 202011504341A CN 112652626 B CN112652626 B CN 112652626B
Authority
CN
China
Prior art keywords
peripheral circuit
polysilicon
memory cell
polysilicon gate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011504341.4A
Other languages
English (en)
Other versions
CN112652626A (zh
Inventor
张剑
熊伟
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011504341.4A priority Critical patent/CN112652626B/zh
Publication of CN112652626A publication Critical patent/CN112652626A/zh
Application granted granted Critical
Publication of CN112652626B publication Critical patent/CN112652626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Abstract

本发明公开了一种NORD flash制造方法，包括在硅衬底上形成memory cell区域和外围电路多晶硅栅极区域并沉积多晶硅；光刻及刻蚀去除memory cell区域的多晶硅、高压氧化层和氮化硅，保留外围电路多晶硅栅极多晶硅，并在外围电路多晶硅栅极多晶硅旋涂光刻胶；memory cell区域控制栅接触孔光刻及刻蚀，外围电路多晶硅栅极区域去除光刻胶；memory cell区域和外围电路多晶硅栅极区域沉积硬掩膜后，旋涂光刻胶并打开刻蚀外围电路多晶硅栅极光刻窗口；外围电路多晶硅栅极刻蚀，形成外围电路多晶硅栅极，去除光刻胶；形成隔离侧墙。本发明优先memory cell成型工艺，然后再进行memory cell外围电路栅极成型工艺，能减少传统工艺导致ILD填充不足以及Cell disturb的风险。

Description

NORD flash制造方法、器件和存储介质
技术领域
本发明涉及集成电路制造领域，特别是涉及一种NORD flash制造方法，本发明还涉及一种由所述NORD flash制造方法制造的NORD flash器件，以及本发明还涉一一种实现所述NORD flash制造方法中的步骤的计算机可读存储介质。
背景技术
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。一般而言，浮栅型闪存都有着类似的原始单元架构cell，它们都有层叠的栅极结构，该栅极结构包括浮栅和至少覆盖浮栅的控制栅。其中，所述控制栅通过耦合以控制浮栅中电子的存储与释放。
Nord闪存擦除是发生在浮栅(Floating Gate,FG)与字线(Word Line,WL)之间的福勒诺海(Fowler Nordheim,FN)遂穿，通过在所述字线与控制栅(Control Gate,CG)上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子遂穿通过遂穿氧化层，使浮栅上的电势由负变正，从而改变存储状态，即“0”、“1”之间的转变。
在浮栅结构NORD flash工艺制程中，传统工艺流程参考图1-图7所示,优先memorycell外围电路栅极成型，会导致memory cell区域表面有外围电路栅极工艺过程中残留的硬掩模版，最终在memory cell刻蚀成型过程中会额外增加一步针对残留硬掩模版HM OX刻蚀工艺，这样会加重memory cell控制栅顶部OX spacer(氧隔离)的消耗，不利已后面的ILD(介电层)填充；同时，在后续金属硅化物制程中由于salicide(金属硅化物)距离cell较近，在cell工作时易受disturb影响的风险。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种在不增减生产成本的情况下，能避免外围电路栅极工艺过程中残留硬掩模对器件的影响(消耗OX spacer)，能在cell工作时降低disturb风险的NORD flash制造方法。
相应的，本发明还提供了一种由所述NORD flash制造方法制作的NORD flash器件；以及提供了一种实现所述NORD flash制造方法中步骤的计算机可读存储介质。
解决上述技术问题，本发明提供一种NORD flash制造方法，包括以下步骤:
S1，在硅衬底上形成memory cell区域和外围电路多晶硅栅极区域；
S2，光刻及刻蚀去除memory cell区域的栅极多晶硅、高压氧化层和氮化硅，保留外围电路多晶硅栅极多晶硅，并在外围电路多晶硅栅极多晶硅旋涂光刻胶；
S3，memory cell区域控制栅接触孔光刻及刻蚀，外围电路多晶硅栅极区域去除光刻胶；
S4，memory cell区域和外围电路多晶硅栅极区域沉积硬掩膜后，旋涂光刻胶并打开刻蚀外围电路多晶硅栅极光刻窗口；
S5，外围电路多晶硅栅极刻蚀，形成外围电路多晶硅栅极，去除光刻胶；
S6，memory cell区域字线多晶硅和外围电路多晶硅栅极区域多晶硅栅极两侧形成隔离侧墙。
可选择的，进一步改进所述的NORD flash制造方法，实施步骤S2时，光刻及刻蚀去除memory cell区域的栅极多晶硅、高压氧化层和氮化硅直至露出控制栅多晶硅。
可选择的，进一步改进所述的NORD flash制造方法，采用干法刻蚀去除memorycell区域的多晶硅，采用湿法刻蚀去除高压氧化层和氮化硅。
可选择的，进一步改进所述的NORD flash制造方法，实施步骤S3时，memory cell区域控制栅接触孔光刻及刻蚀直至露出硅衬底。
可选择的，进一步改进所述的NORD flash制造方法，施步骤S5时，外围电路多晶硅栅极刻蚀同时去除memory cell区域字线多晶硅栅极上硬掩膜和外围电路多晶硅栅极的硬掩膜，保留memory cell区域字线多晶硅栅极两侧和硅衬底上的硬掩膜。
可选择的，进一步改进所述的NORD flash制造方法，其能用于包括但不限于55nmNORD flash工艺。
为解决上述技术问题，本发明提供一种NORD flash器件，其由上述任意一项所述的NORD flash制造方法制造。
为解决上述技术问题，本发明提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时，实现上述任意一项所述NORD flash制造方法中的步骤。
传统工艺流程中优先memory cell外围电路栅极成型，会导致memory cell区域表面有外围电路栅极工艺过程中残留的硬掩模版，最终在memory cell刻蚀成型过程中会额外增加一步针对残留硬掩模版刻蚀工艺，这样会加重memory cell控制栅顶部OX spacer的消耗，不利已后面的ILD填充；同时，在后续金属硅化物制程中由于salicide距离cell较近，在cell工作时有disturb影响的风险。而本发明改变了工艺流程，通过优先memory cell成型工艺，然后再进行memory cell外围电路栅极成型工艺的，以此减少传统工艺导致ILD填充不足以及Cell disturb的风险。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有NORD flash制作工艺中间结构示意图一。
图2是现有NORD flash制作工艺中间结构示意图二。
图3是现有NORD flash制作工艺中间结构示意图三。
图4是现有NORD flash制作工艺中间结构示意图四。
图5是现有NORD flash制作工艺中间结构示意图五。
图6是现有NORD flash制作工艺中间结构示意图六。
图7是现有NORD flash制作工艺中间结构示意图七。
图8是本发明NORD flash制作工艺中间结构示意图一。
图9是本发明NORD flash制作工艺中间结构示意图二。
图10是本发明NORD flash制作工艺中间结构示意图三。
图11是本发明NORD flash制作工艺中间结构示意图四。
图12是本发明NORD flash制作工艺中间结构示意图五。
图13是本发明NORD flash制作工艺中间结构示意图六。
图14是本发明NORD flash制作工艺中间结构示意图七。
图15是本发明NORD flash制作工艺中间结构示意图八。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例；
本发明提供一种NORD flash制造方法，包括以下步骤:
S1，如图8所示，在硅衬底上形成memory cell区域和外围电路多晶硅栅极区域，并沉积多晶硅；
S2，如图9所示，光刻及刻蚀去除memory cell区域的多晶硅、高压氧化层和氮化硅，保留外围电路多晶硅栅极多晶硅，并在外围电路多晶硅栅极多晶硅旋涂光刻胶；
S3，如图10所示，memory cell区域控制栅接触孔光刻及刻蚀，外围电路多晶硅栅极区域去除光刻胶；
S4，如图11所示，memory cell区域和外围电路多晶硅栅极区域沉积硬掩膜后，旋涂光刻胶并打开刻蚀外围电路多晶硅栅极光刻窗口；
S5，如图12所示，外围电路多晶硅栅极刻蚀，形成外围电路多晶硅栅极，去除光刻胶；
S6，如图13结合图14所示，memory cell区域字线多晶硅和外围电路多晶硅栅极区域多晶硅栅极两侧形成隔离侧墙。
第二实施例；
本发明提供一种NORD flash制造方法，包括以下步骤:
S1，如图8所示，在硅衬底上形成memory cell区域和外围电路多晶硅栅极区域，并沉积多晶硅；
S2，如图9所示，光刻及刻蚀去除memory cell区域的多晶硅、高压氧化层和氮化硅露出控制栅多晶硅，保留外围电路多晶硅栅极多晶硅，并在外围电路多晶硅栅极旋涂光刻胶；
其中，memory cell区域的多晶硅采用干法刻蚀去除，高压氧化层和氮化硅采用湿法刻蚀去除；
S3，如图10所示，memory cell区域控制栅接触孔光刻及刻蚀直至露出硅衬底，外围电路多晶硅栅极区域去除光刻胶；
S4，如图11所示，memory cell区域和外围电路多晶硅栅极区域沉积硬掩膜后，旋涂光刻胶并打开刻蚀外围电路多晶硅栅极光刻窗口；
S5，如图12所示，外围电路多晶硅栅极刻蚀同时去除memory cell区域字线多晶硅栅极上硬掩膜和外围电路多晶硅栅极的硬掩膜，保留memory cell区域字线多晶硅栅极两侧和硅衬底上的硬掩膜，形成外围电路多晶硅栅极，去除光刻胶；
S6，如图13结合图14所示，memory cell区域字线多晶硅和外围电路多晶硅栅极区域多晶硅栅极两侧形成隔离侧墙。
可选择的，上述第一实施例或第二实施例所述的NORD flash制造方法：其能用于包括但不限于55nm NORD flash工艺。
第三实施例；
本发明提供一种NORD flash器件，其由上述第一实施例或第二实施例所述的NORDflash制造方法制造，其包括：
硅衬底上并列排布的memory cell区域和外围电路多晶硅栅极区域；
memory cell区域包括硅衬底上字线多晶硅，以及硅衬底上形成在字线多晶硅旁的浮栅和控制栅，控制栅上位于字线多晶硅两侧的介质层，控制栅上介质层两侧的存储栅极，以及memory cell区域栅极两侧的隔离侧墙；
外围电路多晶硅栅极区域包括硅衬底上部的沟槽、硅衬底上和沟槽中的栅氧、形成在沟槽靠近memory cell区域一侧的外围电路多晶硅栅极以及外围电路多晶硅栅极两侧的隔离侧墙。
第四实施例；
本发明提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器(例如半导体生产机台)执行时，实现上述第一实施例或第二实施例所述NORD flash制造方法中的步骤。
与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种NORD flash制造方法，其特征在于，包括以下步骤:
S1，在硅衬底上形成memory cell区域和外围电路多晶硅栅极区域，并沉积多晶硅；
S2，光刻及刻蚀去除memory cell区域的多晶硅、高压氧化层和氮化硅，保留外围电路多晶硅栅极多晶硅，并在外围电路多晶硅栅极多晶硅旋涂光刻胶；
S3，memory cell区域控制栅接触孔光刻及刻蚀直至露出硅衬底，外围电路多晶硅栅极区域去除光刻胶；
S4，memory cell区域和外围电路多晶硅栅极区域沉积硬掩膜后，旋涂光刻胶并打开刻蚀外围电路多晶硅栅极光刻窗口；
S5，外围电路多晶硅栅极刻蚀，形成外围电路多晶硅栅极，去除光刻胶；
S6，memory cell区域字线多晶硅和外围电路多晶硅栅极区域多晶硅栅极两侧形成隔离侧墙。
2.如权利要求1所述的NORD flash制造方法，其特征在于:实施步骤S2时，光刻及刻蚀去除memory cell区域的多晶硅、高压氧化层和氮化硅直至露出控制栅多晶硅。
3.如权利要求1所述的NORD flash制造方法，其特征在于:实施步骤S2时，采用干法刻蚀去除memory cell区域的多晶硅，采用湿法刻蚀去除高压氧化层和氮化硅。
4.如权利要求1所述的NORD flash制造方法，其特征在于: 实施步骤S5时，外围电路多晶硅栅极刻蚀同时去除memory cell区域字线多晶硅栅极上硬掩膜和外围电路多晶硅栅极的硬掩膜，保留memory cell区域字线多晶硅栅极两侧和硅衬底上的硬掩膜。
5.如权利要求1所述的NORD flash制造方法，其特征在于：其能用于包括但不限于55nmNORD flash工艺。
6.一种NORD flash器件，其特征在于：其由权利要求1-5任意一项所述的NORD flash制造方法制造。
7.一种计算机可读存储介质，其存储有计算机程序，其特征在于：所述计算机程序被处理器执行时，实现权利要求1-5任意一项所述NORD flash制造方法中的步骤。
CN202011504341.4A 2020-12-18 2020-12-18 NORD flash制造方法、器件和存储介质 Active CN112652626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011504341.4A CN112652626B (zh) 2020-12-18 2020-12-18 NORD flash制造方法、器件和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011504341.4A CN112652626B (zh) 2020-12-18 2020-12-18 NORD flash制造方法、器件和存储介质

Publications (2)

Publication Number Publication Date
CN112652626A CN112652626A (zh) 2021-04-13
CN112652626B true CN112652626B (zh) 2022-09-30

Family

ID=75355200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011504341.4A Active CN112652626B (zh) 2020-12-18 2020-12-18 NORD flash制造方法、器件和存储介质

Country Status (1)

Country Link
CN (1) CN112652626B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224065A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 一种降低flash cell区高度的方法
CN113224067B (zh) * 2021-04-28 2022-09-20 华虹半导体(无锡)有限公司 NOR Flash Cell区域控制栅回刻方法、存储介质和控制模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097702A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 闪存制造方法
CN111128713A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种改善NORD flash单元边界字线多晶硅残留的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097702A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 闪存制造方法
CN111128713A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种改善NORD flash单元边界字线多晶硅残留的方法

Also Published As

Publication number Publication date
CN112652626A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
US8334560B2 (en) Reverse disturb immune asymmetrical sidewall floating gate devices
CN112652626B (zh) NORD flash制造方法、器件和存储介质
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
CN106992177B (zh) 防止闪存单元控制栅极空洞的工艺制造方法
US6867099B2 (en) Spilt-gate flash memory structure and method of manufacture
CN1201388C (zh) 快闪存储器的制造方法
CN111524810A (zh) 闪存器件的制造方法及闪存器件
CN115881524A (zh) 嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法
CN106328656B (zh) 一种可调控制栅增加ild填充窗口的工艺方法
CN112802848B (zh) Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质
JP2008091861A (ja) フラッシュメモリ素子の製造方法
CN104362128B (zh) 一种抗辐照eeprom的制造方法
WO2023005545A1 (zh) 一种非易失性存储器及其制造方法
US20240147715A1 (en) Super Flash and Method for Manufacturing Same
KR100766234B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
KR100833440B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
KR100958627B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
CN108206190B (zh) 一种改善闪存编程能力的方法
WO2020078275A1 (zh) Flash器件及其制备方法
CN112563277A (zh) NOR flash单元结构及其制造方法
KR101025925B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100604187B1 (ko) 플래시 메모리 제조방법
KR100702778B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant