CN104362128B - 一种抗辐照eeprom的制造方法 - Google Patents

一种抗辐照eeprom的制造方法 Download PDF

Info

Publication number
CN104362128B
CN104362128B CN201410652874.5A CN201410652874A CN104362128B CN 104362128 B CN104362128 B CN 104362128B CN 201410652874 A CN201410652874 A CN 201410652874A CN 104362128 B CN104362128 B CN 104362128B
Authority
CN
China
Prior art keywords
eeprom
memory cell
low pressure
oxide
eeprom memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410652874.5A
Other languages
English (en)
Other versions
CN104362128A (zh
Inventor
杨冰
奚鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410652874.5A priority Critical patent/CN104362128B/zh
Publication of CN104362128A publication Critical patent/CN104362128A/zh
Application granted granted Critical
Publication of CN104362128B publication Critical patent/CN104362128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种抗辐照EEPROM的制造方法，存储器包含器件：存储单元和外围电路的高、低压晶体管，其特征在于，各器件的源、漏极形成之前的制造方法有别于普通制造方法：将用于存储单元中浮栅极与控制栅极之间隔离的介质ONO层，同时作为外围电路的高、低压晶体管栅极的侧墙，即改变高、低压晶体管栅极侧墙材质，由普通制造方法中的氧化硅膜换成氧化硅和氮化硅复合膜。本发明方法充分利用现有的普通制造方法，不增加额外的工艺步骤，仅通过调整外围电路中低压晶体管的栅氧化生长次序，达到既保证所涉及的高、低压晶体管器件的结构和电性能不变，又提高了器件的抗辐射性能，从而提升其整个EEPROM的抗辐射性能。本发明方法适应批量生产。

Description

一种抗辐照EEPROM的制造方法
技术领域
本发明涉及一种半导体制造方法，特别涉及一种EEPROM的制造方法。
背景技术
电可擦除可编程只读存储器-EEPROM(Electrically Erasable andProgrammable Read-Only Memory)是一种具有广泛应用市场和发展前景的可编程只读存贮器。EEPROM可直接用电信号进行擦除和写入，具有速度快和集成度高等优点，一般都是即插即用-Plug&Play。
在微机的发展至今，存放BIOS的芯片由最初的ROM(Read Only Memory，只读存储器)一路发展，经历了PROM(Programmable ROM，可编程ROM)，EPROM(ErasableProgrammable ROM)，到今天的EEPROM(Electrically Erasable Programmable ROM，电可擦除可编程ROM)和Flash。技术发展和产品升级的推动力从产品名称可见，主要来自于编程操作的难易程度，编程内容的可修改性以及程序内容的批量生产与个性化需求的相互兼容，加上生产成本的高低。
EEPROM(Electrically Erasable Programmable ROM，电可擦除可编程ROM)是由多个存储单元Byte和外围电路共同构成。不需要借助于其它设备便可实现擦除和写入，根据电子信号修改程序内容，以存储单元Byte为最小修改单位；由于写入数据时仍要利用一定的编程电压，因此属于双电压芯片。
EEPROM具有以下优点：编程操作的简单；编程内容的可修改；客户可按自身的个性化需求编写BIOS程序；由于批量程序输入失误造成的大规模报废的减少以及半导体生产技术的提高，EEPROM的生产成本也有明显降低。借助于EEPROM芯片的双电压特性，可以使BIOS具有良好的防毒功能。
正是由于EEPROM可直接用电信号进行擦除和写入，EEPROM存储单元和外围电路极其容易收到外界辐射的影响而导致器件失效和数据丢失。专利CN101930982A提出了一种抗辐射的EEPROM存储单元结构，可保证EEPROM存储单元在辐射条件下保持稳定工作，通过采用环形栅结构，牺牲了EEPROM存储单元的面积以换取防辐射保护。然而，EEPROM存储单元外围电路中的高压晶体管和低压晶体管并没有抗辐射结构。在辐射条件下，外围电路中的高、低压晶体管也会受影响，其表现为开启电压波动，电流变化等。实际上也就是影响了执行擦除和写入操作的电信号的变动。于是，虽然EEPROM存储单元可以在辐射条件下正常工作，但擦除和写入操作的电信号的不稳定同样导致整个电路无法在辐射条件下进行正常工作。
针对上述问题，本发明提出了一种抗辐照EEPROM的制造方法。其特点是充分利用现有技术，不增加额外的制造工艺步骤，仅通过调整低压晶体管的栅氧化生长次序，实现将EEPROM存储单元中浮栅极(Floating gate)与控制栅极(Control gate)之间用于隔离的介质层ONO层(Oxide-Nitride-Oxide)，同时应用为外围电路中高压晶体管和低压晶体管栅极的侧墙(Spacer)，实现将普通EEPROM制造方法中高压晶体管和低压晶体管栅极的单层氧化硅侧墙替换为氧化硅和氮化硅组成的复合膜层侧墙的改进。这样既保证所涉及的高压晶体管和低压晶体管器件结构和电性能不变，又提高了该高压晶体管和低压晶体管的抗辐射性能，从而提升作为EEPROM存储单元的外围电路的抗辐射性能。如果同时使用抗辐射结构的EEPROM存储单元，则整个EEPROM的抗辐射性能会得到大幅的提升。
发明内容
本发明要解决的技术问题是，提高EEPROM存储单元的外围电路的抗辐射性能，从而提高整个EEPROM的抗辐射性能。
为了解决上述问题，本发明提供一种抗辐照EEPROM的制造方法，存储器所含器件包括：EEPROM存储单元以及外围电路中的高压晶体管、低压晶体管，其特征在于，制造方法中各器件的源、漏极形成之前的制造步骤包括：
步骤1：选P型硅作为衬底材料，其晶向为100，材料电阻率为15～25Ω.cm；
步骤2：形成高、低压晶体管阱以及EEPROM存储单元的阱；
步骤3：形成高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管和EEPROM存储单元各区域之间的氧化隔离区域；
步骤4：形成EEPROM存储单元栅氧化层，以及高、低压晶体管栅氧化层；
步骤5：形成EEPROM存储单元的隧穿窗口，随后在隧穿窗口内形成隧穿氧化层；
步骤6：淀积第一多晶，随后形成EEPROM存储单元的浮栅极以及高、低压晶体管的多晶硅栅极；
步骤7：生长复合薄膜ONO(Oxide-SiN-Oxide)；
步骤8：淀积第二多晶，随后形成EEPROM存储单元的控制栅极，以及高、低压晶体管多晶硅栅极侧边的Oxide-SiN复合薄膜；
步骤9：沉积边墙介质，随后形成EEPROM存储单元控制栅极，高、低压晶体管多晶硅栅极的侧墙层；
随后的制造方法按照普通EEPROM流程完成。
可选的，步骤2为通过光刻工艺定义高、低压晶体管和EEPROM存储单元阱的离子注入区域，继而通过离子注入和高温扩散工艺形成高、低压晶体管阱和EEPROM存储单元阱；
可选的，步骤3为先由光刻工艺定义高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管以及EEPROM存储单元各区域之间的氧化隔离区的区域图形，再在衬底上通过局部氧化工艺-LOCOS或浅槽隔离工艺-STI形成高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管以及EEPROM存储单元各区域之间的氧化隔离区域；
可选的，步骤4为用热氧化的方法在衬底表面生长厚度约为0.2微米-0.3微米的二氧化硅，然后通过光刻和湿法腐蚀工艺仅保留EEPROM存储单元和高压晶体管区域的二氧化硅，随后再次热氧化生长厚度约为0.1微米-0.15微米二氧化硅作为低压晶体管栅氧化层；
可选的，步骤5为用光刻的方法定义EEPROM存储单元隧穿窗口区域，然后进行湿法腐蚀，在EEPROM存储单元区域形成隧穿窗口，再通过热氧化在EEPROM存储单元的隧穿窗口内生长隧穿氧化层，氧化层厚度约为0.07微米-0.09微米；
可选的，步骤6为通过低压化学气相淀积的方法沉积第一多晶，第一多晶的厚度为0.1微米-0.3微米，然后由光刻和干法刻蚀工艺形成EEPROM存储单元的浮栅极以及高、低压晶体管的多晶硅栅极；
可选的，步骤7为在整个衬底表面依次淀积二氧化硅Oxide、氮化硅SiN和二氧化硅Oxide薄膜，形成ONO复合薄膜；
优选的，所述ONO复合薄膜的底层二氧化硅位于浮栅极上方，为厚度范围为50-70埃的高温热氧化层，中间为低压化学气相淀积工艺淀积的氮化硅层，厚度为60～80埃，最后通过高温热氧化淀积厚度70-90埃的高温热氧化层，位于控制栅下方作为顶层二氧化硅；
可选的，步骤8为通过低压化学气相淀积的方法沉积第二多晶，厚度为0.1微米-0.3微米，然后由光刻和干法刻蚀工艺形成EEPROM存储单元的控制栅极，并在高、低压晶体管多晶硅栅极侧边保留Oxide-SiN两层薄膜；
可选的，步骤9所述淀积的边墙介质为二氧化硅，随后通过各向同性刻蚀在EEPROM存储单元控制栅极和高、低压晶体管多晶硅栅极侧墙形成二氧化硅侧墙。
现有技术的电可擦除可编程只读存储器EEPROM(Electrically Erasable andProgrammable Read-Only Memory)，是一种具有广泛应用市场和发展前景的可编程只读存贮器。EEPROM可直接用电信号进行擦除和写入，具有速度快和集成度高等优点，一般是用于即插即用(Plug&Play)。
EEPROM是由多个存储单元Byte和外围电路共同构成。其电荷存储由EEPROM存储单元完成，外围电路中的高压晶体管控制发送写入和擦除信号，低压晶体管控制发送读取信号。
本发明提出的EEPROM是浮栅型非易失性存储器。其每个EEPROM存储单元的本质是一个MOS管，由一个源极、一个漏极、一个门极(控制极)，以及一个浮栅极组成。浮栅极是EEPROM与常用MOS的不同之处，它与其它部分绝缘。电子受隧道效应影响往来于衬底基区与浮栅极之间，当浮栅存储电荷或失去电荷，表现出阈值电压的升高或降低，也就是逻辑值1或0，则分别代表写入或擦除数据。在浮栅型存储器件中，电荷(数据)存储在浮栅中，故而掉电后，数据也不会丢失。
本发明提出的EEPROM存储单元是由MOS管堆叠而成的。浮栅极被埋在栅氧化层和内部多晶硅绝缘层(IPD)之间，位于控制极的下方。IPD将浮栅极完全包裹起来，使其免受划伤和杂质污染。控制极与外界相连，通过改变控制极的电压执行读、写和擦除等操作。
IPD介于浮栅极与控制栅之间，用于隔绝浮栅极与其他电极，包括控制栅、源极、漏极、衬底，应该是零缺陷以保证没有漏电。但由于浮栅极是一个多晶硅层，会在IPD生长过程中被氧化，形成突起和内陷的不均匀表面。该不均匀表面在强电场作用下会产生很高的漏电流，成为IPD的缺陷，造成漏电。为减小漏电流，目前工业界多使用缺陷密度较小的多层介质堆栈的复合IPD作为解决的方法，其目的就是为了提高电场性能，减少电荷损失，使更少的电子从浮栅中逸出。通用的复合IPD为ONO有三层薄膜的依次堆砌而成，自下而上为底层Oxide、SiN、顶层Oxide。本发明提出的EEPROM就是采用这种典型的ONO作为IPD，底层氧化层位于浮栅极上方，顶层氧化层位于控制栅极下方。
本发明提出的抗辐照EEPROM的制造方法就是利用ONO复合膜具有缺陷密度小，电场性能好的特点，将其应用到提高EEPROM的外围电路的抗辐照性能。利用现有普通EEPROM工艺步骤次序的调整，在不添加工艺步骤的前提下，在外围电路中的高、低压晶体管栅极侧边构建类似IPD中ONO复合膜的侧墙。在保证高压晶体管和低压晶体管器件结构不变的前提下，提高了高压晶体管和低压晶体管的抗辐射性能，从而提升EEPROM外围电路的抗辐射性能。
具体做法为：将普通EEPROM制造方法中淀积多晶，形成浮栅极和淀积ONO的步骤介于高压晶体管栅氧化层(隧穿氧化层)和低压晶体管栅氧化层步骤之间的流程进行改变，变更步骤次序为，先完成高压晶体管和低压晶体管的栅氧化层然后淀积多晶形成浮栅极和淀积ONO。通过上述变动：1)可以实现将高、低压晶体管栅极的普通单一的氧化层侧墙替换为复合膜侧墙；2)将低压晶体管栅极由原先的使用淀积控制栅极的多晶硅改为使用淀积浮栅极的多晶硅。由于普通EEPROM制造方法中控制栅极的多晶硅与浮栅极的多晶硅的淀积工艺条件和淀积厚度相同，因此对器件没有影响。
与现有技术的普通EEPROM制造方法相比，本发明的技术方案具有以下优点：为实现高、低压晶体管栅极的复合侧墙的EEPROM器件，首先，本发明充分利用现有技术，不增加额外的工艺步骤，不会对生产造成额外的负荷；其次，上述工艺步骤次序的变更没有涉及器件尺寸、关键膜层厚度的变化，也没有改变关键膜层生长程序的任何工艺参数，即没有改变膜层的质量，即可以保证高压晶体管和低压晶体管器件的结构，电参数和可靠性不会受影响；最后，由于普通制造方法中的控制栅极刻蚀会将高、低压晶体管栅极侧边已淀积的ONO中的顶层氧化层刻蚀掉，再由后续的普通制造方法中的侧墙氧化硅淀积和刻蚀，在形成控制栅极氧化硅侧墙的同时，为高、低压晶体管栅极重新添加顶层氧化硅，最终完成ONO的复合侧墙，为了降低控制栅极刻蚀引入的等离子损伤，本发明使用高温氧化层HTO替代普通SiO2构成EEPROM存储单元IPD以及外围电路中高、低压晶体管栅极复合侧墙的ONO中的氧化物。高温氧化层HTO的致密度好，缺陷率低，能够进一步降低EEPROM存储单元IPD的缺陷，减少电荷从浮栅极逸出，还能够提高外围电路中高压晶体管和低压晶体管的抗辐射性能。更重要的是，本发明所提供的制造方法完全基于普通EEPROM工艺，没有添加任何工艺步骤却提高了器件防辐照性能，这也保证了本发明的实用性。
附图说明
图1为是本发明提出的EEPROM制造方法流程与普通的EEPROM制造方法流程的对比，方框内工艺步骤为不同之处。
图2-1～10为本发明提出的EEPROM制造方法流程的具体工艺步骤。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明提供一种抗辐照EEPROM的制造方法，能够在不添加工艺步骤的前提下，在外围电路中的高、低压晶体管栅极侧边构建类似EEPROM存储单元的内部多晶硅绝缘层(IPD)中ONO复合膜的侧墙。在保证高压晶体管和低压晶体管器件结构不变的前提下，提高了高压晶体管和低压晶体管的抗辐射性能，从而提升EEPROM外围电路的抗辐射性能。
如图1所示为本发明提出的EEPROM制造方法流程与传统的EEPROM制造方法流程的对比，方框内工艺步骤为不同之处。
实施例
以下，详细介绍本发明提出的抗辐照EEPROM的制造方法。
如图2-1所示，以P型硅1作为衬底材料，其晶向为<100>，材料电阻率为15～25Ω·cm。通过掩膜版进行阱区域的光刻定义：低压晶体管2阱、EEPROM存储单元3阱以及高压晶体管4阱的离子注入区域。接着离子注入，然后去胶，再进行高温扩散形成低压晶体管阱区域、EEPROM存储单元区域阱区域以及高压晶体管阱区域。
如图2-2所示，形成氧化隔离。通过局部氧化工艺LOCOS或浅槽隔离工艺STI在P型硅1上形成多个由场氧化物隔离的区域，分别为制备高、低压晶体管和EEPROM存储单元的有源区5，以及高、低压晶体管和EEPROM存储单元氧化隔离区域6。
如图2-3所示，形成高压晶体管栅氧化层。用热氧化的方法在P型硅1表面生长二氧化硅，作为高压晶体管的栅氧7，氧化层厚度约为0.2微米-0.3微米。然后通过掩膜版光刻和湿法腐蚀，去除低压晶体管区域的氧化层，仅保留EEPROM存储单元和高压晶体管区域的氧化层。
随后再次热氧化生长二氧化硅形成低压晶体管栅氧化层8，氧化层厚度约为0.1微米-0.15微米，如2-4所示。
需要指出的是，这里采用湿法腐蚀氧化层是为了减少P型硅衬底表面可能由于刻蚀而受到等离子轰击的损伤，以降低衬底表面的缺陷密度。湿法腐蚀的腐蚀液采用BOE腐蚀液或稀释的HF溶液。
如2-5所示，通过掩膜版光刻定义EEPROM存储单元的隧穿窗口区域。然后进行湿法腐蚀，在EEPROM存储单元区域形成隧穿窗口，再通过热氧化在EEPROM存储单元的隧穿窗口内生长隧穿氧化层，氧化层厚度约为0.07微米-0.09微米
如2-5a所示，为EEPROM存储单元区域形成隧穿窗口的局部放大图。
由于隧穿氧化层的质量将直接影响EEPROM作为非易失性存储器的耐久力和保持力。通过湿法腐蚀形成隧穿窗口，再在此基础上生长隧穿氧化层是为了将衬底表面的缺陷密度降到最低，从而保证最终的隧穿氧化层的质量，避免由于氧化物缺陷导致的低氧化击穿和氧化硅结合键断裂，减少漏电流。
湿法腐蚀的腐蚀液采用BOE腐蚀液或稀释的HF溶液。
如图2-6所示，通过低压化学气相淀积的方法沉积第一多晶。第一多晶的厚度为0.1微米-0.3微米。然后通过掩膜版用光刻的方法定义EEPROM存储单元的浮栅极10a以及高压晶体管和低压晶体管的多晶硅栅极10b。随后使用干法刻蚀的方法将多余的第一多晶去除。
如图2-7所示，整片淀积复合ONO膜11。整片依次淀积底层二氧化硅、氮化硅和顶层二氧化硅：如图ONO膜的局部放大图为2-7a所示，底层二氧化硅11a采用HTO(高温热氧化层)工艺生长，厚度为50-70埃；低压化学气相淀积方法淀积氮化硅11b，氮化硅的厚度为60～80埃；最后在氮化硅上用HTO的方法淀积顶二氧化硅11c，厚度为70-90埃。
淀积的复合ONO膜，全面包裹EEPROM存储单元的浮栅极，将用来作为和控制栅极之间的隔离层IPD。同时淀积的复合ONO膜也同样全面包裹高压晶体管和低压晶体管的栅极。
需要指出的是，为了提高氧化层质量，可在HTO淀积后增加高温致密步骤，致密步骤的主工艺气体可以为氮气。
如图2-8所示，用低压化学气相淀积的方法沉积第二多晶。第二多晶的厚度为0.1微米-0.3微米。然后通过掩膜版，光刻定义EEPROM存储单元的控制栅极12。随后干法刻蚀第二多晶，仅保留EEPROM存储单元的控制栅极，将高压晶体管和低压晶体管区域的多晶硅去除。同时通过该干法刻蚀将覆盖于整片衬底，暴露在EEPROM存储单元的控制栅极区域之外的复合ONO膜去除。这个控制栅极多晶硅刻蚀工艺，会将高压晶体管和低压晶体管栅极顶部的复合ONO膜去除干净，同时还会去除高压晶体管和低压晶体管栅极侧壁覆盖的复合ONO膜中顶层氧化硅，故控制栅极多晶硅刻蚀后，原低压晶体管和高压晶体管的复合ONO膜侧墙变为ON(Oxide-SiN)结构11x，如图2-8a的局部放大图所示。
如图2-9所示，从这个步骤开始已经回归了普通EEPROM制造方法。用低压化学气相淀积的方法沉积二氧化硅，并进行侧墙刻蚀，在EEPROM存储单元、高压晶体管和低压晶体管的侧墙形成二氧化硅侧墙。需要指出的是，经由该层二氧化硅的覆盖，低压晶体管和高压晶体管的复合膜侧墙由控制栅极多晶硅刻蚀后的ON(Oxide-SiN)恢复成ONO(Oxide-SiN-Oxide)复合结构。
如图2-10所示，继续按照普通EEPROM制造方法流程形成各器件源漏极以及后段金属连线，完成EEPROM的制作。
以上介绍的仅仅是基于本发明的较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims (10)

1.一种抗辐照EEPROM的制造方法，存储器所含器件包括：EEPROM存储单元和外围电路中的高压晶体管、低压晶体管，其特征在于，制造方法中各器件的源、漏极形成之前的制造方法包括：
步骤1：选P型硅作为衬底材料，其晶向为100，材料电阻率为15～25Ω·cm；
步骤2：形成高、低压晶体管阱以及EEPROM存储单元的阱；
步骤3：形成高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管和EEPROM存储单元各区域之间的氧化隔离区域；
步骤4：形成EEPROM存储单元栅氧化层，以及高、低压晶体管栅氧化层；
步骤5：形成EEPROM存储单元的隧穿窗口，随后在隧穿窗口内形成隧穿氧化层；
步骤6：淀积第一多晶，随后形成EEPROM存储单元的浮栅极以及高、低压晶体管的多晶硅栅极；
步骤7：生长复合薄膜ONO(Oxide-SiN-Oxide)；
步骤8：淀积第二多晶，随后形成EEPROM存储单元的控制栅极，以及高、低压晶体管多晶硅栅极侧边的Oxide-SiN复合薄膜；
步骤9：沉积边墙介质，随后形成EEPROM存储单元控制栅极和高、低压晶体管多晶硅栅极的侧墙层；
形成各器件源漏极以及后段金属连线，完成EEPROM的制作。
2.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤2为通过光刻工艺定义高、低压晶体管和EEPROM存储单元阱的离子注入区域，继而通过离子注入和高温扩散工艺形成高、低压晶体管阱和EEPROM存储单元阱。
3.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤3为先由光刻工艺定义高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管以及EEPROM存储单元各区域之间的氧化隔离区的区域图形，再在衬底上通过局部氧化工艺-LOCOS或浅槽隔离工艺-STI形成高、低压晶体管和EEPROM存储单元的有源区，以及高、低压晶体管以及EEPROM存储单元各区域之间的氧化隔离区域。
4.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤4为用热氧化的方法在衬底表面生长厚度为0.2微米-0.3微米的二氧化硅，然后通过光刻和湿法腐蚀工艺仅保留EEPROM存储单元和高压晶体管区域的二氧化硅，随后再次热氧化生长厚度为0.1微米-0.15微米二氧化硅作为低压晶体管栅氧化层。
5.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤5为用光刻的方法定义EEPROM存储单元隧穿窗口区域，然后进行湿法腐蚀，在EEPROM存储单元区域形成隧穿窗口，再通过热氧化在EEPROM存储单元的隧穿窗口内生长隧穿氧化层，遂穿氧化层厚度为0.07微米-0.09微米。
6.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤6为通过低压化学气相淀积的方法沉积第一多晶，第一多晶的厚度为0.1微米-0.3微米然后由光刻和干法刻蚀工艺形成EEPROM存储单元的浮栅极以及高、低压晶体管的多晶硅栅极。
7.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤7为在整个衬底表面依次淀积底层二氧化硅Oxide、中间层氮化硅SiN和顶层二氧化硅Oxide薄膜，形成ONO(Oxide-SiN-Oxide)复合薄膜。
8.如权利要求7所述的一种抗辐照EEPROM的制造方法，其特征在于，所述ONO复合薄膜的底层二氧化硅位于浮栅极上方，为厚度范围为50-70埃的高温热氧化层，中间为低压化学气相淀积工艺淀积的氮化硅层，厚度为60～80埃，最后通过高温热氧化淀积厚度70-90埃的高温热氧化层，位于控制栅下方作为顶层二氧化硅。
9.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤8中通过低压化学气相淀积的方法沉积第二多晶，厚度为0.1微米-0.3微米，然后由光刻和干法刻蚀工艺形成EEPROM存储单元的控制栅极，并在高、低压晶体管多晶硅栅极侧边保留Oxide-SiN两层薄膜。
10.如权利要求1所述的一种抗辐照EEPROM的制造方法，其特征在于，步骤9所述淀积的边墙介质为二氧化硅，随后通过各向同性刻蚀在EEPROM存储单元控制栅极和高、低压晶体管多晶硅栅极侧墙形成二氧化硅侧墙。
CN201410652874.5A 2014-11-17 2014-11-17 一种抗辐照eeprom的制造方法 Active CN104362128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410652874.5A CN104362128B (zh) 2014-11-17 2014-11-17 一种抗辐照eeprom的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410652874.5A CN104362128B (zh) 2014-11-17 2014-11-17 一种抗辐照eeprom的制造方法

Publications (2)

Publication Number Publication Date
CN104362128A CN104362128A (zh) 2015-02-18
CN104362128B true CN104362128B (zh) 2017-12-08

Family

ID=52529377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410652874.5A Active CN104362128B (zh) 2014-11-17 2014-11-17 一种抗辐照eeprom的制造方法

Country Status (1)

Country Link
CN (1) CN104362128B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854076B (zh) * 2019-11-15 2022-05-31 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465326A (zh) * 2008-12-30 2009-06-24 上海宏力半导体制造有限公司 掩膜只读存储器的制造方法
US7763945B2 (en) * 2007-04-18 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Strained spacer design for protecting high-K gate dielectric
CN201758125U (zh) * 2010-07-07 2011-03-09 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN104091760A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种eeprom工艺中的抗辐照栅氧化层的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402496B2 (en) * 2006-09-11 2008-07-22 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763945B2 (en) * 2007-04-18 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Strained spacer design for protecting high-K gate dielectric
CN101465326A (zh) * 2008-12-30 2009-06-24 上海宏力半导体制造有限公司 掩膜只读存储器的制造方法
CN201758125U (zh) * 2010-07-07 2011-03-09 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN104091760A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种eeprom工艺中的抗辐照栅氧化层的制作方法

Also Published As

Publication number Publication date
CN104362128A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
CN102315252B (zh) 共享源线的闪存单元及其形成方法
US10141322B2 (en) Metal floating gate composite 3D NAND memory devices and associated methods
CN104716098B (zh) 闪存的制作方法
CN107170828A (zh) 一种铁电场效应晶体管及其制备方法
US20180294272A1 (en) Methods of tunnel oxide layer formation in 3d nand memory structures and associated devices
CN107946370A (zh) 一种具有高耦合率的闪存单元结构及制备方法
CN102593062B (zh) 分栅式闪存结构制造方法以及分栅式闪存结构
CN112652626B (zh) NORD flash制造方法、器件和存储介质
CN108550525A (zh) 浮栅制备方法
CN104362128B (zh) 一种抗辐照eeprom的制造方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN103107076B (zh) 分离栅极式快闪存储器及存储器组的制作方法
CN105140301B (zh) 浮栅型闪存结构及其制备方法
CN108074933B (zh) 存储器及其制作方法
CN106169479B (zh) Sonos存储器及工艺方法
CN106328656B (zh) 一种可调控制栅增加ild填充窗口的工艺方法
CN103943478A (zh) 浮栅结构的制备方法
CN108140564A (zh) 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法
CN100501926C (zh) 一种可增加浮栅耦合电压的eeprom制作方法
JP2637149B2 (ja) 不揮発性半導体記憶装置の製造方法
KR20080060486A (ko) 플래시 메모리 및 그 제조 방법
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN108598082A (zh) 闪存制备方法
CN102130064B (zh) Eeprom中调节隔离结构高度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant