CN108140564A - 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法 - Google Patents

在存储器单元中形成多晶硅侧壁氧化物间隔件的方法 Download PDF

Info

Publication number
CN108140564A
CN108140564A CN201680056792.1A CN201680056792A CN108140564A CN 108140564 A CN108140564 A CN 108140564A CN 201680056792 A CN201680056792 A CN 201680056792A CN 108140564 A CN108140564 A CN 108140564A
Authority
CN
China
Prior art keywords
oxide
layer
rto
side wall
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680056792.1A
Other languages
English (en)
Other versions
CN108140564B (zh
Inventor
杰克·王
S·卡比尔
M·海马斯
S·穆拉利
B·科普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN108140564A publication Critical patent/CN108140564A/zh
Application granted granted Critical
Publication of CN108140564B publication Critical patent/CN108140564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Abstract

本发明揭示制造具有侧壁氧化物的半导体装置的存储器单元例如EEPROM单元的方法。可在导电层上方形成包含浮动栅极(28)及ONO膜(108)的存储器单元结构。可通过包含在所述导电层的侧表面上沉积薄高温氧化物HTO膜及执行快速热氧化RTO退火的过程在所述浮动栅极的侧表面上形成侧壁氧化物。可在执行所述RTO退火之前或之后沉积所述薄HTO膜。相较于已知先前技术，所述侧壁氧化物形成过程可例如在耐久性及数据保存方面提供改进的存储器单元。

Description

在存储器单元中形成多晶硅侧壁氧化物间隔件的方法
相关专利申请案
本申请案主张2015年12月10日申请的共同拥有的第62/265,660号美国临时专利申请案的优先权，所述申请案出于所有目的以引用的方式并入本文中。
技术领域
本发明涉及半导体制造，特定来说，涉及一种在存储器单元(例如，具有电介质层的合并两个晶体管存储器单元，其包含ONO堆叠膜及定位在存储器晶体管的浮动栅极与在所述存储器晶体管及选择晶体管之间共享的栅极之间的堆叠氧化物侧壁)中形成多晶硅侧壁的方法。
背景技术
电可擦除可编程只读存储器(EEPROM)单元是非易失性半导体存储器的类别，其中信息可电编程到每一存储器元件或单元中且从每一存储器元件或单元擦除。浮动栅极EEPROM单元是一种类型的EEPROM单元(其中通过将电子电荷放置于“浮动栅极”上而存储信息)，通常是通过使围绕其的电介质层绝缘而与装置的其它导电区域电隔离的导电多晶硅区域。在读取存储器单元中可检测浮动栅极上的电荷，这是因为其改变存储器晶体管的阈值电压。阈值电压的此变化改变在读取操作期间施加电压到单元时流动通过所述单元的电流量且可通过感测放大器电路检测电流。
如上陈述，EEPROM单元是非易失性，这意味着其即使在关断供应到其的电力时仍必须保存其信息(电荷状态)。因此，至关重要的是存储于浮动栅极上的电荷不随时间“泄漏”出。含有EEPROM单元的产品通常在其数据表中具有保存规范，其规定在关断供应到EEPROM存储器单元的电力时所述存储器单元将无错误地保存编程到其中的信息的时间。围绕所述浮动栅极的电介质隔离必须具有极好的完整性且此完整性必须对于在存储器装置中的全部单元而存在。
在浮动栅极上的电荷通常通过“控制栅极”控制，所述“控制栅极”可通过称为“ONO”的电介质的3层堆叠而与所述浮动栅极隔离，所述3层堆叠是由二氧化硅的底层、氮化硅(Si3N4)的中间层及二氧化硅的顶层组成，其中所述ONO在浮动栅极与控制栅极之间提供电介质隔离。
通常密封所述浮动栅极的侧壁以防止电荷(电压)从浮动栅极泄漏。通常通过形成于浮动栅极侧壁上的热多晶硅氧化物(在本文中称为“侧壁氧化物”)提供此密封。所述侧壁氧化物可通过堆叠氧化物层的垂直部分界定。图1展示常规EEPROM单元的部分横截面表示，其展示形成在硅衬底16上方且通过栅极或隧穿氧化物42与硅衬底16分离的导电浮动栅极28。包含在一对氧化物层之间的氮化硅(Si3N4)层108的电介质或ONO层32形成在所述浮动栅极28的顶部上，且控制栅极(图1中未展示)可形成在所述ONO及下伏浮动栅极28上方。
侧壁氧化物114可形成在浮动栅极28的侧表面或壁40上方，以抑制电压从浮动栅极28泄漏。取决于特定设计，侧壁氧化物114可形成延伸在ONO层32上方及/或延伸到邻近浮动栅极28的衬底的上表面上的连续氧化物层的部分。已使用不同技术来形成侧壁氧化物114，所述技术具有各种缺点。例如，形成侧壁氧化物的过程可导致在浮动栅极28下方非所要地生长氧化物(此可降低栅极氧化物42的有效面积)及/或在ONO电介质下面非所要地生长氧化物(例如，通过浮动栅极28的顶部表面的氧化)，借此有效地加厚ONO且减小单元的耦合电容。作为另一实例，用于形成侧壁氧化物的一些过程可产生侧壁氧化物的非均匀(例如，向外隆起)形状及/或可导致多晶硅控制栅极的尖锐隅角，此类一般都是非所要的。
图2说明展现上文论述的非所要特征的实例EEPROM结构的图像。在此实例中，通过以下的两步骤过程形成侧壁氧化物：沉积薄高温氧化物(HTO)膜，接着进行炉氧化退火。如所展示，所得结构展现：(a)如区域A处所指示，非所要氧化物横向侵入ONO区域中；(b)如区域B处所指示，非所要氧化物侵入浮动栅极下方，从而导致有效隧穿氧化物厚度的增大及隧穿沟道面积的减小；(c)如C处所指示，多晶硅2层(控制栅极)的非所要尖锐隅角；及(d)如D处所指示，侧壁氧化物的非均匀厚度，特定来说，其界定向外隆起。
发明内容
本发明的实施例提供在存储器单元中的导电层的侧壁上形成多晶硅侧壁氧化物(例如，在EEPROM单元的浮动栅极上形成侧壁氧化物)的方法，其中相较于已知技术，所述侧壁氧化物形成过程可例如在耐久性及数据保存方面提供改进存储器单元。其它实施例提供一种具有根据所揭示的方法形成的此多晶硅侧壁氧化物的存储器单元。
一些实施例提供一种制造半导体装置的存储器单元的方法，其包含沉积具有顶部表面及侧表面的导电层；在导电层的顶部表面上方形成ONO层；及通过包含以下步骤的过程形成邻近导电层的侧表面的侧壁氧化物层：在导电层的侧表面上沉积薄高温氧化物(HTO)膜；及执行快速热氧化(RTO)退火。在一个实施例中，在执行所述RTO退火前沉积所述薄HTO膜。在另一实施例中，在沉积所述HTO膜前执行所述RTO退火。
在一个实施例中，所述沉积的薄HTO膜具有在50到的范围内(例如，在60到的范围内)的厚度。
在一些实施例中，RTO退火是在干燥O2环境中在1000℃到2000℃的温度范围内执行达在25到60秒的范围内的持续时间。
在一个实施例中，RTO退火是在干燥O2环境中在1050℃到1150℃的温度范围内(例如，1100℃)执行达在30到40秒的范围内的持续时间。
附图说明
下文参考图式描述本发明的实例方面及实施例，其中：
图1展示常规EEPROM单元的部分横截面表示，其展示浮动栅极、ONO层及覆盖浮动栅极的侧面的侧壁氧化物。
图2是展现由用于在浮动栅极上形成侧壁氧化物的已知过程所致的各种非所要特征的实例EEPROM结构的图像。
图3是具有根据本发明形成的侧壁氧化物的EEPROM的p沟道分裂栅极单元的横截面视图。
图4是具有在存储器晶体管的任一侧上分裂的选择晶体管沟道且具有根据本发明形成的侧壁氧化物的EEPROM的p沟道分裂栅极单元的横截面视图。
图5A到5D说明根据一个实施例的用于在EEPROM浮动栅极的侧上形成侧壁氧化物且在所述浮动栅极上方形成控制栅极的实例过程。
图6A到6D说明根据另一实施例的用于在EEPROM浮动栅极的侧上形成侧壁氧化物且在所述浮动栅极上方形成控制栅极的另一实例过程。
图7说明针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例耐久性测试结果：(a)氧化物沉积外加炉退火的现有技术；(b)图5A到5D中展示的方法(HTO，接着是RTO)；及(c)图6A到6D中展示的方法(RTO，接着是HTO)。
图8说明针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例数据保存测试结果：(a)氧化物沉积外加炉退火的现有技术；(b)图5A到5D中展示的方法(HTO，接着是RTO)；及(c)图6A到6D中展示的方法(RTO，接着是HTO)。
图9是包含浮动栅极及通过图5A到5D中展示的方法(HTO，接着是RTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。
图10是包含浮动栅极及通过图6A到6D中展示的方法(RTO，接着是HTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。
具体实施方式
本发明的实施例提供在存储器单元中的导电层的侧壁上形成多晶硅侧壁氧化物(例如，于EEPROM单元的浮动栅极上形成侧壁氧化物)的方法。相较于已知现有技术，形成所述侧壁氧化物形成的所揭示方法提供改进的存储器单元。
所揭示的方法可应用于任何适合存储器单元(例如，EEPROM单元或具有含侧壁氧化物的导电层的其它存储器单元)例如以用于抑制电压从导电层泄漏。在图3及4中展示并入根据所揭示的方法形成的侧壁氧化物的两个实例EEPROM单元。
图3说明根据本发明的一个实施例的EEPROM装置的p沟道分裂栅极存储器单元10。存储器单元10可包含形成在硅衬底16上的存储器晶体管12及选择晶体管14。可通过p沟道18及20以及N阱22来界定衬底16。元件符号24可指可安置在p沟道18上的金属源极接触件，且元件符号26可指安置在p沟道20上的金属位线(漏极)接触件。
如图3中所展示，存储器晶体管12可包含界定浮动栅极28的第一导电层及界定与选择晶体管14共享的控制栅极30的第二导电层以及安置在浮动栅极28与控制或共享栅极30之间的电介质层32。电介质层32可包括ONO膜34及界定ONO膜34上方及下方的氧化物层的堆叠氧化物层36。因此，电介质层32可称为ONO层32。堆叠氧化物层36可具有垂直部分及水平部分。浮动栅极28具有顶部表面38及侧表面40。
ONO层32安置在浮动栅极28与共享栅极30之间，邻近浮动栅极的顶部表面38。堆叠氧化物层36的垂直部分安置在浮动栅极28与共享栅极30之间，邻近浮动栅极28的侧表面40的部分。在本文中称为“侧壁氧化物”的所述堆叠氧化物层的垂直部分抑制电荷从浮动栅极28的侧表面40泄漏。可通过如本文中揭示的过程例如凭借以下步骤形成浮动栅极28的侧表面40上的侧壁氧化物：在浮动栅极28的侧表面40上沉积薄高温氧化物(HTO)膜，接着进行结构的快速热氧化(RTO)退火，或替代地执行RTO，接着沉积HTO膜。
堆叠氧化物层36的水平部分安置在共享栅极30与衬底16之间，且充当选择晶体管的热栅极氧化物。因为此层不含有氮化硅，所以其未陷获电子且因此抑制选择晶体管14的阈值电压漂移。
选择晶体管14可包含字线30，如上文所提及，字线30还是与存储器晶体管12共享的栅极。还可在浮动栅极28与硅衬底16之间提供栅极氧化物42。
图4说明其中共享栅极30'在浮动栅极28的任一侧上分裂(即，共享栅极30'围绕浮动栅极的整个侧40)的另一实施例。在此实施例中，堆叠氧化物层36'的垂直部分安置为邻近浮动栅极28的整个侧表面40。此外，堆叠氧化物层36'的水平部分安置在共享栅极30'与衬底16之间浮动栅极28的全部侧上。
如同图3中展示的实施例中的侧壁氧化物，可通过如本文所揭示的过程例如凭借以下步骤形成图4的实施例中的浮动栅极28的侧表面40上的侧壁氧化物：在浮动栅极28的侧表面40上沉积薄高温氧化物(HTO)膜，接着进行结构的快速热氧化(RTO)退火，或替代地执行RTO，接着沉积HTO膜。
图3及4中展示的EEPROM单元仅是本发明的两个实例实施方案。所揭示的方法可并入任何其它适合EEPROM单元或具有侧壁氧化物的其它存储器单元中。
图5A到5D说明用于形成具有浮动栅极、控制栅极及根据本发明的一个实施例形成的浮动栅极侧壁氧化物的EEPROM存储器单元10的实例过程。
如图5A所展示，在已执行制造存储器单元10的过程中的其它步骤(例如阱形成、装置隔离、阈值调整植入物等)之后，可以任何适合方式例如通过在由硅(Si)形成的衬底16上生长SiO2层42来形成存储器晶体管12的栅极氧化物42。层42还可为隧穿氧化物且可具有任何适合厚度，例如，在60到的范围内。接着可以任何适合方式形成存储器晶体管的浮动栅极28及ONO膜。举例来说，可例如通过以下步骤在栅极氧化物42上沉积多晶硅或非晶多晶硅层104且用n或p掺杂剂掺杂以使其导电：在炉中使用(POCl3)气体退火，在沉积时原位掺杂多晶硅层104，或将适当掺杂剂物种离子植入到(例如)多晶硅层104中。
接着，可于多晶硅层104上沉积例如具有在60到的范围内的厚度的SiO2层106。在一些实施例中，可例如在800℃到1000℃之间热退火层106以稠化及改进氧化物的绝缘质量。此层变为安置在浮动栅极28的顶部表面上的ONO层32的底部氧化物。接着，在SiO2层106上沉积具有例如在60到的范围内的厚度的氮化硅(Si3N4)层108。此层变为ONO层32的氮化硅层。
接着，可在堆叠上沉积保护性光致抗蚀剂层且用掩模加以图案化以界定浮动栅极28。接着可各向异性地向下蚀刻膜的堆叠到衬底16的顶部上的SiO2层42，从而导致图5A中展示的结构。
接着可使用标准湿式化学工艺、干式等离子体工艺或所属领域的一般技术人员熟知的其它适合工艺清洁晶片。
如图5B中所展示，在堆叠上方沉积例如具有在与之间(例如，在与之间且在一个实例实施例中约厚)的厚度的薄高温氧化物(HTO)层(SiO2)114。如所展示，所述HTO层可沉积在Si3N4层108、浮动栅极28的垂直侧表面40与栅极氧化物42上方。
接着可执行快速热氧化(RTO)以退火及稠化HTO氧化物114。可使用任何适合参数或配方执行RTO。在一些实施例中，RTO退火是在干燥O2环境中在1000℃到1200℃的温度范围内执行达在25到60秒的范围内的持续时间。在某些实例实施例中，RTO退火是在干燥O2环境中在1050℃到1150℃的温度范围内执行达在30到40秒的范围内的持续时间。
RTO步骤引起结构的氧化，包含浮动栅极28的横向氧化及衬底16的未覆盖部分的垂直氧化，以借此增大氧化物层114的厚度。所得(加厚)氧化物层在图5C中被指示为114'，其包含：(a)在Si3N4层108上方的形成ONO层32的顶部的横向部分；(b)邻近浮动栅极28的侧表面40的垂直侧壁氧化物部分；及(c)在衬底16未由浮动栅极28覆盖的部分上方的横向部分。
归因于RTO步骤的浮动栅极28的横向氧化可比其它常规技术更均匀，且可引起相较于常规技术的更少氧化物横向侵入浮动栅极28下方(其非所要地加厚隧穿氧化物42)及浮动栅极28与Si3N4层108之间(其非所要地加厚ONO层32)。
在一些实施例中，在RTO之后在Si3N4层108上方的SiO2层114'的总厚度可在与之间(例如，在与之间)，在浮动栅极28上的侧表面上的SiO2层114'(即，侧壁氧化物)的总厚度可在与之间(例如，在与之间)，且在衬底16上方的SiO2层114'的总厚度可在与之间(例如，在与之间)。
接着，如图5D中所说明，可以任何适合方式形成EEPROM的控制栅极(或共享栅极)30。举例来说，可在ONO层32及选择晶体管栅极氧化物(层36'的水平部分)上沉积多晶硅或非晶多晶硅层130，且用n或p掺杂剂掺杂以使多晶硅导电。接着可进行用以形成存储器单元的剩余组件的剩余步骤(例如源极及漏极区域以及金属互连件的形成)以完成制造过程。
图6A到6D说明用于形成具有浮动栅极、控制栅极及根据本发明的另一实施例形成的浮动栅极侧壁氧化物的EEPROM存储器单元10的另一实例过程。图6A到6D的实施例大体上类似于图5A到5D的实施例，快速热氧化(RTO)步骤在沉积薄高温氧化物(HTO)膜之前(而非之后)执行除外。
图6A中展示的形成结构的过程类似于上文关于图5A描述的过程，且因此图6A相同于图5A。
在此实施例中，可对图6A中展示的结构执行快速热氧化(RTO)，这可导致图6B中展示的结构。如图6B中所展示，RTO可引起浮动栅极28的横向氧化及衬底16的未覆盖部分的垂直氧化，以借此界定氧化物层114。可使用任何适合参数或配方(例如，上文关于图5C揭示的任何参数或配方中的任一个)执行RTO退火。
在RTO之后，如图6C中所展示，在堆叠上方沉积薄高温氧化物(HTO)膜(SiO2)115。如所展示，HTO层可通过RTO过程沉积在Si3N4层108上方及经形成邻近浮动栅极28及衬底16的氧化物层114上方。在一些实施例中，HTO膜115可具有在与之间(例如，在与之间且在一个实例实施例中约厚)的厚度。如图6C中展示，薄HTO膜115可与通过RTO形成的氧化物层114组合以界定氧化物层114'。在一些实施例中，在浮动栅极28的侧表面40上的氧化物层114'(即，侧壁氧化物)的总厚度可在与之间(例如，在与之间)，且在衬底16上方的氧化物层114'的总厚度可在与之间(例如，在与之间)。
如图6D中所展示，接着可以任何适合方式(例如，使用上文关于图5D论述的技术)在结构上方形成控制栅极(或共享栅极)30。接着可进行用以形成存储器单元的剩余组件的剩余步骤(例如源极及漏极区域以及金属互连件的形成)以完成制造过程。
图7说明展示针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例耐久性测试结果的并排布置的三个图表：(a)左侧图表：氧化物沉积外加炉退火的现有技术；(b)中心图表：图5A到5D中展示的方法(HTO，接着是RTO)；及(c)右侧图表：图6A到6D中展示的方法(RTO，接着是HTO)。
如所展示，相较于使用应用HTO接着是炉退火的现有技术侧壁氧化物形成过程的存储器单元，在使用上文论述的侧壁氧化物形成方法产生的存储器单元中改进耐久性性能，尤其在25℃及85℃两者的耐久循环的情况下的Vtp高边限降级。
图8说明展示针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例数据保存测试结果的并排布置的三个图表：(a)左侧图表：氧化物沉积外加炉退火的现有技术；(b)中心图表：图5A到5D中展示的方法(HTO，接着是RTO)；及(c)右侧图表：图6A到6D中展示的方法(RTO，接着是HTO)。
如所展示，相较于使用应用HTO接着是炉退火的现有技术侧壁氧化物形成过程的存储器单元，在使用上文论述的侧壁氧化物形成方法产生的存储器单元中改进数据保存性能。
图9是包含浮动栅极及通过图5A到5D中展示的方法(HTO，接着是RTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。
图10是包含浮动栅极及通过图6A到6D中展示的方法(RTO，接着是HTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。
如可见，通过比较图9(HTO，接着是RTO)及图10(RTO，接着是HTO)与现有技术图2(HTO，接着是炉退火)，源自本发明所揭示的侧壁氧化物形成过程(图9及10)的结构展现较少氧化物横向侵入ONO及隧穿氧化物沟道中、邻近浮动栅极侧壁的更均匀侧壁氧化物厚度以及在多晶硅控制栅极的基底处的较不尖锐的隅角，所述差异提供优于现有技术的改进的存储器单元性能。
总之，归因于在ONO及沟道下方的严重横向侵入，常规两步骤炉侧壁氧化物过程在先进EEPROM单元上引起性能问题。本发明所揭示的过程解决方案在HTO氧化物沉积之前或之后用RTO退火过程取代炉氧化。本发明所揭示的内容可保留更多多晶硅1(浮动栅极)，提供更均匀侧壁氧化物，引起更少氧化物横向侵入ONO及隧穿沟道下方且具有较不尖锐的多晶硅隅角。此外，所揭示解决方案可比其它现有技术解决方案更便宜且实施更简单且具有更好存储器耐久性及数据保存可靠性。
虽然上文论述的实例实施例涉及p沟道单元的制造，但所属领域的一般技术人员将了解，本发明同样可应用于n沟道单元。应进一步认识到，本发明的实施例独立于编程及擦除存储器单元的方法。此外，本发明通常可应用于EEPROM装置及其它存储器单元中的其它分裂栅极单元。另外，所属领域的一般技术人员应了解，在制造存储器单元中涉及除本文明确描述的过程步骤外的其它过程步骤(未形成本发明的部分)。因此，可更改及修改上文揭示的实例实施例且全部此类变化被视为在本发明的精神及范围内。

Claims (8)

1.一种制造半导体装置的存储器单元的方法，所述方法包括：
沉积具有顶部表面及侧表面的导电层；
在所述导电层的所述顶部表面上方形成ONO层；及
通过包含以下步骤的过程形成邻近所述导电层的所述侧表面的侧壁氧化物层：
在所述导电层的所述侧表面上沉积薄高温氧化物HTO膜；以及
执行快速热氧化RTO退火。
2.根据权利要求1所述的方法，其中所述侧壁氧化物层是通过在所述导电层的所述侧表面上沉积所述薄HTO膜且随后执行所述沉积的薄HTO膜的所述RTO退火而形成。
3.根据权利要求1或权利要求2所述的方法，其中所述沉积的薄HTO膜具有在50到的范围内的厚度。
4.根据权利要求1或权利要求2所述的方法，其中所述沉积的薄HTO膜具有在60到的范围内的厚度。
5.根据前述权利要求中任一权利要求所述的方法，其中所述RTO退火是在干燥O2环境中在1000℃到1200℃的温度范围内执行达在25到60秒的范围内的持续时间。
6.根据权利要求1到4中任一权利要求所述的方法，其中所述RTO退火是在干燥O2环境中在1050℃到1150℃的温度范围内执行达在30到40秒的范围内的持续时间。
7.根据前述权利要求中任一权利要求所述的方法，其中所述侧壁氧化物层是通过以下步骤形成：执行所述导电层及所述ONO层的所述RTO退火，且在所述RTO退火后，在所述导电层的所述侧表面上方沉积所述薄HTO膜。
8.根据权利要求7所述的方法，其中：
所述RTO退火氧化所述导电层的所述侧表面，且
所述薄HTO膜沉积在所述导电层的所述氧化侧表面上。
CN201680056792.1A 2015-12-10 2016-12-12 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法 Active CN108140564B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562265660P 2015-12-10 2015-12-10
US62/265,660 2015-12-10
US15/375,094 2016-12-11
US15/375,094 US10050131B2 (en) 2015-12-10 2016-12-11 Method of forming a polysilicon sidewall oxide region in a memory cell
PCT/US2016/066101 WO2017100745A1 (en) 2015-12-10 2016-12-12 Method of forming a polysilicon sidewall oxide spacer in a memory cell

Publications (2)

Publication Number Publication Date
CN108140564A true CN108140564A (zh) 2018-06-08
CN108140564B CN108140564B (zh) 2023-10-20

Family

ID=57708805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056792.1A Active CN108140564B (zh) 2015-12-10 2016-12-12 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法

Country Status (5)

Country Link
US (1) US10050131B2 (zh)
EP (1) EP3387669A1 (zh)
CN (1) CN108140564B (zh)
TW (1) TW201730924A (zh)
WO (1) WO2017100745A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153668B2 (en) * 2013-05-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning tensile strain on FinFET
CN114743978A (zh) * 2021-01-07 2022-07-12 联华电子股份有限公司 分离栅闪存存储器单元及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US6103576A (en) * 1999-04-13 2000-08-15 Microchip Technology Incorporated Dielectric layer of a memory cell having a stacked oxide sidewall and method of fabricating same
JP2001057394A (ja) * 1999-06-09 2001-02-27 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US20040185615A1 (en) * 2003-03-19 2004-09-23 Yi Ding Nonvolatile memories and methods of fabrication
US20050227437A1 (en) * 2004-04-07 2005-10-13 Promos Technologies Inc. Method of forming ONO-type sidewall with reduced bird's beak
CN101388339A (zh) * 2007-04-09 2009-03-18 台湾积体电路制造股份有限公司 半导体元件以及制作半导体元件的方法
US20110006355A1 (en) * 2009-07-08 2011-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Novel Structure for Flash Memory Cells

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
JP2004087720A (ja) * 2002-08-26 2004-03-18 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US6103576A (en) * 1999-04-13 2000-08-15 Microchip Technology Incorporated Dielectric layer of a memory cell having a stacked oxide sidewall and method of fabricating same
JP2001057394A (ja) * 1999-06-09 2001-02-27 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US20040185615A1 (en) * 2003-03-19 2004-09-23 Yi Ding Nonvolatile memories and methods of fabrication
US20050227437A1 (en) * 2004-04-07 2005-10-13 Promos Technologies Inc. Method of forming ONO-type sidewall with reduced bird's beak
CN101388339A (zh) * 2007-04-09 2009-03-18 台湾积体电路制造股份有限公司 半导体元件以及制作半导体元件的方法
US20110006355A1 (en) * 2009-07-08 2011-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Novel Structure for Flash Memory Cells

Also Published As

Publication number Publication date
US10050131B2 (en) 2018-08-14
WO2017100745A1 (en) 2017-06-15
EP3387669A1 (en) 2018-10-17
CN108140564B (zh) 2023-10-20
TW201730924A (zh) 2017-09-01
US20170170303A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
TWI609480B (zh) Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method
CN106298793B (zh) 自对准分栅闪存器件及其制造方法
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
CN102315252B (zh) 共享源线的闪存单元及其形成方法
JP2006005006A (ja) 不揮発性半導体メモリ装置
JP2006270102A (ja) 消去特性が改善されたメモリ素子の製造方法
JP2009060102A (ja) アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法
TW201030945A (en) Nonvolatile memory cell and method for fabricating the same
JPWO2007043491A1 (ja) 半導体記憶装置およびその製造方法
CN108140564A (zh) 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法
CN105118832B (zh) Sonos存储器及其制造方法
JPS63224366A (ja) 半導体記憶装置
JP2009049409A (ja) 不揮発性メモリ素子及びその製造方法
US8604537B2 (en) Nonvolatile memory device and method of fabricating the same
TWI536505B (zh) 不揮發性半導體記憶裝置、不揮發性半導體記憶裝置之製造方法、及製造裝置
KR100791333B1 (ko) 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
JP2006222434A (ja) シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN103855162A (zh) 堆叠栅型sonos闪存存储器及其制造方法
US9196493B2 (en) Semiconductor device and method of manufacturing thereof
KR20050068908A (ko) 비 휘발성 메모리 소자 및 그 제조방법
KR20080084188A (ko) 비휘발성 메모리 및 그의 소자의 제조 방법
KR20040046341A (ko) 소노스 기억 셀 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant