CN101465326A - 掩膜只读存储器的制造方法 - Google Patents

Abstract

本发明揭露了一种掩膜只读存储器的制造方法，利用未经掺杂的栅极物质层来构造栅极，从而使得该工艺流程与标准的CMOS工艺兼容，避免了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。同时，利用ON－NO两步侧墙法，即在形成底氧化硅层与第一氮化硅层后，插入存储单元区栅极阵列介质层填充工艺，而后再形成第二氮化硅层与顶氧化硅层。这样，起初形成了相对较薄的ON层，扩大了介质层沉积的工艺空间，有利于半导体存储器的集成度的进一步提高；且在后续刻蚀中，在第二氮化硅层的保护下，栅极阵列之间介质层的损失会有所减少，以在栅极掺杂过程中有效抑制掺杂离子的穿透，减小存储单元间漏电流产生的几率。

Description

掩膜只读存储器的制造方法

技术领域

本发明涉及半导体器件的制造方法，特别是涉及一种掩膜只读存储器(MROM)的制造方法。

背景技术

掩膜只读存储器(MROM)是半导体存储器的常见种类之一，其广泛应用于计算机等电子产品中。掩膜只读存储器由存储单元阵列和外围逻辑电路组成，存储单元阵列往往由相互正交的位线和字线构成：其中利用离子注入工艺在存储单元区形成埋设层，进一步热处理便可以构成位线，而字线往往为栅极阵列，其通过光刻与刻蚀工艺而构成。外围逻辑电路往往包括多个逻辑晶体管，为了简化制作流程，外围逻辑电路的逻辑晶体管的栅极与存储单元阵列的栅极阵列往往利用同一栅极物质层制作。然而，外围逻辑电路和存储单元阵列的工艺结构毕竟不同，如何兼容其制造流程并保证器件的性能便显得十分重要。在现有掩膜只读存储器制造工艺中，制作存储单元阵列和外围逻辑电路的栅极的物质层往往由掺杂好的多晶硅构成。然而在标准CMOS工艺中，PMOS与NMOS的栅极掺杂类型不同，致使现有的掩膜只读存储器的制造工艺与标准CMOS逻辑工艺技术不兼容，而在后续的掺杂注入中，造成对存储器性能的干扰。

另外，在现有的掩膜只读存储器制造工艺中，往往在栅极上沉积钨，以降低栅极结构的阻值。然而栅极结构的形成过程是半导体制造的前端工艺，对环境的洁净度要求较高，往往不希望涉及到钨等较脏的工艺过程，因为这样会导致前后端机台的混用，增加工艺复杂度。

此外，外围逻辑电路的有源区阻值较大，会导致一些逻辑晶体管的速度难以满足要求，为此，需要在这些晶体管的有源区上形成金属硅化物来解决这一问题。另外，存储单元阵列的栅极结构之上也需要形成金属硅化物。如此，在掩膜只读存储器制造过程中，便涉及到金属硅化物选择性形成的问题。

发明内容

本发明所要解决的技术问题是掩膜只读存储器的制造工艺与标准CMOS逻辑工艺的兼容性问题。

为此，本发明提供一种掩膜只读存储器的制造方法，包括：提供具有存储单元区和外围电路区的半导体衬底；在半导体衬底上形成未经掺杂的栅极物质层；刻蚀栅极物质层，分别于存储单元区和外围电路区形成栅极阵列和逻辑晶体管栅极；依次沉积第一氧化硅层与第一氮化硅层；在存储单元区的栅极阵列之间填充介质层；沉积第二氮化硅层；沉积第二氧化硅层；进行氧化硅和氮化硅的刻蚀，在外围电路区形成栅极侧墙，并去除存储单元区的第二氧化硅层、第二氮化硅层和栅极阵列上的第一氮化硅层；对存储单元区的栅极阵列进行栅极掺杂。

进一步的，在完成栅极掺杂后还包括：在存储单元区写入数据；在外围电路区无需形成金属硅化物的逻辑晶体管上形成阻挡层；在存储单元区的栅极阵列上形成金属硅化物，并在外围电路区未形成金属硅化物的逻辑晶体管的栅极和源、漏区域上形成金属硅化物。

进一步的，所述于存储单元区写入数据的过程包括：对需要写入数据0的存储单元进行重掺杂离子注入；对需要写入数据1的存储单元不进行离子注入。

进一步的，所述阻挡层为氧化硅层。

进一步的，所述金属硅化物为钛硅化物或钴硅化物。

进一步的，所述金属硅化物的形成过程包括：依次溅射一金属和一金属氮化物；进行第一次高温热处理，以形成金属硅化物；湿法刻蚀去除未反应的所述金属和所述金属氮化物；进行第二次高温热处理，以降低金属硅化物的阻值。

进一步的，所述金属为钴，且所述金属氮化物为氮化钛。

进一步的，所述第一次高温热处理的温度为530度，时间为30秒；所述第二次高温热处理的温度为866度，时间为30秒。

进一步的，所述的掩膜只读存储器的制造方法还包括：在外围电路区进行逻辑晶体管的源、漏离子注入，其中所述对存储单元区的栅极阵列进行栅极掺杂是在该源、漏离子注入的同时完成的。

进一步的，所述栅极阵列之间所填充的介质层由氧化硅构成。

进一步的，所述栅极阵列之间介质层的填充过程包括：于整个半导体衬底上沉积氧化硅，且该氧化硅填充于栅极阵列之间并高于栅极阵列；化学机械抛光所述氧化硅；保留栅极阵列之间的氧化硅，并去除栅极阵列之上和外围电路区的氧化硅。

进一步的，所述栅极物质层包括栅极氧化层与未经掺杂的多晶硅层。

综上所述，以上所提供的掩膜只读存储器的制造方法利用未经掺杂的栅极物质层来构造栅极，从而使得该工艺流程与标准的CMOS工艺兼容，避免了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。同时，利用ON-NO两步侧墙法，即在形成底氧化硅层与第一氮化硅层后，插入存储单元区栅极阵列介质层填充工艺，而后再形成第二氮化硅层与顶氧化硅层。这样，起初形成了相对较薄的ON层，扩大了介质层沉积的工艺空间，有利于半导体存储器的集成度的进一步提高；且在后续刻蚀中，在第二氮化硅层的保护下，栅极阵列之间介质层的损失会有所减少，以在栅极掺杂过程中有效抑制掺杂离子的穿透，减小存储单元间漏电流产生的几率。

此外，未利用沉积钨来降低栅极的阻值，而是完成栅极(包括栅极阵列和逻辑晶体管栅极)刻蚀以及外围电路区栅极侧墙的制作后，进行栅极掺杂来降低栅极阵列的阻值，从而避免了前后端机台混用的情况，降低了工艺复杂度。

另外，在存储单元区栅极阵列间隙填充的介质层，不仅解决了存储单元区的金属硅化物选择性形成问题，而且在存储单元的栅极阵列掺杂时，可以与外围电路的源、漏离子注入同时进行，并避免了干扰存储器性能，还可以节省一层用于栅极掺杂的光罩。

附图说明

图1为本发明一实施例所提供的掩膜只读存储器的制造方法的流程示意图；

图2为本发明一实施例所提供的掩膜只读存储器的制造方法在完成栅极掺杂后的流程示意图；

图3为本发明一实施例所提供的掩膜只读存储器的制造方法中存储单元区介质层的填充工艺流程图；

图4至图20为本发明一实施例所提供的掩膜只读存储器的制造过程示意图。

具体实施方式

为使本发明的技术特征更明显易懂，下面结合附图与实施例，对本发明做进一步的描述。

请参考图1，其为本发明一实施例所提供的掩膜只读存储器的制造方法的流程示意图。如图所示，该掩膜只读存储器的制造方法包括如下步骤：

S1：提供具有存储单元区和外围电路区的半导体衬底；

S2：在半导体衬底上形成未经掺杂的栅极物质层；

S3：刻蚀栅极物质层，分别于存储单元区和外围电路区形成栅极阵列和逻辑晶体管栅极；

S4：依次沉积第一氧化硅层与第一氮化硅层；

S5：在存储单元区的栅极阵列之间填充介质层(通常为氧化硅层)；

S6：沉积第二氮化硅层；

S7：沉积第二氧化硅层；

S8：进行氧化硅和氮化硅的刻蚀，在外围电路区形成栅极侧墙，并去除存储单元区的第二氧化硅层、第二氮化硅层和栅极阵列上的第一氮化硅层；

S9：对存储单元区的栅极阵列进行栅极掺杂。

在以上工艺中利用未经掺杂的栅极物质层来构造栅极(包括栅极阵列与逻辑晶体管的栅极)，从而使得该工艺流程与标准的CMOS工艺兼容，避免了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。而后续的栅极侧墙形成过程中(步骤S8)，可简单分为两步：第一步主要对氧化硅进行刻蚀，此时刻蚀气体具有选择性，其对氧化硅的刻蚀速率很快，对氮化硅的刻蚀速率较慢；第二步主要是对氮化硅进行刻蚀，通常对氧化硅和氮化硅两种材料的刻蚀速率都比较快。一般而言，每一步的工艺设定时间都会比实际需要的时间稍长，以保证所有不同位置都能刻蚀干净。如果没有第二氮化硅层，存储单元区栅极阵列之间全部是氧化硅层，会在第一步被刻蚀掉很多；而增加了第二氮化硅层后，第一步刻蚀到达氮化硅层后会慢下来，从而减少栅极阵列之间的填充介质层(氧化硅)的损失。即本实施例利用ON-NO两步侧墙法，即在形成底氧化硅层与第一氮化硅层(步骤S4)后，插入存储单元区栅极阵列介质层填充工艺(步骤S5)，而后再形成第二氮化硅层与顶氧化硅层(步骤S6和S7)。这样，起初形成了相对较薄的ON层，扩大了介质层沉积的工艺空间，有利于半导体存储器的集成度的进一步提高；且在后续刻蚀中，在第二氮化硅层的保护下，栅极阵列之间介质层的损失会有所减少，以在栅极掺杂过程中有效抑制掺杂离子的穿透，减小存储单元间漏电流产生的几率。而且第二氮化硅层与第一氮化硅层相结合，作为ONO结构的中间层，形成了与传统的逻辑工艺一样的ONO侧墙。

而且在以上工艺中，未沉积钨来降低栅极的阻值，而是完成栅极刻蚀以及外围电路区栅极侧墙的制作后，进行栅极掺杂来降低栅极阵列的阻值，从而，在半导体前端工艺中，避免了沉积金属钨等比较脏的工艺步骤，避免了前后端机台的混用的情况，降低了工艺复杂度。

此外，以上步骤S8中的栅极掺杂是在进行外围电路区逻辑晶体管的源、漏离子注入的同时完成的，且步骤S5和S6中所填充的介质层以及第二氮化硅层在此注入过程中可有效地避免对储器性能的干扰，且可以节省用于存储单元区栅极阵列掺杂的光罩。

而在以上步骤S5中所填充的介质层很好的解决了存储单元区金属硅化物的选择性形成问题。具体请参考图2，该掩膜只读存储器的制造方法在在完成栅极掺杂后还包括如下步骤，以在半导体衬底上有选择的形成金属硅化物，即在存储单元区的栅极上形成金属硅化物以及在外围电路区的一些逻辑晶体管栅极和源、漏区域上形成金属硅化物：

S10：在存储单元区写入数据；

S11：在外围电路区无需形成金属硅化物的逻辑晶体管上形成阻挡层；

S12：在存储单元区的栅极阵列上形成金属硅化物，并在外围电路区未形成金属硅化物的逻辑晶体管的栅极和源、漏区域上形成金属硅化物。

当然，以上存储单元区数据写入是通过以下方法实现的：对需要写入数据0的存储单元进行重掺杂离子注入；以提高其阈值电压；对需要写入数据1的存储单元不进行离子注入，以保持低阈值电压。

另外，阻挡层通常为氧化硅层。金属硅化物往往为钛硅化物或钴硅化物。栅极物质层往往包括栅极氧化层与未经掺杂的多晶硅层。存储单元区所填充的介质层往往由氧化硅构成，其填充工艺请参考图3，具体如下：

S51：于整个半导体衬底上沉积氧化硅，且该氧化硅填充于栅极阵列之间并高于栅极阵列；

S52：化学机械抛光所述氧化硅；

S53：保留栅极阵列之间的氧化硅，并去除栅极阵列之上和外围电路区的氧化硅。

通常，所填充氧化硅的厚度为450nm，第一氧化硅层(底氧化硅层)的厚度为15nm，第一氮化硅层的厚度为30nm，且第二氧化硅层(顶氧化硅层)的厚度为80到100nm。

为了使以上步骤更为明显易懂，下面结合一个具体的实施过程，由图4至图20示出，来详细说明以上制造工艺：

第一步：如图4所示，提供定义有存储单元区12和外围电路区14的半导体衬底10，并于外围电路区形成浅沟槽隔离结构20。

第二步：如图5所示，于外围电路区14进行N型和P型阱的离子注入。

第三步：如图6所示，生长栅极物质层(通常包括栅氧化层和栅多晶硅层)，并利用光刻胶定义栅极，而后进行刻蚀形成所需形状的栅极30，然后去除光刻胶。

第四步：如图7所示，于外围电路区14进行N型和P型晶体管的轻掺杂漏极(LDD)离子注入，于外围电路区14的栅极30两侧形成轻掺杂源漏区40。

第五步：如图8所示，顺序沉积底氧化硅层51与氮化硅层52，通常底氧化硅层51的厚度大约为15nm，氮化硅层52的厚度大约为30nm。

第六步：如图9所示，沉积一层厚氧化硅60，其厚度在450nm左右。

第七步：如图10所示，进行化学机械抛光(CMP)以及湿法氧化硅刻蚀，于栅极30之间形成氧化硅填充61。

第八步：如图11所示，在整个半导体衬底10上形成光刻胶70，进行光刻，打开外围电路区14，存储单元区12被光刻胶70掩盖。

第九步：如图12所示，湿法去除外围电路区14的氧化硅，然后去除光刻胶70，此时氮化硅层52可以作为此湿法刻蚀过程中的停止层。

第十步：如图13所示，淀积氮化硅层53和顶氧化硅层54(通常其厚度为80-100nm)。

第十一步：如图14所示，分别进行氧化硅和氮化硅的干法刻蚀，在外围电路区14形成逻辑晶体管栅极的侧墙50，同时去除存储单元区12的顶氧化硅层54、氮化硅层53和栅极30上的氮化硅层52；此时，在外围电路区14，氮化硅层52和氮化硅层53共同构成传统的ONO结构侧墙中的中间层55。

第十二步：如图15所示，于外围电路区14进行N型重掺杂漏极和P型重掺杂漏极的离子注入，以形成源漏重掺杂区80；于此同时，可进行栅极30的掺杂。

第十三步：如图16所示，于存储单元区12写入数据，即对需要写入数据0的存储单元A1进行重掺杂离子注入以提高其阈值电压，而对需要写入数据1的存储单元A2不进行离子注入以保持低阈值电压。

第十四步：如图17所示，进行氧化硅湿法刻蚀，去除外围电路区14残留的氧化硅层53，然后沉积氧化硅层90(厚度约为20nm)。

第十五步：如图18所示，利用光刻胶覆盖无需形成金属硅化物的逻辑晶体管区域B，去除其他区域的氧化硅层90，然后去除光刻胶，从而保留了逻辑晶体管区域B的氧化硅层作为阻挡层91。

第十六步：如图19所示，于存储单元区12和外围电路区14的栅极30上以及外围电路区14未被阻挡层91覆盖的有源区上形成金属硅化物100(例如：钴硅化物)；其形成过程例如包括：依次溅射金属钴(厚度约为8nm)和氮化钛(厚度约为20nm)；进行第一次高温热处理(处理环境温度约为530度，处理时间约为30秒)以形成金属硅化物；湿法刻蚀去除未反应的金属钴和氮化钛；进行第二次高温热处理(处理环境温度约为866度，处理时间约为30秒)以降低金属硅化物的阻值。此时，存储单元区12的栅极30之间所形成氧化硅填充61便很好的解决了存储单元区金属硅化物的选择性形成问题。

接下来，便可以进行标准的CMOS后段工艺，包括：淀积层间介质层(ILD)；进行接触孔光刻和刻蚀；沉积钨插塞并进行钨的化学机械抛光；金属互联层的溅射、光刻与刻蚀，钝化介质层的沉积、光刻与刻蚀；从而形成如图20所示的掩膜只读存储器。这些都是本领域技术人员所熟知的技术，，而且本领域技术人员当然可知，根据所需金属互联的层数，其中的一些步骤需要进行多次重复，在此不再赘述。

可见，以上实施例给出了一种与标准CMOS逻辑工艺兼容的掩膜只读存储器的制造方法，其具有如下优点：

1.解决了金属硅化物的选择性形成问题。

2.在存储单元区栅极阵列间隙填充的介质层，不仅解决了存储单元区的金属硅化物选择性形成问题，而且在存储单元的栅极掺杂时，可以与外围电路的源漏离子注入同时进行，并避免了干扰存储器性能；还可以节省一层用于栅极掺杂的光罩。

3.采用ON-NO两步侧墙法，即在形成底氧化硅层与第一氮化硅层后，插入存储单元区栅极阵列介质层填充工艺，而后再形成第二氮化硅层与顶氧化硅层。从而首先形成相对较薄的ON层，以扩大介质层沉积的工艺空间，有利于半导体存储器的集成度的进一步提高。并且在后续刻蚀中，在第二氮化硅层的保护下，栅极阵列之间的介质层的损失会有所减少，这样，在栅极掺杂的过程中，可以有效抑制掺杂离子的穿透，减小了存储单元间漏电流产生的几率。而且第二氮化硅层与第一氮化硅层相结合，作为ONO结构的中间层，形成了与传统的逻辑工艺一样的ONO侧墙。

4.在金属硅化物形成前的步骤均未涉及到较脏的金属工艺，故均在前端机台完成，避免了前端机台与后端机台混合使用的情况，从而减少了工艺复杂度。

以上仅为举例，并非用以限定本发明，本发明的保护范围应当以权利要求书所涵盖的范围为准。

Claims (12)

1.一种掩膜只读存储器的制造方法，其特征是，包括：

提供具有存储单元区和外围电路区的半导体衬底；

在半导体衬底上形成未经掺杂的栅极物质层；

刻蚀栅极物质层，分别于存储单元区和外围电路区形成栅极阵列和逻辑晶体管栅极；

依次沉积第一氧化硅层与第一氮化硅层；

在存储单元区的栅极阵列之间填充介质层；

沉积第二氮化硅层；

沉积第二氧化硅层；

进行氧化硅和氮化硅的刻蚀，在外围电路区形成栅极侧墙，并去除存储单元区的第二氧化硅层、第二氮化硅层和栅极阵列上的第一氮化硅层；

对存储单元区的栅极阵列进行栅极掺杂。

2.根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，在完成栅极掺杂后还包括：

在存储单元区写入数据；

在外围电路区无需形成金属硅化物的逻辑晶体管上形成阻挡层；

在存储单元区的栅极阵列上形成金属硅化物，并在外围电路区未形成金属硅化物的逻辑晶体管的栅极和源、漏区域上形成金属硅化物。

3.根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述于存储单元区写入数据的过程包括：

对需要写入数据0的存储单元进行重掺杂离子注入；

对需要写入数据1的存储单元不进行离子注入。

4.根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述阻挡层为氧化硅层。

5.根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述金属硅化物为钛硅化物或钴硅化物。

6.根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述金属硅化物的形成过程包括：

依次溅射一金属和一金属氮化物；

进行第一次高温热处理，以形成金属硅化物；

湿法刻蚀去除未反应的所述金属和所述金属氮化物；

进行第二次高温热处理，以降低金属硅化物的阻值。

7.根据权利要求6所述的掩膜只读存储器的制造方法，其特征是，所述金属为钴，且所述金属氮化物为氮化钛。

8.根据权利要求7所述的掩膜只读存储器的制造方法，其特征是，其中：

所述第一次高温热处理的温度为530度，时间为30秒；

所述第二次高温热处理的温度为866度，时间为30秒。

9.根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，还包括：

在外围电路区进行逻辑晶体管的源、漏离子注入，其中所述对存储单元区的栅极阵列进行栅极掺杂是在该源、漏离子注入的同时完成的。

10.根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，所述栅极阵列之间所填充的介质层由氧化硅构成。

11.根据权利要求10所述的掩膜只读存储器的制造方法，其特征是，所述栅极阵列之间介质层的填充过程包括：

于整个半导体衬底上沉积氧化硅，且该氧化硅填充于栅极阵列之间并高于栅极阵列；

化学机械抛光所述氧化硅；

保留栅极阵列之间的氧化硅，并去除栅极阵列之上和外围电路区的氧化硅。

12.根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，所述栅极物质层包括栅极氧化层与未经掺杂的多晶硅层。

Images