CN102130064B - Eeprom中调节隔离结构高度的方法 - Google Patents

Eeprom中调节隔离结构高度的方法 Download PDF

Info

Publication number
CN102130064B
CN102130064B CN 201010027283 CN201010027283A CN102130064B CN 102130064 B CN102130064 B CN 102130064B CN 201010027283 CN201010027283 CN 201010027283 CN 201010027283 A CN201010027283 A CN 201010027283A CN 102130064 B CN102130064 B CN 102130064B
Authority
CN
China
Prior art keywords
low
eeprom
isolation structure
pressure area
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010027283
Other languages
English (en)
Other versions
CN102130064A (zh
Inventor
陈广龙
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027283 priority Critical patent/CN102130064B/zh
Publication of CN102130064A publication Critical patent/CN102130064A/zh
Application granted granted Critical
Publication of CN102130064B publication Critical patent/CN102130064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种EEPROM中调节隔离结构高度的方法，包括如下步骤：第1步，在EEPROM的高压区和低压区都生长一层高压栅氧化层；第2步，在硅片表面旋涂光刻胶，曝光、显影后仅暴露出EEPROM的高压区的隧穿窗口和隔离结构，采用湿法腐蚀工艺去除掉所述暴露区域的部分二氧化硅，去除硅片表面的光刻胶；第3步，在EEPROM的高压区和低压区都淀积一层多晶硅；第4步，采用光刻和刻蚀工艺去除EEPROM低压区的多晶硅和高压栅氧化层；第5步，在EEPROM的低压区生长一层低压栅氧化层。本发明使高压区的隔离结构便与低压区的隔离结构具有大致相同的高度。

Description

EEPROM中调节隔离结构高度的方法
技术领域
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种EEPROM的制造工艺。
背景技术
一些半导体器件，例如EEPROM，包括不同电压的器件实现各种功能。工作电压较低(如5V)的逻辑器件主要运用于外围电路以及输入输出端口，又称为低压器件。工作电压较高(如大于12V)的高压器件运用于存储模块，提供实现擦、写操作的高压。如何集成低压器件与高压器件，特别是如何调节低压器件区与高压器件区的隔离结构高度是工艺集成的难点。
对于上述半导体器件，例如EEPROM，通常高压器件的大部分区域要求较厚的栅氧化层，而低压器件要求较薄的栅氧化层。其制造工艺通常为：
第1步，在整个器件的高压区和低压区都生长一层较厚的栅氧化层，其厚度适合高压器件，称为高压栅氧化层；
第2步，用阻挡层(如光刻胶)保护高压区，然后采用湿法腐蚀工艺去除低压区的栅氧化层；
第3步，在器件的低压区生长一层较薄的栅氧化层，其厚度适合低压器件，称为低压栅氧化层；此时由于高压区被阻挡层所保护，不会生长栅氧化层；
第4步，去除高压区的阻挡层。
上述方法第2步中，湿法腐蚀工艺同时会作用于低压区的隔离结构。所述隔离结构通常为二氧化硅，以场氧隔离(LOCOS)或浅槽隔离(STI)工艺制造。这样经过上述4步制造器件的高压区和低压区的栅氧化层之后，低压区的隔离结构高度将明显比高压区的隔离结构要低。器件在高压区和低压区的不同的隔离结构高度对于整个器件是不利的，隔离结构过高，会造成多晶刻蚀残留的危险；隔离结构过低，会导致整个器件漏电。
发明内容
本发明所要解决的技术问题是提供一种EEPROM中调节隔离结构高度的方法，可以保持EEPROM器件的高压区和低压区的隔离结构为同一高度。
为解决上述技术问题，本发明EEPROM中调节隔离结构高度的方法，所述EEPROM的高压区和低压区都有隔离结构；包括如下步骤：
第1步，在EEPROM的高压区和低压区都生长一层高压栅氧化层；
第2步，在硅片表面旋涂光刻胶，曝光、显影后仅暴露出EEPROM的高压区的隧穿窗口和隔离结构，采用湿法腐蚀工艺去除掉所述暴露区域的部分隔离结构，去除硅片表面的光刻胶；
第3步，在EEPROM的高压区和低压区都淀积一层多晶硅；
第4步，采用光刻和刻蚀工艺去除EEPROM低压区的多晶硅和高压栅氧化层，所述刻蚀工艺同时将低压区的部分隔离结构去除掉，而使高压区的隔离结构与低压区的隔离结构具有大致相同的高度；
第5步，在EEPROM的低压区生长一层低压栅氧化层。
对于EEPROM而言，利用掩膜版对隧穿窗口(即隧穿氧化层)进行刻蚀为现有步骤，本发明巧妙地将这一步骤加以利用，使其不仅对隧穿窗口进行刻蚀，而且对高压区的隔离结构进行刻蚀，相当于在这一步中降低了高压区的隔离结构的高度。这样高压区的隔离结构高度就与低压区的隔离结构高度一致，有利于整个EEPROM器件的形貌改进，从而提高数据保持特性。
本发明所述方法
附图说明
图1～图5是本发明所述方法的各步骤示意图。
图中附图标记说明：
10为高压区硅衬底；11为高压区隔离结构；20为低压区硅衬底；21为低压区隔离结构；30为高压栅氧化层；30a为隧穿氧化层；40为光刻胶；50为多晶硅；60为低压栅氧化层。
具体实施方式
本发明EEPROM中调节隔离结构高度的方法包括如下步骤：
EEPROM分为高压区和低压区两部分，其中高压区用于制造高压器件，低压区用于制造低压器件。
第1步，请参阅图1，高压区的硅衬底10中具有隔离结构11，低压区的硅衬底20中具有隔离结构21，隔离结构11、21为采用场氧隔离或浅槽隔离制造的介质材料，优选为二氧化硅。此时隔离结构11、21具有大致相同的高度。
在EEPROM的高压区和低压区都生长一层高压栅氧化层30，其厚度适合高压器件的大部分区域。
第2步，请参阅图2，在硅片表面旋涂光刻胶40，曝光、显影后光刻胶40仅暴露出EEPROM的高压区的隧穿窗口和隔离结构11。采用湿法腐蚀工艺去除掉所述暴露区域的部分二氧化硅，即去除掉所述隧穿窗口中的部分高压栅氧化层30，同时去除掉部分的所述隔离结构11。最后去除硅片表面的光刻胶40。
其中对隧穿窗口的高压栅氧化层进行刻蚀，是为了形成EEPROM高压区的存储晶体管的隧穿氧化层30a，隧穿氧化层30a的厚度小于高压栅氧化层30的厚度。电子和/或空穴将穿越隧穿氧化层30a，实现EEPROM的写入或擦除。
此时高压区的隔离结构11被部分刻蚀，因此其高度低于低压区的隔离结构21。
第3步，请参阅图3，在EEPROM的高压区和低压区都淀积一层多晶硅50，这一层多晶硅50作为EEPROM的浮栅的刻蚀材料。
第4步，请参阅图4，采用光刻和刻蚀工艺去除EEPROM低压区的多晶硅50和高压栅氧化层30。
例如先在硅片表面旋涂光刻胶，曝光、显影后暴露出EEPROM的低压区，而高压区则仍被光刻胶所覆盖。接着采用干法等离子体刻蚀工艺去除低压区的多晶硅50，再采用湿法腐蚀工艺去除低压区的高压栅氧化层30。最后去除覆盖在高压区多晶硅50上方的光刻胶。
这一步中，由于湿法腐蚀工艺同时作用于低压区的隔离结构21，因此低压区的隔离结构21也被部分刻蚀而导致高度降低。高压区的隔离结构11与低压区的隔离结构21因此具有了大致相同的高度。
第5步，请参阅图5，在EEPROM的低压区生长一层低压栅氧化层60。此时由于高压区仍为多晶硅50所覆盖，因此高压区不会生长二氧化硅。
综上所述，本发明公开了一种EEPROM中调节隔离结构高度的方法，利用了现有的对隧穿窗口进行刻蚀的步骤，使其同时对高压区的隔离结构11进行刻蚀，从而降低了高压区的隔离结构11的高度。这样高压区的隔离结构11便与第4步后低压区的隔离结构21具有大致相同的高度。
其中各方法、步骤、工艺仅为示意，在不违反本发明思想的前提下，本领域一般技术人员可以做等同替换，则仍属于本发明的保护范围之内。

Claims (4)

1.一种EEPROM中调节隔离结构高度的方法，所述EEPROM的高压区和低压区都有隔离结构；其特征是，包括如下步骤：
第1步，在EEPROM的高压区和低压区都生长一层高压栅氧化层；
第2步，在硅片表面旋涂光刻胶，曝光、显影后仅暴露出EEPROM的高压区的隧穿窗口和隔离结构，采用湿法腐蚀工艺去除掉所述暴露区域的部分隔离结构，去除硅片表面的光刻胶；
第3步，在EEPROM的高压区和低压区都淀积一层多晶硅；
第4步，采用光刻和刻蚀工艺去除EEPROM低压区的多晶硅和高压栅氧化层，所述刻蚀工艺同时将低压区的部分隔离结构去除掉，而使高压区的隔离结构与低压区的隔离结构具有大致相同的高度；
第5步，在EEPROM的低压区生长一层低压栅氧化层。
2.根据权利要求1所述的EEPROM中调节隔离结构高度的方法，其特征是，所述高压区的隔离结构和低压区的隔离结构均为二氧化硅材料。
3.根据权利要求1所述的EEPROM中调节隔离结构高度的方法，其特征是，所述方法第4步中，先在硅片表面旋涂光刻胶，曝光、显影后暴露出EEPROM的低压区，而高压区则仍被光刻胶所覆盖；接着采用干法等离子体刻蚀工艺去除低压区的多晶硅；再采用湿法腐蚀工艺去除低压区的高压栅氧化层；最后去除覆盖在高压区多晶硅上方的光刻胶。
4.根据权利要求3所述的EEPROM中调节隔离结构高度的方法，其特征是，所述方法第4步中，湿法腐蚀工艺同时作用于低压区的隔离结构，使低压区的隔离结构也被部分刻蚀而导致高度降低。
CN 201010027283 2010-01-18 2010-01-18 Eeprom中调节隔离结构高度的方法 Active CN102130064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027283 CN102130064B (zh) 2010-01-18 2010-01-18 Eeprom中调节隔离结构高度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027283 CN102130064B (zh) 2010-01-18 2010-01-18 Eeprom中调节隔离结构高度的方法

Publications (2)

Publication Number Publication Date
CN102130064A CN102130064A (zh) 2011-07-20
CN102130064B true CN102130064B (zh) 2013-03-13

Family

ID=44268082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027283 Active CN102130064B (zh) 2010-01-18 2010-01-18 Eeprom中调节隔离结构高度的方法

Country Status (1)

Country Link
CN (1) CN102130064B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784009B (zh) * 2022-06-20 2022-09-09 广州粤芯半导体技术有限公司 嵌入式闪存的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591835A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 一种电可擦除可编程只读存储器单元的制造方法
CN101207064A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591835A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 一种电可擦除可编程只读存储器单元的制造方法
CN101207064A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法

Also Published As

Publication number Publication date
CN102130064A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
KR100968404B1 (ko) 반도체 메모리를 위한 다중 두께 유전체
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
CN100435286C (zh) 形成纳米簇电荷存储器件的方法
US7344942B2 (en) Isolation regions for semiconductor devices and their formation
CN101647112B (zh) 半导体构造、形成多条线的方法及借助单个光掩模形成高密度结构及低密度结构的方法
CN104425366A (zh) 半导体结构的形成方法
CN102593062B (zh) 分栅式闪存结构制造方法以及分栅式闪存结构
CN102130064B (zh) Eeprom中调节隔离结构高度的方法
US9331092B2 (en) Methods for forming contact landing regions in split-gate non-volatile memory (NVM) cell arrays
CN107946304A (zh) 一种用于尺寸缩减NORFlash单元工艺集成方法
US20180233371A1 (en) Non-Volatile Flash Memory Cell
CN110911414B (zh) 分栅快闪存储器及其制备方法
CN111341776B (zh) 存储器及其形成方法、存储器单元阵列及其驱动方法
US7910444B2 (en) Process for forming differential spaces in electronics device integrated on a semiconductor substrate
KR20080039098A (ko) 낸드 플래시 메모리 소자의 제조방법
US6887756B2 (en) Method of forming flash memory with protruded floating gate
CN109841626A (zh) 半导体结构及其形成方法
KR20110076619A (ko) 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법
KR20080043033A (ko) 플래시 메모리 장치의 제조방법
US20090194804A1 (en) Non-volatile memory cell
US6444526B1 (en) Simplified process for defining the tunnel area in non-aligned, non-volatile semiconductor memory cells
CN102222646B (zh) 分栅式存储器制造方法以及分栅式存储器
CN104900649A (zh) 半导体结构及其制造方法
KR100671609B1 (ko) 반도체 소자의 제조방법
KR100948301B1 (ko) 플래쉬 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.