CN105140301B - 浮栅型闪存结构及其制备方法 - Google Patents
浮栅型闪存结构及其制备方法 Download PDFInfo
- Publication number
- CN105140301B CN105140301B CN201510512861.2A CN201510512861A CN105140301B CN 105140301 B CN105140301 B CN 105140301B CN 201510512861 A CN201510512861 A CN 201510512861A CN 105140301 B CN105140301 B CN 105140301B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- substrate
- flash memory
- type flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 title claims abstract description 119
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法，通过形成侧壁设置有凸起结构的浮栅提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法。
背景技术
控制栅(Control Gate，简称CG)到浮栅(Floating Gate，简称FG)耦合比(coupling ratio)直接影响到浮栅型闪存的写入和擦除效率，提高控制栅到浮栅的耦合比对于浮栅型闪存的工作效率至关重要；现有的做法是在浮栅做完之后沉积SiO2/SIN/SiO2(ONO)，然后在ONO上再沉积控制栅，利用ONO作为介质形成电容，控制栅利用该电容来控制浮栅(FG)。
基于目前的工艺流程，要增大控制栅到浮栅的耦合比，势必要减薄ONO厚度，减薄ONO的同时会降低电荷的存储时间；这是本领域技术人员所不愿看到的。
发明内容
针对上述存在的问题，本发明公开一种浮栅型闪存结构，包括：
衬底；
遂穿氧化层，覆盖所述衬底的上表面；
浮栅，设置于所述遂穿氧化层的上表面；
ONO层，覆盖所述浮栅暴露的表面；
控制栅，覆盖所述ONO层暴露的表面；
其中，所述浮栅的侧壁上设置有凸起结构，以增大所述浮栅与所述控制栅之间的耦合比。
上述的浮栅型闪存结构，其中，位于所述浮栅两侧的衬底中还设置有源漏极。
上述的浮栅型闪存结构，其中，所述衬底为P型硅衬底。
本发明还提供了一种浮栅型闪存结构的制备方法，包括如下步骤：
提供一衬底，所述衬底上设置有浮栅区域和非浮栅区域；
于所述浮栅区域中形成浮栅，且所述浮栅的侧壁设置有凸起结构；
于所述衬底上依次形成ONO层和控制栅，所述ONO层隔离所述浮栅和所述控制栅；
去除位于所述非浮栅区域的所述控制栅、ONO层以形成所述浮栅型闪存。
上述的浮栅型闪存结构的制备方法，其中，于所述衬底上形成侧壁设置有凸起结构的浮栅的具体步骤为：
于所述衬底上沉积辅助层，所述辅助层按照从下至上的顺序依次包括第一氮化硅层/第一氧化硅层/第二氮化硅层/第二氧化硅层；
刻蚀位于所述浮栅区域中的所述辅助层至所述衬底的上表面形成凹槽；
从所述凹槽中部分刻蚀所述第一氮化硅层和第二氮化硅层，使得所述第一氮化硅层和第二氮化硅层沿垂直于所述凹槽延伸的方向缩进预定长度；
沉积浮栅多晶硅层充满所述凹槽
并于移除位于所述辅助层上方的浮栅多晶硅后去除所述辅助层，剩余的浮栅多晶硅层形成侧壁设置有凸起结构的所述浮栅。
上述的浮栅型闪存结构的制备方法，其中，采用干法刻蚀工艺去除位于所述浮栅区域中的所述辅助层至所述衬底的上表面形成凹槽。
上述的浮栅型闪存结构的制备方法，其中，从所述凹槽中采用湿法刻蚀工艺部分刻蚀所述第一氮化硅层和第二氮化硅层，使得所述第一氮化硅层和第二氮化硅层沿垂直于所述凹槽延伸的方向缩进预定长度。
上述的浮栅型闪存结构的制备方法，其中，所述衬底为P型硅衬底。
上述的浮栅型闪存结构的制备方法，其中，去除位于所述非浮栅区域中的所述控制栅、ONO层后，还包括形成器件电极的步骤。
上述的浮栅型闪存结构的制备方法，其中，向所述衬底进行源漏离子注入并退火以形成所述器件电极。
上述发明具有如下优点或者有益效果：
本发明公开了一种浮栅型闪存结构及其制备方法，通过形成侧壁具有凸起结构的浮栅以提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例一中浮栅闪存结构的示意图；
图2～12是本发明实施例二中制备浮栅闪存结构的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一:
如图1所示，本实施例涉及一种浮栅闪存结构，该浮栅闪存结构具体包括：衬底100、覆盖衬底100的上表面遂穿氧化层102、设置于遂穿氧化层102的上表面的浮栅103、覆盖浮栅103暴露的表面的ONO层104以及覆盖该ONO(SiO2/SIN/SiO2)层104暴露的表面的控制栅105，其中该浮栅103的侧壁设置有凸起结构以增大浮栅103与控制栅105之间的耦合比；由于浮栅103的侧壁设置有凸起可以提高控制栅与浮栅的接触面积，从而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
在本发明一个优选的实施例中，位于浮栅103两侧的衬底100中还设置有源漏极(并未于图中示出)。
在本发明一个优选的实施例中，该衬底100为P型硅衬底。
在本发明一个优选的实施例中，该衬底100中设置有浅沟槽隔离结构101。
实施例二:
本发明还提供了一种浮栅型闪存结构的制备方法，包括如下步骤：
步骤S1，提供一衬底1，且该衬底1上设置有浮栅区域(后续预形成浮栅的区域)和非浮栅区域(后续不会形成浮栅的区域)，于该衬底1上依次形成氧化层2和氮化硅层4并制作浅沟槽隔离结构3以实现器件的隔离，在本发明的实施例中，该衬底1为P型硅衬底，该氧化层2为二氧化硅，形成如图2所示的结构。
步骤S2，回刻该浅沟槽隔离结构3中的氧化物至氧化层2的上表面停止；具体的，在本发明的实施例中，采用干法刻蚀工艺回刻该浅沟槽隔离结构3中的氧化物至氧化层2的上表面停止，形成如图3所示的结构。
步骤S3，采用干法刻蚀工艺去除氮化硅层4，形成如图4所示的结构。
步骤S4，于衬底1上按照从下至上的顺序依次沉积第一氮化硅层51、第一氧化硅层52、第二氮化硅层53、第二氧化硅层54，在本发明的实施例中，采用化学气相沉积法于衬底1上按照从下至上的顺序依次沉积第一氮化硅层51、第一氧化硅层52、第二氮化硅层53、第二氧化硅层54，且该第一氮化硅层51、第一氧化硅层52、第二氮化硅层53、第二氧化硅层54构成辅助层5，形成如图5所示的结构。
步骤S5，刻蚀位于浮栅区域中的辅助层5至氧化层2的上表面形成凹槽，具体的，采用干法刻蚀按照从上至下的顺序依次刻蚀位于浮栅区域中的第二氧化硅层54、第二氮化硅层53、第一氧化硅层52、第一氮化硅层51至氧化层2的上表面形成凹槽，形成如图6所示的结构。
步骤S6，从上述步骤S5形成的凹槽中采用湿法刻蚀工艺部分刻蚀第一氮化硅层51和第二氮化硅层53，使得第一氮化硅层51和第二氮化硅层53沿垂直于凹槽延伸的方向缩进预定长度，形成侧壁设置有凸起结构的凹槽，并去除位于凹槽底部的氧化层2以暴露衬底1的部分表面，形成如图7所示的结构。
步骤S7，于凹槽底部生长遂穿氧化层6并沉积浮栅多晶硅层7至充满凹槽，形成如图8所示的结构。
步骤S8，采用干法刻蚀工艺移除位于辅助层5上方的浮栅多晶硅后，剩余的浮栅多晶硅层形成浮栅7，且该浮栅7的侧壁设置有凸起结构，形成如图9所示的结构。
步骤S9，采用湿法刻蚀工艺去除辅助层5，形成如图10所示的结构。
步骤S10，于衬底1上依次形成ONO层8和控制栅9，该ONO层8将浮栅7和控制栅9隔离，于衬底1上依次形成ONO层8和控制栅9的具体工艺为：首先于衬底1上按照从下至上的顺序依次沉积SiO2/SIN/SiO2形成ONO层8，之后于该ONO层8上沉积控制栅9，形成如图11所示的结构。
步骤S11，采用干法刻蚀工艺按照从上至下的顺序依次刻蚀控制栅9、ONO层8，以去除位于非浮栅区域中的控制栅9和ONO层8，形成浮栅型闪存器件的基本结构，形成如图12所示的结构。
步骤S12，向衬底1进行源漏离子注入并退火以形成源漏极，该源漏极为浮栅型闪存器件的电极(图中未示出)。
不难发现，本实施例为与上述浮栅型闪存结构的实施例相对应的方法实施例，本实施例可与上述浮栅型闪存结构的实施例互相配合实施。上述浮栅型闪存结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述浮栅型闪存结构的实施例中。
综上，本发明公开了一种浮栅型闪存结构及其制备方法，通过在形成包括氧化硅层和氮化硅层间隔设置的辅助层后，选择性去除部分氮化硅，并沉积浮栅多晶硅，从而形成侧壁设置有凸起结构的浮栅，接着进行ONO和控制栅沉积，利用该侧壁设置有凸起结构的浮栅实现控制栅到浮栅更大的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种浮栅型闪存结构的制备方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底上设置有浮栅区域和非浮栅区域；
于所述浮栅区域中形成浮栅，且所述浮栅的侧壁设置有凸起结构；
于所述衬底上依次形成ONO层和控制栅，所述ONO层隔离所述浮栅和所述控制栅；
去除位于所述非浮栅区域的所述控制栅、ONO层以形成所述浮栅型闪存；
其中，所述浮栅由浮栅多晶硅形成；
于所述衬底上形成土字形的浮栅的具体步骤为：
于所述衬底上沉积辅助层，所述辅助层按照从下至上的顺序依次包括第一氮化硅层/第一氧化硅层/第二氮化硅层/第二氧化硅层；
刻蚀位于所述浮栅区域中的所述辅助层至所述衬底的上表面形成凹槽；
从所述凹槽中部分刻蚀所述第一氮化硅层和第二氮化硅层，使得所述第一氮化硅层和第二氮化硅层沿垂直于所述凹槽延伸的方向缩进预定长度；
沉积浮栅多晶硅层充满所述凹槽；
并于移除位于所述辅助层上方的浮栅多晶硅后去除所述辅助层，剩余的浮栅多晶硅层形成侧壁设置有凸起结构的所述浮栅。
2.如权利要求1所述的浮栅型闪存结构的制备方法，其特征在于，采用干法刻蚀工艺去除位于所述浮栅区域中的所述辅助层至所述衬底的上表面形成凹槽。
3.如权利要求1所述的浮栅型闪存结构的制备方法，其特征在于，从所述凹槽中采用湿法刻蚀工艺部分刻蚀所述第一氮化硅层和第二氮化硅层，使得所述第一氮化硅层和第二氮化硅层沿垂直于所述凹槽延伸的方向缩进预定长度。
4.如权利要求1所述的浮栅型闪存结构的制备方法，其特征在于，所述衬底为P型硅衬底。
5.如权利要求1所述的浮栅型闪存结构的制备方法，其特征在于，去除位于所述非浮栅区域中的所述控制栅、ONO层后，还包括形成器件电极的步骤。
6.如权利要求5所述的浮栅型闪存结构的制备方法，其特征在于，向所述衬底进行源漏离子注入并退火以形成所述器件电极。
7.一种浮栅型闪存结构，采用上述权利要求1-6任意一项所述的浮栅型闪存结构的制备方法，其特征在于，包括：
衬底；
遂穿氧化层，覆盖所述衬底的上表面；
浮栅，设置于所述遂穿氧化层的上表面；
ONO层，覆盖所述浮栅暴露的表面；
控制栅，覆盖所述ONO层暴露的表面；
其中，所述浮栅的侧壁上设置有凸起结构，以增大所述浮栅与所述控制栅之间的耦合比；所述浮栅由浮栅多晶硅形成；位于所述浮栅两侧的衬底中还设置有源漏极；所述衬底为P型硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510512861.2A CN105140301B (zh) | 2015-08-19 | 2015-08-19 | 浮栅型闪存结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510512861.2A CN105140301B (zh) | 2015-08-19 | 2015-08-19 | 浮栅型闪存结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140301A CN105140301A (zh) | 2015-12-09 |
| CN105140301B true CN105140301B (zh) | 2019-03-12 |
Family
ID=54725588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510512861.2A Active CN105140301B (zh) | 2015-08-19 | 2015-08-19 | 浮栅型闪存结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140301B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108376682B (zh) * | 2018-01-23 | 2021-06-15 | 上海华力微电子有限公司 | 闪存 |
| US10734398B2 (en) | 2018-08-29 | 2020-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory structure with enhanced floating gate |
| CN110047836A (zh) * | 2019-04-18 | 2019-07-23 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297097B1 (en) * | 1996-05-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Method for forming a semiconductor memory device with increased coupling ratio |
| CN203134795U (zh) * | 2012-10-26 | 2013-08-14 | 李迪 | 一种半导体结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247939B2 (en) * | 2003-04-01 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal filled semiconductor features with improved structural stability |
| JP2008192991A (ja) * | 2007-02-07 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| CN102364689B (zh) * | 2011-10-20 | 2013-09-18 | 北京大学 | 一种闪存器件的浮栅结构及其制备方法 |
-
2015
- 2015-08-19 CN CN201510512861.2A patent/CN105140301B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297097B1 (en) * | 1996-05-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Method for forming a semiconductor memory device with increased coupling ratio |
| CN203134795U (zh) * | 2012-10-26 | 2013-08-14 | 李迪 | 一种半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140301A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW480680B (en) | Method for producing self-aligned separated gate-type flash memory cell | |
| TWI641114B (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| TW201637201A (zh) | 非揮發性記憶體元件及其製作方法 | |
| US8956943B2 (en) | Method for manufacturing non-volatile memory | |
| KR101992590B1 (ko) | 분리형-게이트, 트윈-비트 비휘발성 메모리 셀 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN109742076B (zh) | 快闪存储器及其形成方法 | |
| CN105140301B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| CN108807392A (zh) | 快闪存储器及其制造方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| US20170194444A1 (en) | Methods and structures for a split gate memory cell structure | |
| CN103367262B (zh) | 闪存存储单元的形成方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| CN106328656B (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN104658979B (zh) | 快闪存储器及其形成方法 | |
| CN108122920B (zh) | 提高浮栅型闪存擦除效率的方法以及浮栅型闪存 | |
| CN103066025B (zh) | 分离栅闪存之顶部源线耦合的方法 | |
| CN105206614A (zh) | 浮栅型闪存结构及其制备方法 | |
| US8435856B2 (en) | Floating gate flash cell device and method for partially etching silicon gate to form the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |