CN111524810A - 闪存器件的制造方法及闪存器件 - Google Patents

闪存器件的制造方法及闪存器件 Download PDF

Info

Publication number
CN111524810A
CN111524810A CN202010369408.1A CN202010369408A CN111524810A CN 111524810 A CN111524810 A CN 111524810A CN 202010369408 A CN202010369408 A CN 202010369408A CN 111524810 A CN111524810 A CN 111524810A
Authority
CN
China
Prior art keywords
layer
floating gate
silicon nitride
dielectric layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010369408.1A
Other languages
English (en)
Inventor
徐杰
吴志涛
杜怡行
张家瑞
王飞飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010369408.1A priority Critical patent/CN111524810A/zh
Publication of CN111524810A publication Critical patent/CN111524810A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种闪存器件的制造方法及闪存器件，涉及半导体制造领域。该方法包括提供一衬底，在衬底上依次形成耦合氧化层、浮栅层、ONO结构、控制栅层；沉积第一介质层，并在第一介质层内形成字线窗口；刻蚀字线窗口下方的控制栅层、ONO结构；沉积第二介质层，并刻蚀第二介质层，露出浮栅层；沉积氮化硅层，并刻蚀氮化硅层，露出浮栅层；刻蚀字线窗口下方露出的浮栅层；清洗衬底，减少浮栅层和氮化硅层之间的第二介质层；沉积隧穿氧化层，隧穿氧化层延伸至浮栅层和氮化硅层之间；形成字线；解决了目前在提高闪存器件存储单元的擦除能力时容易损害器件性能的问题，达到了提高尖端放电的能力，提高闪存器件存储单元的擦除能力的效果。

Description

闪存器件的制造方法及闪存器件
技术领域
本申请涉及半导体制造领域，具体涉及一种闪存器件的制造方法及闪存器件。
背景技术
闪存器件作为一种非易失性半导体存储器件，由于具有高速、高密度、断电后仍能保持数据等特点，被广泛应用于手机、笔记本电脑、U盘等各类电子产品中。
常见的闪存器件主要由浮栅(Floating Gate，FG)和控制栅(Control Gate，CG)构成,控制栅设置在浮栅的上方。
在对闪存器件中存储单元进行擦除操作时，利用FN(Fowler-Nordheim)隧穿效应，通过控制字线(Word Line，WL)和浮栅之间的压差，将存储在浮栅中的电子抽出。根据FN隧穿原理，为了提高对存储单元的擦除能力，一般是增强字线和浮栅之间的电场强度，传统方法有：1、提高字线和浮栅之间的压差；2、减薄字线和浮栅之间隧穿氧化层的厚度。然而，提高字线和浮栅之间的压差会带来串扰问题，减薄字线和浮栅之间隧穿氧化层的厚度又会造成影响器件的可靠性。
发明内容
为了解决相关技术中的问题，本申请提供了一种闪存器件的制造方法及闪存器件。该技术方案如下：
第一方面，本申请实施例提供了一种闪存器件的制造方法，该方法包括：
提供一衬底，在衬底上依次形成耦合氧化层、浮栅层、ONO结构、控制栅层；
在控制栅层上方沉积第一介质层，并在第一介质层内形成字线窗口；
刻蚀字线窗口下方的控制栅层、ONO结构；
沉积第二介质层，并刻蚀第二介质层，露出浮栅层；
沉积氮化硅层，并刻蚀氮化硅层，露出浮栅层；
刻蚀字线窗口下方露出的浮栅层；
清洗衬底，减少浮栅层和氮化硅层之间的第二介质层；
沉积隧穿氧化层，隧穿氧化层延伸至浮栅层和氮化硅层之间；
沉积多晶硅并进行CMP，形成字线。
可选的，在控制栅层上方沉积第一介质层，第一介质层内设置有字线窗口，包括：
在控制栅层上方沉积硬掩膜层；
刻蚀硬掩膜层，在硬掩膜层形成栅极窗口；
在栅极窗口下方的控制栅层上方沉积第一介质层；
刻蚀第一介质层，在第一介质层内形成字线窗口。
可选的，清洗衬底，清洗衬底，减少浮栅层和氮化硅层之间的第二介质层，包括：
利用DHF清洗衬底，减少浮栅层和氮化硅层之间的第二介质层。
可选的，第一介质层和第二介质层为氧化层。
可选的，该方法还包括：
形成闪存器件的栅极侧墙；
在衬底内形成闪存器件的源区和漏区。
可选的，ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
可选的，浮栅层和控制栅层的材料为多晶硅。
第二方面，本申请实施例提供了一种闪存器件，包括衬底、形成在衬底上的栅极结构；
栅极结构包括字线，字线的周侧设置有隧穿氧化层；
隧穿氧化层的外侧设置有耦合氧化层、浮栅层、ONO结构、控制栅层、氮化硅层、介质层；
耦合氧化层位于衬底的上方，浮栅层位于耦合氧化层的上方，氮化硅层位于浮栅层的上方，隧穿氧化层延伸至浮栅层和氮化硅层之间；
ONO结构位于浮栅层的上方，控制栅位于ONO结构的上方；
控制栅层与氮化硅层之间设置有介质层。
可选的，还包括设置在栅极结构外侧的栅极侧墙，设置在衬底内的源区和漏区。
可选的，介质层为氧化层。
可选的，ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
本申请技术方案，至少包括如下优点：
通过在衬底上形成耦合氧化层、浮栅层、ONO结构、控制栅层、再依次形成第一介质层、第二介质层、氮化硅层，在沉积隧穿氧化层前清洗减少浮栅层与氮化硅层之间的第二介质层，沉积隧穿氧化层，隧穿氧化层在浮栅层和氮化硅层之间形成凹陷，沉积多晶硅形成字线，增加了字线与浮栅之间的接触面积，解决了目前在提高闪存器件存储单元的擦除能力时容易损害器件性能的问题，达到了提高尖端放电的能力，提高闪存器件存储单元的擦除能力的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种闪存器件的制造方法的流程图；
图2是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图3是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图4是图3中A处的放大示意图；
图5是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图6是图5中A处的放大示意图；
图7是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图8是现有的一种闪存器件的结构剖视图；
图9是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图10是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
图11是本申请实施例提供的一种闪存器件在制作过程中的结构剖视图；
其中，21表示衬底，22表示耦合氧化层，23表示浮栅层，24表示表示ONO结构，25表示控制栅层，26表示第一介质层，27表示第二介质层，28表示氮化硅层，20表示字线窗口，31表示隧穿氧化层，32表示字线，241表示氧化层，242表示氮化硅层，243表示氧化层，33表示硬掩膜层，34表示栅极窗口，35表示栅极侧墙，36表示漏区，37表示源区。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种闪存器件的制造方法的流程图，该方法至少包括如下步骤：
步骤101，提供一衬底，在衬底上依次形成耦合氧化层、浮栅层、ONO结构、控制栅层。
耦合氧化层位于衬底的上方，浮栅层位于耦合氧化层的上方，ONO(Oxide-Nitride-Oxide)结构位于浮栅层的上方，控制栅层位于ONO结构的上方。
ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
步骤102，在控制栅层上方沉积第一介质层，并在第一介质层内形成字线窗口。
沉积第一氧化层，通过光刻工艺和刻蚀工艺在第一介质层内形成字线窗口。
步骤103，刻蚀字线窗口下方的控制栅层、ONO结构。
步骤104，沉积第二介质层，并刻蚀第二介质层，露出浮栅层。
在字线窗口内沉积第二介质层层，并刻蚀第二介质层，刻蚀后的第二介质层覆盖浮栅层、第一介质层。
步骤105，沉积氮化硅层，并刻蚀氮化硅层，露出浮栅层。
在字线窗口沉积氮化硅层，并刻蚀氮化硅层，刻蚀后的氮化硅层位于浮栅层的上方，且覆盖第二介质层。
步骤106，刻蚀字线窗口下方露出的浮栅层。
字线窗口下方露出的浮栅层被刻蚀去除后的器件结构如图2所示，21表示衬底，22表示耦合氧化层，23表示浮栅层，24表示表示ONO结构，25表示控制栅层，26表示第一介质层，27表示第二介质层，28表示氮化硅层，20表示字线窗口。
字线窗口下方露出的浮栅层被刻蚀去除后，字线窗口下方的衬底表面还会存在残留的耦合氧化层。
步骤107，清洗衬底，减少浮栅层和氮化硅层之间的第二介质层。
在沉积隧穿氧化层之前，清洗衬底。在清洗过程中，浮栅层和氮化硅层之间的第二介质层减少，第二介质层的减少量通过清洗时间控制。
图3示出了清洗后的器件剖视结构图，图4为图3中A处的放大示意图。
由于字线窗口的存在，浮栅层23和氮化硅层28之间的第二介质层27会有一面暴露，在清洗过程中，第二介质层27从暴露的一面开始逐渐减少，即如图4所示，第二介质层27按箭头S所指示的方向减小。
可选的，清洗后，氮化硅层28和浮栅层23之间的第二介质层27全部被去除，或者，氮化硅层28和浮栅层23之间的第二介质层27被去除一部分，氮化硅层28和浮栅层23之间仍保留一部分第二介质层。
第二介质层的减少量是预先设置的，第二介质层的减少量可根据实际情况确定。
需要说明的是，在清洗过程中，字线窗口下方衬底表面残留的耦合氧化层也会被去除。
步骤108，沉积隧穿氧化层，隧穿氧化层延伸至浮栅层和氮化硅层之间。
由于清洗后浮栅层和氮化硅层之间第二介质层减少，浮栅层和氮化硅层之间存在空隙，沉积隧穿氧化层时，隧穿氧化层会延伸至浮栅层和氮化硅层之间。
如图5所示，沉积形成的隧穿氧化层31延伸至浮栅层25和氮化硅层28之间。图6为图5中A处的放大示意图。从图5和图6可以看出，隧穿氧化层28在浮栅层25和氮化硅层28之间形成凹陷。
步骤109，沉积多晶硅并进行CMP，形成字线。
在形成字线32时，沉积的多晶硅填充隧穿氧化层31之间的区域，相应地，隧穿氧化层31在浮栅层25和氮化硅层28之间形成的凹陷也被多晶硅填充，如图7所示。
图8示出了一种现有的闪存器件的结构剖视图。参照图7和图8，由于图7中隧穿氧化层31在浮栅层25和氮化硅层28之间形成凹陷，图7中的浮栅层25包裹字线32的面积比图8中的浮栅层包裹字线的面积大，本申请实施例提供的闪存器件提高了尖端放电的能力。
综上所述，本申请实施例提供的闪存器件的制作方法，在衬底上形成耦合氧化层、浮栅层、ONO结构、控制栅层、再依次形成第一介质层、第二介质层、氮化硅层，在沉积隧穿氧化层前清洗减少浮栅层与氮化硅层之间的第二介质层，沉积隧穿氧化层，隧穿氧化层在浮栅层和氮化硅层之间形成凹陷，沉积多晶硅形成字线，增加了字线与浮栅之间的接触面积，解决了目前在提高闪存器件存储单元的擦除能力时容易损害器件性能的问题，达到了提高尖端放电的能力，提高闪存器件存储单元的擦除能力的效果。
本申请另一实施例提供了一种闪存器件的制造方法，该方法至少包括如下步骤：
步骤901，提供一衬底，在衬底上依次形成耦合氧化层、浮栅层、ONO结构、控制栅层。
步骤902，在控制栅层上方沉积硬掩膜层。
如图9所示，控制栅层25的上方沉积有硬掩膜层33。
步骤903，刻蚀硬掩膜层，在硬掩膜层形成栅极窗口。
通过光刻工艺定义栅极窗口区域，通过刻蚀工艺刻蚀硬掩膜层，在硬掩膜层形成栅极窗口，栅极窗口用于形成闪存器件的栅极结构。
如图10所示，硬掩膜层33内形成栅极窗口34。
步骤903，在栅极窗口下方的控制栅层上方沉积第一介质层。
栅极窗口下方露出控制栅层，沉积第一介质层。
步骤904，刻蚀第一介质层，在第一介质层内形成字线窗口。
通过刻蚀工艺刻蚀第一介质层，在第一介质层内字线窗口，字线窗口下方露出控制栅层。
步骤905，刻蚀字线窗口下方的控制栅层、ONO结构。
先刻蚀字线窗口下方的控制栅层，再刻蚀ONO结构；刻蚀完成后，字线窗口下方的浮栅层露出。
步骤906，沉积第二介质层，并刻蚀第二介质层，露出浮栅层。
步骤907，沉积氮化硅层，并刻蚀氮化硅层，露出浮栅层。
刻蚀后的氮化硅层位于第二介质层的上方，此时的闪存器件的结构如图2所示。
步骤908，刻蚀字线窗口下方露出的浮栅层。
该步骤在上述步骤106中进行了阐述，这里不再赘述。
步骤909，利用DHF清洗衬底，减少浮栅层和氮化硅层之间的第二介质层。
将衬底浸泡在DHF(稀氟酸)中，浮栅层和氮化硅层之间的第二介质层被漂洗掉，第二介质层的减少量根据浸泡时间确定。
该步骤在上述步骤107中进行了阐述，这里不再赘述。
步骤910，沉积隧穿氧化层，隧穿氧化层延伸至浮栅层和氮化硅层之间。
该步骤在上述步骤108中进行了阐述，这里不再赘述。
可选的，隧穿氧化层的材料为氧化硅。
步骤911，沉积多晶硅并进行CMP，形成字线。
沉积多晶硅，并进行CMP(chemical mechanical polishing，化学机械平坦化)直到露出硬掩膜层，形成字线。
该步骤在上述步骤109中进行了阐述，这里不再赘述。
步骤912，形成闪存器件的栅极侧墙。
步骤913，在衬底内形成闪存器件的源区和漏区。
通过离子注入工艺，在衬底内形成源区37和漏区36，如图11所示。
本申请实施例提供的闪存器件的制作方法，在沉积隧穿氧化层前清洗衬底，减少氮化硅层和浮栅层之间的第二介质层，沉积隧穿氧化层，令形成的隧穿氧化层在氮化硅层和浮栅层之间形成凹陷，形成字线后，浮栅层包裹字线的面积增加，加强了尖端放电，提高了闪存器件存储单元的擦除能力。
可选的，浮栅层和多晶硅层的材料为多晶硅。可选的，第一介质层为氧化层，第二介质层为氧化层。
本申请实施例提供了一种闪存器件的结构示意图，本申请实施例提供的闪存器件通过本申请实施例提供的闪存器件的制造方法形成，如图11所示，该闪存器件包括衬底21、形成在衬底上的栅极结构。
栅极结构包括字线32，字线32周侧设置有隧穿氧化层31。
隧穿氧化层31的外侧设置有耦合氧化层22、浮栅层23、ONO结构24、控制栅层25、氮化硅层28、介质层。
介质层分为第一介质层26、第二介质层27。
耦合氧化层22位于衬底21的上方，浮栅层23位于耦合氧化层22的上方，氮化硅层位于浮栅层23的上方，隧穿氧化层31延伸至浮栅层23和氮化硅层28之间。
如图11所示，隧穿氧化层31在浮栅层浮栅层23和氮化硅层28之间形成凹陷。
ONO结构24位于浮栅层23的上方，控制栅层25位于ONO结构24的上方。
控制栅层与氮化硅层之间设置有介质层。
具体地，控制栅层25的上方设置有第一介质层26，控制栅层25与氮化硅层28之间设置有第二介质层27。
该闪存器件还包括设置在栅极结构外侧的栅极侧墙35，以及设置在衬底内的源区37和漏区36。
可选的，介质层的为氧化层。
本申请实施例提供的闪存器件，隧穿氧化层延伸在浮栅层和氮化硅层之间，增大了字线被浮栅层包裹的面积，解决了目前在提高闪存器件存储单元的擦除能力时容易损害器件性能的问题，达到了提高尖端放电的能力，提高闪存器件存储单元的擦除能力的效果。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (11)

1.一种闪存器件的制造方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上依次形成耦合氧化层、浮栅层、ONO结构、控制栅层；
在所述控制栅层上方沉积第一介质层，并在所述第一介质层内形成字线窗口；
刻蚀所述字线窗口下方的控制栅层、ONO结构；
沉积第二介质层，并刻蚀所述第二介质层，露出所述浮栅层；
沉积氮化硅层，并刻蚀所述氮化硅层，露出所述浮栅层；
刻蚀所述字线窗口下方露出的所述浮栅层；
清洗所述衬底，减少所述浮栅层和所述氮化硅层之间的第二介质层；
沉积隧穿氧化层，所述隧穿氧化层延伸至所述浮栅层和所述氮化硅层之间；
沉积多晶硅并进行CMP，形成字线。
2.根据权利要求1所述的方法，其特征在于，所述在所述控制栅层上方沉积第一介质层，所述第一介质层内设置有字线窗口，包括：
在所述控制栅层上方沉积硬掩膜层；
刻蚀所述硬掩膜层，在所述硬掩膜层形成栅极窗口；
在所述栅极窗口下方的控制栅层上方沉积所述第一介质层；
刻蚀所述第一介质层，在所述第一介质层内形成所述字线窗口。
3.根据权利要求1所述的方法，其特征在于，所述清洗所述衬底，所述清洗所述衬底，减少所述浮栅层和所述氮化硅层之间的第二介质层，包括：
利用DHF清洗所述衬底，减少所述浮栅层和所述氮化硅层之间的第二介质层。
4.根据权利要求1至3任一所述的方法，其特征在于，所述第一介质层和所述第二介质层为氧化层。
5.根据权利要求1至3任一所述的方法，其特征在于，所述方法还包括：
形成闪存器件的栅极侧墙；
在所述衬底内形成所述闪存器件的源区和漏区。
6.根据权利要求1至3任一所述的方法，其特征在于，所述ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
7.根据权利要求1至3任一所述的方法，其特征在于，所述浮栅层和所述控制栅层的材料为多晶硅。
8.一种闪存器件，其特征在于，包括衬底、形成在所述衬底上的栅极结构；
所述栅极结构包括字线，所述字线的周侧设置有隧穿氧化层；
所述隧穿氧化层的外侧设置有耦合氧化层、浮栅层、ONO结构、控制栅层、氮化硅层、介质层；
所述耦合氧化层位于所述衬底的上方，所述浮栅层位于所述耦合氧化层的上方，所述氮化硅层位于所述浮栅层的上方，所述隧穿氧化层延伸至所述浮栅层和所述氮化硅层之间；
所述ONO结构位于所述浮栅层的上方，所述控制栅位于所述ONO结构的上方；
所述控制栅层与所述氮化硅层之间设置有所述介质层。
9.根据权利要求8所述的闪存器件，其特征在于，还包括设置在所述栅极结构外侧的栅极侧墙，设置在所述衬底内的源区和漏区。
10.根据权利要求8或9所述的闪存器件，其特征在于，所述介质层为氧化层。
11.根据权利要求8或9所述的闪存器件，其特征在于，所述ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
CN202010369408.1A 2020-04-30 2020-04-30 闪存器件的制造方法及闪存器件 Withdrawn CN111524810A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010369408.1A CN111524810A (zh) 2020-04-30 2020-04-30 闪存器件的制造方法及闪存器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010369408.1A CN111524810A (zh) 2020-04-30 2020-04-30 闪存器件的制造方法及闪存器件

Publications (1)

Publication Number Publication Date
CN111524810A true CN111524810A (zh) 2020-08-11

Family

ID=71906676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010369408.1A Withdrawn CN111524810A (zh) 2020-04-30 2020-04-30 闪存器件的制造方法及闪存器件

Country Status (1)

Country Link
CN (1) CN111524810A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185971A (zh) * 2020-09-10 2021-01-05 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN112908857A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN109801916A (zh) * 2019-01-22 2019-05-24 上海华虹宏力半导体制造有限公司 一种擦除增强型nord闪存及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN109801916A (zh) * 2019-01-22 2019-05-24 上海华虹宏力半导体制造有限公司 一种擦除增强型nord闪存及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185971A (zh) * 2020-09-10 2021-01-05 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN112908857A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 半导体器件的制备方法
CN112908857B (zh) * 2021-03-09 2024-06-18 上海华虹宏力半导体制造有限公司 半导体器件的制备方法

Similar Documents

Publication Publication Date Title
KR100654341B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US6784481B2 (en) Flash memory device with isolation regions and a charge storage dielectric layer formed only on an active region
US6326263B1 (en) Method of fabricating a flash memory cell
US20060205136A1 (en) Method of making a floating gate non-volatile MOS semiconductor memory device with improved capacitive coupling
US6165845A (en) Method to fabricate poly tip in split-gate flash
CN111129020A (zh) 闪存器件的制作方法
US6977200B2 (en) Method of manufacturing split-gate memory
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
KR100833438B1 (ko) 비휘발성 메모리 소자의 제조 방법
US20070128797A1 (en) Flash memory device and method for fabricating the same
CN111524810A (zh) 闪存器件的制造方法及闪存器件
US5756384A (en) Method of fabricating an EPROM cell with a high coupling ratio
CN110085592B (zh) 闪存制造方法
JP5237554B2 (ja) 半導体装置の製造方法
US6984559B2 (en) Method of fabricating a flash memory
US6969653B2 (en) Methods of manufacturing and-type flash memory devices
US20070272962A1 (en) Semiconductor Device with L-Shaped Spacer and Method of Manufacturing the Same
US6867099B2 (en) Spilt-gate flash memory structure and method of manufacture
US20080044981A1 (en) Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods
US7115470B2 (en) Methods of fabricating flash memory cell having split-gate structure using spacer oxidation process
CN211350659U (zh) 多次可编程存储器的单元结构
US7525148B2 (en) Nonvolatile memory device
CN113224066A (zh) 闪存器件结构及其制作方法
CN112420721A (zh) eflash器件的控制栅刻蚀方法
CN112635473B (zh) 存储器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200811

WW01 Invention patent application withdrawn after publication