CN112635473B - 存储器件的制作方法 - Google Patents

存储器件的制作方法 Download PDF

Info

Publication number
CN112635473B
CN112635473B CN202011387255.XA CN202011387255A CN112635473B CN 112635473 B CN112635473 B CN 112635473B CN 202011387255 A CN202011387255 A CN 202011387255A CN 112635473 B CN112635473 B CN 112635473B
Authority
CN
China
Prior art keywords
spacer layer
wet etching
memory device
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011387255.XA
Other languages
English (en)
Other versions
CN112635473A (zh
Inventor
李小康
徐杰
张家瑞
吴志涛
刘宁
宁红岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011387255.XA priority Critical patent/CN112635473B/zh
Publication of CN112635473A publication Critical patent/CN112635473A/zh
Application granted granted Critical
Publication of CN112635473B publication Critical patent/CN112635473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Abstract

本申请公开了一种存储器件的制作方法，包括：对形成于衬底上的存储器件和测试器件表面的间隔层进行干法刻蚀；对间隔层进行第一次湿法刻蚀，对存储器件和测试器件的有源区的间隔层进行去除；进行离子注入；对间隔层进行第二次湿法刻蚀，使存储器件的字线，测试器件的栅极以及有源区的衬底暴露。本申请通过对间隔层进行干法刻蚀后，依次通过第一湿法刻蚀、离子注入和第二次湿法刻蚀，去除衬底表面、存储器件字线上方和存储器件的侧墙表面的间隔层，由于对干法刻蚀后的湿法去除过程进行了分解，提高了对间隔层进行去除的一致性且能够更为彻底地去除侧墙表面的间隔层，提高了器件的制造良率。

Description

存储器件的制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种存储器件的制作方法。
背景技术
快闪存储器(nand-flash，以下简称“闪存”)是一种采用非易失性存储(non-volatile memory，NVM)技术的存储器，目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flash disk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。
参考图1至图2，其示出了相关技术中提供的存储器件的形成方法：
如图1所示，衬底110上形成有栅氧120，栅氧120上方形成有字线(word line，WL)131，字线131的两侧形成有浮栅(float gate，FG)132，浮栅132上方形成有控制栅(controlgate，CG)133，控制栅133和字线131之间形成有阻挡层152，控制栅133和浮栅132的外侧形成有侧墙151，上述各个结构之间填充有间隔层121。
如图2所示，进行干法刻蚀，去除字线131上方、侧墙151表面和衬底110上的间隔层121。经过干法刻蚀后在侧墙151的表面依然有部分难以被刻蚀的间隔层121，鉴于此，相关技术中在干法刻蚀后，通常会增加清洗工序，对侧墙151表面难以被刻蚀的间隔层121进行去除。
然而，通过清洗工序清除后，在侧墙的表面依然会有间隔层的残留，从而影响后续的重掺杂工序，进而导致形成的器件的电性能参数和一致性较差。
发明内容
本申请提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件的制造方法由于难以对侧壁上的间隔层进行较为刻蚀的问题。
一方面，本申请实施例提供了一种存储器件的制作方法，包括：
对形成于衬底上的存储器件和测试器件表面的间隔层进行干法刻蚀；
对所述间隔层进行第一次湿法刻蚀，对所述存储器件和所述测试器件的有源区的间隔层进行去除；
进行离子注入；
对所述间隔层进行第二次湿法刻蚀，使所述存储器件的字线，所述测试器件的栅极以及所述有源区的衬底暴露。
可选的，通过所述第一次湿法刻蚀去除的间隔层的厚度为70埃
Figure BDA0002811316490000021
至110埃。
可选的，所述对所述间隔层进行第一次湿法刻蚀，包括：
通过包含DHF的反应溶液对所述间隔层进行所述第一次湿法刻蚀。
可选的，所述对所述间隔层进行第二次湿法刻蚀，包括：
通过包含BOE的反应溶液对所述间隔层进行所述第二次湿法刻蚀。
可选的，所述存储器件包括：
第一栅氧，所述第一栅氧形成于所述衬底上；
位线，形成于所述第一栅氧上；
浮栅，形成于所述位线两侧；
控制栅，形成于所述浮栅上方；
所述控制栅和所述浮栅的外侧形成有第一侧墙，所述位线、所述浮栅、所述控制栅和所述第一侧墙之间形成有间隔层。
可选的，所述第一侧墙包括硅氮化物。
可选的，所述间隔层包括二氧化硅(SiO2)。
可选的，所述浮栅和所述控制栅之间形成有氧化-氮化-氧化(oxide nitrideoxide)层。
可选的，所述测试器件包括：
第二栅氧，所述第二栅氧形成于所述衬底上；
栅极，所述栅极形成于所述第二栅氧上；
所述栅极的外侧形成有第二侧墙，所述栅极和所述第二侧墙之间形成有间隔层。
可选的，所述第二侧墙包括硅氮化物。
可选的，所述间隔层包括二氧化硅。
本申请技术方案，至少包括如下优点：
在存储器件的制作过程中，对间隔层进行干法刻蚀后，依次通过第一湿法刻蚀、离子注入和第二次湿法刻蚀，去除衬底表面、存储器件字线上方和存储器件的侧墙表面的间隔层，由于对干法刻蚀后的湿法去除过程进行了分解，提高了对间隔层进行去除的一致性且能够更为彻底地去除侧墙表面的间隔层，提高了器件的制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的存储器件的制作方法中，进行间隔层刻蚀后的剖面示意图；
图2是相关技术中提供的存储器件的制作方法中，对间隔层进行干法刻蚀后的剖面示意图；
图3是本申请一个示例性实施例提供的存储器件的制作方法的流程图；
图4、图6和图8是本申请一个示例性实施例提供的存储器件的制作方法中，存储器件区域的器件制作示意图；
图5、图7和图9是本申请一个示例性实施例提供的存储器件的制作方法中，测试器件区域的器件制作示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图3，其示出了本申请一个示例性实施例提供的存储器件的制作方法的流程图，该方法包括：
步骤301，对形成于衬底上的存储器件和测试器件表面的间隔层进行干法刻蚀。
参考图4，其示出了通过干法刻蚀后的存储器件区域的剖面示意图；参考图5，其示出了通过干法刻蚀后的测试器件区域的剖面示意图。
示例性的，如图4和图5所示，衬底410上分布有存储器件区域和测试器件(testkey)区域，存储器件区域用于形成存储器件，测试器件区域用于形成测试器件。需要说明的是，本申请实施例中，步骤301至步骤304同时对存储器件区域和测试器件区域执行。
图4示出了本申请一个示例性实施例提供的存储器件，其包括：
第一栅氧4201，其形成于衬底410上；位线431，其形成于第一栅氧4201上；浮栅432，其形成于位线431两侧；控制栅433，其形成于浮栅432上方。其中，控制栅433和浮栅432的外侧形成有第一侧墙451，位线431、浮栅432、控制栅433和第一侧墙451之间形成有间隔层421。可选的，第一侧墙451包括硅氮化物(例如氮化硅Si3N4)；可选的，浮栅432和控制栅433之间形成有ONO层440，该ONO层440从下至上依次堆叠形成有氧化(例如二氧化硅)层、氮化(例如氮化硅)层和氧化层。
图5示出了本申请一个示例性实施例提供的测试器件，其包括：
第二栅氧4202，其形成于衬底410上；栅极434，其形成于第二栅氧4202上；栅极434的外侧形成有第二侧墙452，栅极434和第二侧墙452之间形成有间隔层421。其中，第二栅氧4202和第一栅氧4201可在同一道工序中形成，测试器件和存储器件的间隔层421可在同一道工序中形成。可选的，第二侧墙452包括硅氮化物(例如氮化硅)；可选的，间隔层421包括二氧化硅。
通过步骤301的干法刻蚀后，间隔层421被减薄。
步骤302，对间隔层进行第一次湿法刻蚀，对存储器件和测试器件的有源区的间隔层进行去除。
可选的，经过步骤302之后，存储器件和测试器件两侧的有源区上方的间隔层421被去除的厚度为70埃至110埃(例如，其可以是90埃)。
参考图6，其示出了通过第一次湿法刻蚀去除存储器件的有源区的间隔层的剖面示意图；参考图7，其示出了通过第一次湿法刻蚀去除测试器件的有源区的间隔层的剖面示意图。
示例性的，如图6所示，存储器件的有源区上方的间隔层421被去除，使有源区的衬底410暴露(若该步骤中间隔层421被去除的厚度较小，则有源区的衬底410不会暴露)，其它位置的间隔层421被减薄。
示例性的，如图7所示，测试器件的有源区上方的间隔层421被去除，使有源区的衬底410暴露(若该步骤中间隔层421被去除的厚度较小，则有源区的衬底410不会暴露),其它位置的间隔层421被减薄。
可选的，步骤302中，“对间隔层进行第一次湿法刻蚀”包括但不限于：通过包含DHF的反应溶液对间隔层421进行第一次湿法刻蚀。
步骤303，进行离子注入。
通过离子注入能够对间隔层421进行修饰。
步骤304，对间隔层进行第二次湿法刻蚀，使存储器件的字线，测试器件的栅极以及有源区的衬底暴露。
参考图8，其示出了对存储器件区域的间隔层进行第二次湿法刻蚀后的剖面示意图；参考图9，其示出了对测试器件区域的间隔层进行第二次湿法刻蚀后的剖面示意图。
如图8所示，通过第二次湿法刻蚀后，存储器件的字线431暴露，存储器件的有源区的衬底410暴露，第一侧墙451表面的间隔层421去除的较为彻底。
如图9所示，通过第二次湿法刻蚀后，测试器件的栅极434暴露，测试器件的有源区的衬底410暴露，第二侧墙452表面的间隔层421去除的较为彻底。
可选的，本申请实施例中，“对间隔层进行第二次湿法刻蚀”包括但不限于：通过包含BOE的反应溶液对间隔层421进行第二次湿法刻蚀。
综上所述，本申请实施例中，在存储器件的制作过程中，对间隔层进行干法刻蚀后，依次通过第一湿法刻蚀、离子注入和第二次湿法刻蚀，去除衬底表面、存储器件字线上方和存储器件的侧墙表面的间隔层，由于对干法刻蚀后的湿法去除过程进行了分解，提高了对间隔层进行去除的一致性且能够更为彻底地去除侧墙表面的间隔层，提高了器件的制造良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种存储器件的制作方法，其特征在于，所述方法依次包括：
对形成于衬底上的存储器件和测试器件表面的间隔层进行干法刻蚀；
对所述间隔层进行第一次湿法刻蚀，对所述存储器件和所述测试器件的有源区的间隔层进行去除；
进行离子注入，所述离子注入至所述间隔物层中以对所述间隔层进行修饰；
对所述间隔层进行第二次湿法刻蚀，使所述存储器件的字线，所述测试器件的栅极以及所述有源区的衬底暴露。
2.根据权利要求1所述的方法，其特征在于，通过所述第一次湿法刻蚀去除的间隔层的厚度为70埃至110埃。
3.根据权利要求2所述的方法，其特征在于，所述对所述间隔层进行第一次湿法刻蚀，包括：
通过包含DHF的反应溶液对所述间隔层进行所述第一次湿法刻蚀。
4.根据权利要求3所述的方法，其特征在于，所述对所述间隔层进行第二次湿法刻蚀，包括：
通过包含BOE的反应溶液对所述间隔层进行所述第二次湿法刻蚀。
5.根据权利要求1至4任一所述的方法，其特征在于，所述存储器件包括：
第一栅氧，所述第一栅氧形成于所述衬底上；
位线，形成于所述第一栅氧上；
浮栅，形成于所述位线两侧；
控制栅，形成于所述浮栅上方；
所述控制栅和所述浮栅的外侧形成有第一侧墙，所述位线、所述浮栅、所述控制栅和所述第一侧墙之间形成有间隔层。
6.根据权利要求5所述的方法，其特征在于，所述第一侧墙包括硅氮化物。
7.根据权利要求6所述的方法，其特征在于，所述间隔层包括二氧化硅。
8.根据权利要求7所述的方法，其特征在于，所述浮栅和所述控制栅之间形成有ONO层。
9.根据权利要求8所述的方法，其特征在于，所述测试器件包括：
第二栅氧，所述第二栅氧形成于所述衬底上；
栅极，所述栅极形成于所述第二栅氧上；
所述栅极的外侧形成有第二侧墙，所述栅极和所述第二侧墙之间形成有间隔层。
10.根据权利要求9所述的方法，其特征在于，所述第二侧墙包括硅氮化物。
CN202011387255.XA 2020-12-02 2020-12-02 存储器件的制作方法 Active CN112635473B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011387255.XA CN112635473B (zh) 2020-12-02 2020-12-02 存储器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011387255.XA CN112635473B (zh) 2020-12-02 2020-12-02 存储器件的制作方法

Publications (2)

Publication Number Publication Date
CN112635473A CN112635473A (zh) 2021-04-09
CN112635473B true CN112635473B (zh) 2022-10-28

Family

ID=75307224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011387255.XA Active CN112635473B (zh) 2020-12-02 2020-12-02 存储器件的制作方法

Country Status (1)

Country Link
CN (1) CN112635473B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797342A (zh) * 2019-10-17 2020-02-14 上海华力集成电路制造有限公司 存储器件的制造方法及该存储器件
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797342A (zh) * 2019-10-17 2020-02-14 上海华力集成电路制造有限公司 存储器件的制造方法及该存储器件
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法

Also Published As

Publication number Publication date
CN112635473A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US8581325B2 (en) Semiconductor memory device and manufacturing method thereof
US7906396B1 (en) Flash memory and method of fabricating the same
CN111129020A (zh) 闪存器件的制作方法
CN111129023B (zh) 闪存器件的制造方法
CN112670290B (zh) 存储器件的形成方法
CN112259541B (zh) Nord闪存的制作方法
US7575972B2 (en) Method of manufacturing nonvolatile memory device
CN110797342B (zh) 存储器件的制造方法及该存储器件
US20070128797A1 (en) Flash memory device and method for fabricating the same
KR100753134B1 (ko) 반도체 소자의 제조방법
CN111524810A (zh) 闪存器件的制造方法及闪存器件
CN113206097B (zh) 存储器件的制作方法
CN112635473B (zh) 存储器件的制作方法
US20080044981A1 (en) Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods
CN112420721B (zh) eflash器件的控制栅刻蚀方法
KR100972671B1 (ko) 플래시 메모리 소자 및 그 제조 방법
CN113782418A (zh) 半导体器件的制作方法
JP5788346B2 (ja) フローティングゲート半導体メモリデバイスおよびそのようなデバイスの製造方法
KR100869232B1 (ko) 메모리 장치 및 그 제조 방법
JP2008118095A (ja) 半導体素子の製造方法
US20100230778A1 (en) Method of fabricating a flash memory and an isolating structure applied to a flash memory
KR101048957B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조 방법
CN115734605A (zh) 存储器件的制作方法
CN114023747A (zh) 闪存器件的制备方法
CN115172375A (zh) 存储器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant