CN115172375A - 存储器件的制作方法 - Google Patents

存储器件的制作方法 Download PDF

Info

Publication number
CN115172375A
CN115172375A CN202210875030.1A CN202210875030A CN115172375A CN 115172375 A CN115172375 A CN 115172375A CN 202210875030 A CN202210875030 A CN 202210875030A CN 115172375 A CN115172375 A CN 115172375A
Authority
CN
China
Prior art keywords
layer
groove
dielectric layer
polycrystalline silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210875030.1A
Other languages
English (en)
Inventor
刘勃彤
顾林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210875030.1A priority Critical patent/CN115172375A/zh
Publication of CN115172375A publication Critical patent/CN115172375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种存储器件的制作方法，包括：提供一衬底，衬底上形成有第一介质层，第一介质层上形成有阻挡层；通过光刻工艺进行刻蚀，在衬底、第一介质层和阻挡层中形成第一沟槽；在第一沟槽中填充第二介质层；进行刻蚀去除阻挡层，在第二介质层中形成第二沟槽，第二沟槽位于第一沟槽上方，且在横向上位于第一沟槽之间；在第二沟槽的侧壁上形成第一多晶硅层，第一多晶硅层中掺杂有第一类型的杂质；在第二沟槽中填充第二多晶硅层，第二多晶硅层中掺杂有第二类型的杂质，第二多晶硅层和其两侧的第一多晶硅层构成存储器件的浮栅。通过在浮栅多晶硅两侧形成掺杂类型不同的多晶硅层，降低了浮栅中的电子向侧壁氧化层漏电的几率。

Description

存储器件的制作方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种存储器件的制作方法。
背景技术
采用非易失性存储(non-volatile memory，NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。NVM存储器中，NOR闪存(flash)具有传输效率高的特点，其通常包括在衬底上形成的存储器件阵列(cell array)和位于存储器件阵列周围的逻辑器件。
对于具有浮栅(floating gate，FG)的存储器件，数据存储是衡量其性能的最为重要的评价标准之一，其浮栅对电子的保存能力决定了器件数据存储的寿命。相关技术中提供的存储器件，浮栅在横向上被氧化层所包裹，由于氧化层通常质量较差，在界面及氧化层中存在大量陷阱，该陷阱捕获电子或辅助隧穿，导致存储在浮栅中的电子漏电，进而降低了存储器件的数据存储性能。
鉴于此，亟待提供一种存储器件，以解决相关技术中提供的存储器件由于包覆其浮栅的氧化层质量较差所导致其数据存储性能较差的问题。
发明内容
本申请提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件由于包覆其浮栅的氧化层质量较差所导致其数据存储性能较差的问题，该方法包括：
提供一衬底，所述衬底上形成有第一介质层，所述第一介质层上形成有阻挡层；
通过光刻工艺进行刻蚀，刻蚀至所述衬底中的预定深度，在所述衬底、所述第一介质层和所述阻挡层中形成第一沟槽；
在所述第一沟槽中填充第二介质层；
进行刻蚀去除所述阻挡层，在所述第二介质层中形成第二沟槽，所述第二沟槽位于所述第一沟槽上方，且在横向上位于所述第一沟槽之间；
在所述第二沟槽的侧壁上形成第一多晶硅层，所述第一多晶硅层中掺杂有第一类型的杂质；
在所述第二沟槽中填充第二多晶硅层，所述第二多晶硅层中掺杂有第二类型的杂质，所述第二多晶硅层和其两侧的第一多晶硅层构成所述存储器件的浮栅。
在一些实施例中，所述在所述第二沟槽的侧壁上形成第一多晶硅层，包括：
通过原位掺杂CVD工艺沉积形成第一多晶硅层，所述第一多晶硅层覆盖所述第二介质层和所述第二沟槽，所述原位掺杂CVD工艺中掺入的杂质为所述第一类型的杂质；
进行刻蚀，去除除所述第二沟槽的侧壁以外其它区域的第一多晶硅层。
在一些实施例中，所述在所述第一沟槽中填充第二多晶硅层，包括：
通过原位掺杂CVD工艺沉积形成第二多晶硅层，所述第二多晶硅层覆盖所述第二介质层和所述第二沟槽，所述原位掺杂CVD工艺中掺入的杂质为所述第二类型的杂质；
对所述第二多晶硅层进行平坦化处理，去除所述第二沟槽外其它区域的第二多晶硅层。
在一些实施例中，所述阻挡层为氮化层，所述第一介质层和所述第二介质层为氧化层。
在一些实施例中，所述进行刻蚀去除所述阻挡层，包括：
通过湿法刻蚀工艺去除所述阻挡层。
在一些实施例中，所述在所述第一沟槽中填充第二介质层，包括：
通过CVD工艺沉积氧化层形成第二介质层；
进行平坦化处理，去除所述第一沟槽外的第二介质层。
在一些实施例中，所述存储器件为NOR闪存器件。
本申请技术方案，至少包括如下优点：
通过在存储器件的制作过程中，在浮栅多晶硅两侧形成掺杂的多晶硅层，由于该掺杂的多晶硅层和浮栅多晶硅中掺入的杂质类型不同，因此浮栅多晶硅和其两侧的掺杂多晶硅层构成类PN结的结构，降低了浮栅中的电子向侧壁氧化层漏电的几率，提高了器件的数据存储性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的存储器件的制作方法的流程图；
图2至图9是本申请一个示例性实施例提供的存储器件的形成示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的存储器件的制作方法的流程图，该存储器件可以是NOR闪存器件，如图1所示，该方法包括：
步骤S1，提供一衬底，衬底上形成有第一介质层，第一介质层上形成有阻挡层。
步骤S2，通过光刻工艺进行刻蚀，刻蚀至衬底中的预定深度，在衬底、第一介质层和阻挡层中形成第一沟槽。
示例性的，步骤S2包括但不限于：通过光刻工艺在阻挡层上覆盖光阻，暴露出目标区域，该目标区域是第一沟槽对应的区域；进行刻蚀，刻蚀至衬底中的预定深度，在衬底、第一介质层和阻挡层中形成第一沟槽；去除光阻。
参考图2，其示出了通过光刻工艺在阻挡层上覆盖光阻的剖面示意图；参考图3，其示出了刻蚀形成第一沟槽的剖面示意图。示例性的，如图2所示，衬底210上形成有第一介质层221，第一介质层221上形成有阻挡层230，可通过光刻工艺在阻挡层230上覆盖光阻300，暴露出目标区域；如图3所示，进行刻蚀后，在衬底210、第一介质层221和阻挡层230中形成第一沟槽201。
其中，第一介质层221可以是氧化层(例如，二氧化硅(SiO2)层)，阻挡层230可以是氮化层(例如，氮化硅(SiN)层)，可通过热氧化(thermal oxidation)在衬底210上形成氧化层构成第一介质层221，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在第一介质层221上沉积氮化层构成阻挡层230。
步骤S3，在第一沟槽中填充第二介质层。
参考图4，其示出了在第一沟槽中填充第二介质层的剖面示意图。示例性的，如图4所示，第二介质层222可以是氧化层，可通过CVD工艺沉积氧化层形成第二介质层222；进行平坦化处理(例如，通过化学机械研磨(chemical mechanical polishing，CMP)工艺进行平坦化处理)，去除第一沟槽201外的第二介质层222。第一沟槽201中的第二介质层222可作为器件的浅槽隔离(shallow trench isolation，STI)结构。
步骤S4，进行刻蚀去除阻挡层，在第二介质层中形成第二沟槽，第二沟槽位于第一沟槽上方，且在横向上位于第一沟槽之间。
参考图5，其示出了刻蚀去除阻挡层的剖面示意图。示例性的，如图5所示，由于阻挡层230和第一介质层221、第二介质层222的构成材料不同，故可以通过湿法刻蚀去除阻挡层230，在第二介质层222中形成第二沟槽202。
步骤S5，在第二沟槽的侧壁上形成第一多晶硅层，第一多晶硅层中掺杂有第一类型的杂质。
示例性的，步骤S5包括但不限于：通过原位掺杂(in-situ doped)CVD工艺沉积形成第一多晶硅层；进行刻蚀，去除除第二沟槽的侧壁以外其它区域的第一多晶硅层。
参考图6，其示出了形成第一多晶硅层的剖面示意图；参考图7，其示出了对第一多晶硅层进行刻蚀后的剖面示意图。示例性的，如图6所示，通过原位掺杂CVD工艺沉积形成第一多晶硅层240，第一多晶硅层240覆盖第二介质层222和第二沟槽202，原位掺杂CVD工艺中掺入的杂质为第一类型的杂质；如图7所示，可对第一多晶硅层240通过干法刻蚀，保留第二沟槽202中的侧壁上的第一多晶硅层240。
步骤S6，在第二沟槽中填充第二多晶硅层，第二多晶硅层中掺杂有第二类型的杂质，第二多晶硅层和其两侧的第一多晶硅层构成存储器件的浮栅。
示例性的，步骤S6包括但不限于：通过原位掺杂CVD工艺沉积形成第二多晶硅层；对第二多晶硅层进行平坦化处理(例如，通过CMP工艺进行平坦化处理)，去除第二沟槽外其它区域的第二多晶硅层。
参考图8，其示出了形成第二多晶硅层的剖面示意图；参考图9，其示出了对第二多晶硅层进行平坦化后的剖面示意图。示例性的，如图8所示，可通过原位掺杂CVD工艺沉积形成第二多晶硅层250，第二多晶硅层250覆盖第二介质层222和第二沟槽202，原位掺杂CVD工艺中掺入的杂质为第二类型的杂质；如图9所示，对第二多晶硅层250进行平坦化后，第二沟槽202外其它区域的第二多晶硅层250被去除，第二多晶硅层250和其两侧的第一多晶硅层240构成存储器件的浮栅。由于第二多晶硅层250和第一多晶硅层240中掺杂的杂质类型不同，因此第二多晶硅层250和其两侧的第一多晶硅层240在工作时可形成P(positive)-N(negative)-P区域或N-P-N区域，浮栅侧壁能带弯曲，内建电场(势垒)将阻止浮栅中的电子向侧壁介质层漏电，从而提高数据存储性能。
综上所述，本申请实施例中，通过在存储器件的制作过程中，在浮栅多晶硅两侧形成掺杂的多晶硅层，由于该掺杂的多晶硅层和浮栅多晶硅中掺入的杂质类型不同，因此浮栅多晶硅和其两侧的掺杂多晶硅层构成类PN结的结构，降低了浮栅中的电子向侧壁氧化层漏电的几率，提高了器件的数据存储性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种存储器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底上形成有第一介质层，所述第一介质层上形成有阻挡层；
通过光刻工艺进行刻蚀，刻蚀至所述衬底中的预定深度，在所述衬底、所述第一介质层和所述阻挡层中形成第一沟槽；
在所述第一沟槽中填充第二介质层；
进行刻蚀去除所述阻挡层，在所述第二介质层中形成第二沟槽，所述第二沟槽位于所述第一沟槽上方，且在横向上位于所述第一沟槽之间；
在所述第二沟槽的侧壁上形成第一多晶硅层，所述第一多晶硅层中掺杂有第一类型的杂质；
在所述第二沟槽中填充第二多晶硅层，所述第二多晶硅层中掺杂有第二类型的杂质，所述第二多晶硅层和其两侧的第一多晶硅层构成所述存储器件的浮栅。
2.根据权利要求1所述的方法，其特征在于，所述在所述第二沟槽的侧壁上形成第一多晶硅层，包括：
通过原位掺杂CVD工艺沉积形成第一多晶硅层，所述第一多晶硅层覆盖所述第二介质层和所述第二沟槽，所述原位掺杂CVD工艺中掺入的杂质为所述第一类型的杂质；
进行刻蚀，去除除所述第二沟槽的侧壁以外其它区域的第一多晶硅层。
3.根据权利要求2所述的方法，其特征在于，所述在所述第一沟槽中填充第二多晶硅层，包括：
通过原位掺杂CVD工艺沉积形成第二多晶硅层，所述第二多晶硅层覆盖所述第二介质层和所述第二沟槽，所述原位掺杂CVD工艺中掺入的杂质为所述第二类型的杂质；
对所述第二多晶硅层进行平坦化处理，去除所述第二沟槽外其它区域的第二多晶硅层。
4.根据权利要求1至3任一所述的方法，其特征在于，所述阻挡层为氮化层，所述第一介质层和所述第二介质层为氧化层。
5.根据权利要求4所述的方法，其特征在于，所述进行刻蚀去除所述阻挡层，包括：
通过湿法刻蚀工艺去除所述阻挡层。
6.根据权利要求5所述的方法，其特征在于，所述在所述第一沟槽中填充第二介质层，包括：
通过CVD工艺沉积氧化层形成第二介质层；
进行平坦化处理，去除所述第一沟槽外的第二介质层。
7.根据权利要求6所述的方法，其特征在于，所述存储器件为NOR闪存器件。
CN202210875030.1A 2022-07-25 2022-07-25 存储器件的制作方法 Pending CN115172375A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210875030.1A CN115172375A (zh) 2022-07-25 2022-07-25 存储器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210875030.1A CN115172375A (zh) 2022-07-25 2022-07-25 存储器件的制作方法

Publications (1)

Publication Number Publication Date
CN115172375A true CN115172375A (zh) 2022-10-11

Family

ID=83496916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210875030.1A Pending CN115172375A (zh) 2022-07-25 2022-07-25 存储器件的制作方法

Country Status (1)

Country Link
CN (1) CN115172375A (zh)

Similar Documents

Publication Publication Date Title
US7256091B2 (en) Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode
US6391722B1 (en) Method of making nonvolatile memory having high capacitive coupling ratio
US7332392B2 (en) Trench-capacitor DRAM device and manufacture method thereof
US20060246666A1 (en) Method of fabricating flash memory with u-shape floating gate
JP2002359308A (ja) 半導体記憶装置及びその製造方法
CN112670290B (zh) 存储器件的形成方法
CN111129020A (zh) 闪存器件的制作方法
JP2004228421A (ja) 不揮発性半導体記憶装置およびその製造方法
US20090315096A1 (en) Non-volatile memory and method of manufacturing the same
JP2006509366A (ja) 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離
CN111653481B (zh) 存储器件的制备方法
US6048768A (en) Method of manufacturing flash memory
CN113206097B (zh) 存储器件的制作方法
US6492227B1 (en) Method for fabricating flash memory device using dual damascene process
US20070052003A1 (en) Method for producing a memory with high coupling ratio
CN115172375A (zh) 存储器件的制作方法
CN211350659U (zh) 多次可编程存储器的单元结构
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
KR100536045B1 (ko) 불휘발성 메모리 장치의 제조방법
CN112185972B (zh) Nord闪存器件的制作方法
US20060205163A1 (en) Method of fabricating a non-volatile memory
CN112635473B (zh) 存储器件的制作方法
US7122428B2 (en) Device isolation method of semiconductor memory device and flash memory device fabricating method using the same
CN113078099B (zh) Nand闪存器件及其形成方法
CN111653479B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination