CN111653481B - 存储器件的制备方法 - Google Patents
存储器件的制备方法 Download PDFInfo
- Publication number
- CN111653481B CN111653481B CN202010385517.2A CN202010385517A CN111653481B CN 111653481 B CN111653481 B CN 111653481B CN 202010385517 A CN202010385517 A CN 202010385517A CN 111653481 B CN111653481 B CN 111653481B
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- oxide layer
- polycrystalline silicon
- rapid thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 53
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitride SiN) Chemical compound 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种存储器件的制备方法，包括：在衬底上形成字线多晶硅层；对字线多晶硅层进行平坦化处理；依次进行快速热氧化处理和炉管氧化处理，在字线多晶硅层上形成字线氧化层；对目标区域进行刻蚀，去除目标区域的字线氧化层和目标深度的字线多晶硅层，形成控制栅；在控制栅上形成金属硅化物层。本申请在存储器件的制备过程中，在对字线多晶硅层进行平坦化处理后，通过依次进行快速热氧化处理和炉管氧化处理在字线多晶硅层上形成字线氧化层，形成的字线氧化层的厚度和密度的均匀度较好，从而降低了后续工艺产生缺陷的几率，在一定程度上提高了存储器件的稳定性和良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种存储器件的制备方法。
背景技术
采用非易失性存储(non-volatile memory，NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。
NVM存储器中，NORD闪存(flash)具有传输效率高，在1MB至4MB的容量时成本较低的特点，其通常包括在衬底上形成的存储器件阵列(cell array)和位于存储器件阵列周围的逻辑器件。
相关技术中，在浮栅(floating gate，FG)结构的NORD闪存的制备过程中，在控制栅(control gate，CG)成型的工艺过程中，存储器件阵列中的字线多晶硅(word linepoly，WL poly)层上需要形成字线氧化层对字线多晶硅层进行保护。
然而，由于相关技术中形成的字线氧化层的厚度和密度的均匀度较差，会导致字线多晶硅层表面存在缺陷，从而降低了存储器件的稳定性和制造良率。
发明内容
本申请提供了一种存储器件的制备方法，可以解决相关技术中提供的存储器件的制备方法制备得到的存储器件的稳定较差和良率较低的问题。
一方面，本申请实施例提供了一种存储器件的制备方法，包括：
在衬底上形成字线多晶硅层；
对所述字线多晶硅层进行平坦化处理；
依次进行快速热氧化处理和炉管氧化处理，在所述字线多晶硅层上形成字线氧化层；
对目标区域进行刻蚀，去除所述目标区域的字线氧化层和目标深度的字线多晶硅层，形成控制栅，所述目标区域是所述衬底的存储单元区中，除所述控制栅对应的区域以外的其它区域；
在所述控制栅上形成金属硅化物层(salicide)层。
可选的，所述对所述字线多晶硅层进行平坦化处理之后，还包括：
对所述字线多晶硅层进行离子注入，在所述字线多晶硅层上形成非晶态硅。
可选的，在所述依次进行快速热氧化(rapid thermal oxidation，RTO)处理和炉管氧化处理中，快速热氧化处理的温度为700摄氏度(℃)至1500摄氏度。
可选的，在所述依次进行快速热氧化处理和炉管氧化处理中，快速热氧化处理的时间为30秒(s)至90秒。
可选的，在所述依次进行快速热氧化处理和炉管氧化处理中，炉管氧化处理的温度为620摄氏度至1220摄氏度。
可选的，在所述依次进行快速热氧化处理和炉管氧化处理之后，所述字线多晶硅层的厚度为
至700埃。
可选的，所述在所述控制栅上形成金属硅化物层，包括：
在所述存储单元区沉积隔离层；
进行刻蚀，去除所述控制栅上的隔离层且对所述字线氧化层进行减薄；
在所述存储单元区沉积金属层，进行热处理使所述控制栅上的金属层与所述字线氧化层反应生成所述金属硅化物层；
去除所述金属层。
可选的，所述依次进行快速热氧化处理和炉管氧化处理之后，所述对所述存储单元的目标区域进行刻蚀之前，还包括：
在所述字线氧化层上形成硬掩模层；
去除所述衬底的逻辑区的硬掩模层、字线多晶硅层和字线氧化层，使所述逻辑区的衬底暴露；
在所述逻辑区依次形成栅氧化层和位于所述栅氧化层上的逻辑栅极；
去除所述存储单元区的硬掩模层和多晶硅层。
可选的，所述硬掩模层包括硅氮化物。
可选的，所述硬掩模层的厚度为340埃至740埃。
本申请技术方案，至少包括如下优点：
在存储器件的制备过程中，在对字线多晶硅层进行平坦化处理后，通过依次进行快速热氧化处理和炉管氧化处理在字线多晶硅层上形成字线氧化层，形成的字线氧化层的厚度和密度的均匀度较好，从而降低了后续工艺产生缺陷的几率，在一定程度上提高了存储器件的稳定性和良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的存储器件的制备方法；
图2至图7是本申请一个示例性实施例提供的存储器件的制备流程示意图；
图8是本申请一个示例性实施例提供的逻辑器件的制备方法。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的存储器件的制备方法，该方法可应用于NORD闪存的制造，该方法包括：
步骤101，在衬底上形成字线多晶硅层。
参考图2，其示出了在衬底的存储单元区形成字线多晶硅层的剖面示意图。其中，存储单元区是衬底210上形成存储器件的区域。示例性的，如图2所示，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在衬底210上沉积多晶硅，形成字线多晶硅层220。可选的，沉积形成的字线多晶硅层220的厚度为1500埃至2100埃(例如，可以是1800埃)。
步骤102，对字线多晶硅层进行平坦化处理。
参考图3，其示出了对字线多晶硅层层进行平坦化处理后的剖面示意图。示例性的，如图4所示，可通过化学机械研磨(chemical mechanical polishing，CMP)工艺对字线多晶硅层220进行平坦化处理，使字线多晶硅层220的表面平坦化。
步骤103，依次进行快速热氧化处理和炉管氧化处理，在字线多晶硅层上形成字线氧化层。
参考图4，其示出了对字线多晶硅层进行快速热氧化处理后的剖面示意图；参考图5，其示出了对字线多晶硅层进行炉管氧化处理后的剖面示意图。如图4所示，通过快速热氧化处理，在字线多晶硅层220上形成第一氧化层231；如图5所示，通过炉管氧化处理，对第一氧化层231进一步氧化，形成字线氧化层232。可选的，形成的字线氧化层232的厚度为300埃至700埃(例如，可以是500埃)。
可选的，在对字线多晶硅层220进行平坦化处理之后，对字线多晶硅层220进行快速热氧化处理之前，还需要对字线多晶硅层220进行离子注入，在字线多晶硅层上形成非晶态硅，从而能够进一步改善字线氧化层232的厚度和密度的均匀度。
可选的，步骤103中，快速热氧化处理的温度为700摄氏度至1500摄氏度(例如，可以是1100摄氏度)；可选的，快速热氧化处理的时间为30秒至90秒(例如，可以是60秒)。
可选的，步骤103中，炉管氧化处理的温度为620摄氏度至1220摄氏度(例如，可以是920摄氏度)。
步骤104，对目标区域进行刻蚀，去除目标区域的字线氧化层和目标深度的字线多晶硅层，形成控制栅。
参考图6，其示出了对目标区域进行刻蚀后形成的控制栅的剖面示意图。其中，目标区域是存储单元区中，除控制栅240对应的区域以外的其它区域。示例性的，可通过光刻工艺在控制栅240对应的区域覆盖光阻，对目标区域进行刻蚀至字线多晶硅层220中的目标深度，去除光阻，从而形成控制栅240。
步骤105，在控制栅上形成金属硅化物层。
参考图7，其示出了在控制栅上形成的金属硅化物层的剖面示意图。可选的，步骤105中，“在控制栅上形成金属硅化物层”包括但不限于：在存储单元区沉积隔离层250；进行刻蚀，去除控制栅240上的隔离层250且对字线氧化层232进行减薄，减薄后的字线氧化层232可作为硅化物阻挡层(salicide block，SAB)；在存储单元区沉积金属层，进行热处理使控制栅240上的金属层与字线氧化层232反应生成金属硅化物层260；去除金属层。
可选的，上述步骤中，隔离层250包括硅氧化物(例如二氧化硅SiO2)，可通过CVD工艺(例如等离子体增强化学气相沉积(plasma enhanced chemical vapor，PECVD)工艺)在存储单元区沉积隔离层250。
综上所述，本申请实施例中，在存储器件的制备过程中，在对字线多晶硅层进行平坦化处理后，通过依次进行快速热氧化处理和炉管氧化处理在字线多晶硅层上形成字线氧化层，形成的字线氧化层的厚度和密度的均匀度较好，从而降低了后续工艺产生缺陷的几率，在一定程度上提高了存储器件的稳定性和良率。
参考图8，其示出了本申请一个示例性实施例提供的逻辑器件的制备方法的流程图，该逻辑器件可在存储器件的制备过程中进行制备，该方法可以是图1实施例中步骤103之后，步骤104之前执行的步骤，该方法包括：
步骤801，在字线氧化层上形成硬掩模层。
示例性的，硬掩模层包括硅氮化物(例如氮化硅SiN)，可通过CVD工艺(例如PECVD工艺)在字线氧化层232上沉积形成硬掩模层。
步骤802，去除衬底的逻辑区的硬掩模层、字线多晶硅层和字线氧化层，使逻辑区的衬底暴露。
示例性的，步骤802包括但不限于：通过光刻工艺在除逻辑区以外的其它区域覆盖光阻，对逻辑区进行刻蚀直至衬底暴露，去除光阻。
步骤803，在逻辑区依次形成栅氧化层和位于栅氧化层上的逻辑栅极。
示例性的，步骤803包括但不限于：对逻辑区的衬底210进行炉管氧化生成栅氧化层；沉积多晶硅层；对多晶硅层进行刻蚀形成逻辑栅极。
步骤804，去除存储单元区的硬掩模层和多晶硅层。
示例性的，步骤804包括但不限于：通过光刻工艺在逻辑区覆盖光阻；刻蚀去除存储单元区的硬掩模层和多晶硅层；去除光阻。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种存储器件的制备方法，其特征在于，包括：
在衬底上形成字线多晶硅层；
对所述字线多晶硅层进行平坦化处理；
对所述字线多晶硅层进行离子注入，在所述字线多晶硅层上形成非晶态硅；
依次进行快速热氧化处理和炉管氧化处理，在所述字线多晶硅层上形成字线氧化层；
对目标区域进行刻蚀，去除所述目标区域的字线氧化层和目标深度的字线多晶硅层，形成控制栅，所述目标区域是所述衬底的存储单元区中，除所述控制栅对应的区域以外的其它区域；
在所述控制栅上形成金属硅化物层。
2.根据权利要求1所述的方法，其特征在于，在所述依次进行快速热氧化处理和炉管氧化处理中，快速热氧化处理的温度为700摄氏度至1500摄氏度。
3.根据权利要求2所述的方法，其特征在于，在所述依次进行快速热氧化处理和炉管氧化处理中，快速热氧化处理的时间为30秒至90秒。
4.根据权利要求3所述的方法，其特征在于，在所述依次进行快速热氧化处理和炉管氧化处理中，炉管氧化处理的温度为620摄氏度至1220摄氏度。
5.根据权利要求4所述的方法，其特征在于，在所述依次进行快速热氧化处理和炉管氧化处理之后，所述字线氧化层的厚度为300埃至700埃。
6.根据权利要求1所述的方法，其特征在于，所述在所述控制栅上形成金属硅化物层，包括：
在所述存储单元区沉积隔离层；
进行刻蚀，去除所述控制栅上的隔离层且对所述字线氧化层进行减薄；
在所述存储单元区沉积金属层，进行热处理使所述控制栅上的金属层与所述字线氧化层反应生成所述金属硅化物层；
去除所述金属层。
7.根据权利要求1至6任一所述的方法，其特征在于，所述依次进行快速热氧化处理和炉管氧化处理之后，所述对所述存储单元的目标区域进行刻蚀之前，还包括：
在所述字线氧化层上形成硬掩模层；
去除所述衬底的逻辑区的硬掩模层、字线多晶硅层和字线氧化层，使所述逻辑区的衬底暴露；
在所述逻辑区依次形成栅氧化层和位于所述栅氧化层上的逻辑栅极；
去除所述存储单元区的硬掩模层、氧化层和多晶硅层。
8.根据权利要求7所述的方法，其特征在于，所述硬掩模层包括硅氮化物。
9.根据权利要求8所述的方法，其特征在于，所述硬掩模层的厚度为340埃至740埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010385517.2A CN111653481B (zh) | 2020-05-09 | 2020-05-09 | 存储器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010385517.2A CN111653481B (zh) | 2020-05-09 | 2020-05-09 | 存储器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111653481A CN111653481A (zh) | 2020-09-11 |
| CN111653481B true CN111653481B (zh) | 2022-10-04 |
Family
ID=72345997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010385517.2A Active CN111653481B (zh) | 2020-05-09 | 2020-05-09 | 存储器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111653481B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185972B (zh) * | 2020-09-23 | 2022-10-04 | 华虹半导体(无锡)有限公司 | Nord闪存器件的制作方法 |
| CN112670290B (zh) * | 2020-12-23 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 存储器件的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130134495A1 (en) * | 2011-11-24 | 2013-05-30 | Grace Semiconductor Manufacturing Corporation | Flash memory and method for forming the same |
| CN111129020A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
-
2020
- 2020-05-09 CN CN202010385517.2A patent/CN111653481B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130134495A1 (en) * | 2011-11-24 | 2013-05-30 | Grace Semiconductor Manufacturing Corporation | Flash memory and method for forming the same |
| CN111129020A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111653481A (zh) | 2020-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7498233B2 (en) | Method of forming an insulation layer structure having a concave surface and method of manufacturing a memory device using the same | |
| CN101330013B (zh) | 隧穿氧化层的制作方法及快闪存储器的制作方法 | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| JP5091452B2 (ja) | 半導体装置の製造方法 | |
| US20070238244A1 (en) | Trench-capacitor dram device and manufacture method thereof | |
| CN111129023B (zh) | 闪存器件的制造方法 | |
| CN111653481B (zh) | 存储器件的制备方法 | |
| KR100873894B1 (ko) | 반도체 장치의 제조 방법 | |
| US6495420B2 (en) | Method of making a single transistor non-volatile memory device | |
| CN113206097B (zh) | 存储器件的制作方法 | |
| US6242303B1 (en) | Nonvolatile memories with high capacitive-coupling ratio | |
| CN101183665B (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| US20070111449A1 (en) | Non-volatile memory cell and method for manufacturing the same | |
| US6417048B1 (en) | Method for fabricating flash memory with recessed floating gates | |
| CN101246856B (zh) | Sonos快闪存储器的制作方法 | |
| US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN112397391B (zh) | 半导体器件结构、闪存器件的制作方法 | |
| JP2004172567A (ja) | 半導体素子の製造方法 | |
| CN112185972B (zh) | Nord闪存器件的制作方法 | |
| CN112635473B (zh) | 存储器件的制作方法 | |
| US7968407B2 (en) | Methods of manufacturing semiconductor memory devices | |
| CN111653570B (zh) | 闪存器件的制造方法 | |
| CN115172375A (zh) | 存储器件的制作方法 | |
| CN118042838A (zh) | 闪存的制作方法 | |
| CN115548021A (zh) | 闪存器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |