CN112185972B - Nord闪存器件的制作方法 - Google Patents

Nord闪存器件的制作方法 Download PDF

Info

Publication number
CN112185972B
CN112185972B CN202011007241.0A CN202011007241A CN112185972B CN 112185972 B CN112185972 B CN 112185972B CN 202011007241 A CN202011007241 A CN 202011007241A CN 112185972 B CN112185972 B CN 112185972B
Authority
CN
China
Prior art keywords
oxide layer
gate oxide
forming
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011007241.0A
Other languages
English (en)
Other versions
CN112185972A (zh
Inventor
张剑
熊伟
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011007241.0A priority Critical patent/CN112185972B/zh
Publication of CN112185972A publication Critical patent/CN112185972A/zh
Application granted granted Critical
Publication of CN112185972B publication Critical patent/CN112185972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种NORD闪存器件的制作方法，包括：对衬底上的衬垫氧化层进行刻蚀去除，衬底所在的平面包括第一有源区和第二有源区，第一有源区和第二有源区之间形成有STI结构；在衬底上形成第一栅氧层；通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行刻蚀去除；在衬底上形成第二栅氧层，第二栅氧层的厚度小于第一栅氧层的厚度；在第二栅氧层和STI结构上形成多晶硅层；对多晶硅层进行刻蚀，在第一有源区形成第一栅极，在第二有源区形成第二栅极。本申请通过在NORD闪存器件的制作过程中，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行去除能够使STI结构刻蚀的凹坑深度较浅，从而提高了器件的可靠性。

Description

NORD闪存器件的制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种NORD闪存(flash)器件的制作方法。
背景技术
采用非易失性存储(non-volatile memory，NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。
NVM存储器中，NORD闪存具有传输效率高，在1MB至4MB的容量时成本较低的特点，其通常包括在衬底上形成的存储器件阵列(cell array)和位于存储器件阵列周围的逻辑器件。
相关技术中，在浮栅结构的NORD闪存器件的制作过程中，在逻辑器件区域，由于N型沟道金属氧化物半导体场效应管(N-type channel field effect transistor，NFET)与P型沟道金属氧化物半导体场效应管(P-type channel field effect transistor，PFET)的离子注入具有差异，会导致NFET和PFET之间的浅槽隔离(shallow trench isolation，STI结构)结构出现一定程度的晶格损伤，在后续的一系列湿法刻蚀工艺中会导致STI结构的凹坑(divot)过深，造成漏电流增大，而且也增大了后续多晶硅栅和氮化硅等侧墙刻蚀的难度，使得器件的可靠性较低。
发明内容
本申请提供了一种NORD闪存器件的制作方法，可以解决相关技术中提供的NORD闪存器件的制作方法会有较大几率导致STI结构的凹坑过深，从而导致器件的可靠性较低的问题。
一方面，本申请实施例提供了一种NORD闪存器件的制作方法，包括：
对衬底上的衬垫氧化层(coupling oxide)进行刻蚀去除，所述衬底所在的平面包括第一有源区和第二有源区，所述第一有源区和第二有源区之间形成有STI结构，所述第一有源区和所述第二有源区分别用于形成不同掺杂类型的器件；
在所述衬底上形成第一栅氧层；
通过干法刻蚀工艺和湿法刻蚀工艺对所述第一栅氧层进行刻蚀去除；
在所述衬底上形成第二栅氧层，所述第二栅氧层的厚度小于所述第一栅氧层的厚度；
在所述第二栅氧层和所述STI结构上形成多晶硅层；
对所述多晶硅层进行刻蚀，剩余的多晶硅层在所述第一有源区形成第一栅极，剩余的多晶硅层在所述第一有源区形成第二栅极。
可选的，所述在所述衬底上形成第一栅氧层之后，所述第一栅氧层的厚度为120埃
Figure BDA0002696342990000021
至250埃。
可选的，所述通过干法刻蚀工艺进行刻蚀时的偏置电压为30伏特(V)至70伏特。
可选的，所述通过干法刻蚀工艺进行刻蚀的刻蚀厚度为80埃至150埃。
可选的，所述通过湿法刻蚀工艺对进行刻蚀的刻蚀厚度为40埃至100埃。
可选的，其特征在于，所述对衬底上的衬垫氧化层进行刻蚀去除之前，还包括：
在所述衬底和所述STI结构上形成所述衬垫氧化层；
对所述第一区域进行第一类型的离子注入；
对所述第二区域进行第二类型的离子注入，所述第一类型的离子注入和所述第二类型的离子注入的掺杂类型不同。
可选的，所述在所述衬底和所述STI结构上形成所述衬垫氧化层之后，所述衬垫氧化层的厚度小于120埃。
可选的，所述在所述衬底上形成第一栅氧层，包括：
在所述衬底上形成高压氧化层；
在所述高压氧化层上形成厚栅氧层，所述高压氧化层和所述厚栅氧层形成所述第一栅氧层。
可选的，所述在所述衬底上沉积形成高压氧化层，包括：
通过炉管工艺在所述衬底上形成所述高压氧化层。
可选的，所述在所述高压氧化层上形成厚栅氧层，包括：
通过炉管内化学反应沉积工艺在所述高压氧化层上形成所述厚栅氧层。
本申请技术方案，至少包括如下优点：
通过在NORD闪存器件的制作过程中，在对不同类型器件的有源区分别进行离子注入后，形成第一栅氧层，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行去除能够使STI结构刻蚀的凹坑深度较浅，从而提高了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的NORD闪存器件的制作方法的流程图；
图2是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，对衬垫氧化层进行刻蚀之前的剖面示意图；
图3是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，对衬垫氧化层进行刻蚀之后的剖面示意图；
图4是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，在衬底上形成第一栅氧层的剖面示意图；
图5是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行刻蚀去除后的剖面示意图；
图6是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，在衬底上形成第二栅氧层的剖面示意图；
图7是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，在第二栅氧层和STI结构上形成多晶硅层的剖面示意图；
图8是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，刻蚀形成第一栅极和第二栅极的剖面示意图；
图9是本申请一个示例性实施例提供的NORD闪存器件的制作方法的流程图；
图10是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，对第一区域进行第一类型的离子注入的剖面示意图；
图11是本申请一个示例性实施例提供的NORD闪存器件的制作过程中，对第二区域进行第二类型的离子注入的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的NORD闪存器件的制作方法的流程图，该方法包括：
步骤101，对衬底上的衬垫氧化层进行刻蚀去除，衬底所在的平面包括第一有源区和第二有源区，第一有源区和第二有源区之间形成有STI结构，第一有源区和第二有源区分别用于形成不同掺杂类型的器件。
参考图2，其示出了对衬垫氧化层进行刻蚀之前的剖面示意图；参考图3，其示出了对衬垫氧化层进行刻蚀之后的剖面示意图。
如图2所示，衬底210所在的平面可划分为第一有源区2101和第二有源区2102，第一有源区2101和第二有源区2102分别用于形成不同掺杂类型的器件。例如，若第一有源区2101用于形成NFET，则第二有源区2102用于形成PFET；若第一有源区2101用于形成PFET，则第二有源区2102用于形成NFET。衬底210中形成有STI结构220，衬底210上形成有衬垫氧化层231。可选的，衬垫氧化层231的厚度h1小于120埃。
如图3所示，可通过湿法刻蚀工艺对衬垫氧化层231进行去除，在对衬垫氧化层231进行去除的同时，STI结构220被减薄且形成一定深度的凹坑(如图3中的虚线所示)。可选的，本申请实施例中，在对衬底氧化层231进行刻蚀后，进行DHF清洗，进行DHF清洗刻蚀厚度为50埃至于120埃(例如，其可以是100埃)。
步骤102，在衬底上形成第一栅氧层。
参考图4，其示出了在衬底上形成第一栅氧层的剖面示意图。可选的，如图4所示，在衬底210上形成第一栅氧层232之后，第一栅氧层232的厚度h2为120埃至250埃(例如，其可以是180埃)。
可选的，本申请实施例中，第一栅氧层232包括高压(high voltage，HV)氧化层和厚栅氧(thick gate oxide)层，步骤102包括但不限于：在衬底210上形成高压氧化层；在高压氧化层上形成厚栅氧层，高压氧化层和厚栅氧层形成第一栅氧层232。
可选的，上述实施例中，可通过炉管工艺在衬底210上形成高压氧化层，可通过炉管内化学反应沉积工艺在高压氧化层上形成厚栅氧层。
步骤103，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行刻蚀去除。
参考图5，其示出了通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行刻蚀去除后的剖面示意图。可选的，如图5所示，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层232进行刻蚀去除后，STI结构220的凹坑(图5中虚线所示)的深度较浅。
示例性的，步骤103包括但不限于：通过光刻工艺在STI结构220上覆盖光阻；通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层232进行刻蚀去除；去除光阻。
可选的，本申请实施例中，通过干法刻蚀工艺进行刻蚀时的偏置电压为30伏特至70伏特(例如，其可以是50伏特)；可选的，通过干法刻蚀工艺进行刻蚀的刻蚀厚度为80埃至150埃(例如，其可以是130埃)；可选的，通过湿法刻蚀工艺进行刻蚀的刻蚀厚度为40埃至100埃(例如，其可以是75埃)。
步骤104，在衬底上形成第二栅氧层，第二栅氧层的厚度小于第一栅氧层的厚度。
参考图6，其示出了在衬底上形成第二栅氧层的剖面示意图。如图6所示，形成的第二栅氧层233的厚度h3小于第一栅氧层232的厚度h2。
示例性的，步骤104包括但不限于：通过光刻工艺在STI结构220上覆盖光阻；通过热氧化工艺在第一区域2101和第二区域2102上生长第二栅氧层233；去除光阻。
步骤105，在第二栅氧层和STI结构上形成多晶硅层。
参考图7，其示出了在第二栅氧层和STI结构上形成多晶硅层的剖面示意图。示例性的，如图7所述，可通过CVD工艺在第二栅氧层233和STI结构220上形成多晶硅层240。
步骤106，对多晶硅层进行刻蚀，剩余的多晶硅层在第一有源区形成第一栅极，剩余的多晶硅层在第一有源区形成第二栅极。
参考图8，其示出了刻蚀形成第一栅极和第二栅极的剖面示意图。示例性的，如图8所示，步骤106包括但不限于：通过光刻工艺在第一栅极241和第二栅极242覆盖光阻；进行刻蚀，直至其它区域的第二栅氧层233和STI结构220暴露，第一区域2101的剩余的多晶硅层形成第一栅极241，第二区域2102的剩余的多晶硅层形成第二栅极242；去除光阻。
综上所述，本申请实施例中，通过在NORD闪存器件的制作过程中，在对不同类型器件的有源区分别进行离子注入后，形成第一栅氧层，通过干法刻蚀工艺和湿法刻蚀工艺对第一栅氧层进行去除能够使STI结构刻蚀的凹坑深度较浅，从而提高了器件的可靠性。
参考图9，其示出了本申请一个示例性实施例提供的NORD闪存器件的制作方法的流程图，该方法可以图1实施例中步骤101之前的步骤，该方法包括：
步骤901，在衬底和STI结构上形成衬垫氧化层。
示例性的，如图2所示，可通过炉管工艺在衬底210和STI结构220上形成衬垫氧化层231，形成得到的衬垫氧化层231的厚度h1小于120埃。
步骤902，对第一区域进行第一类型的离子注入。
参考图10，其示出了对第一区域进行第一类型的离子注入的剖面示意图。示例性的，如图10所示，步骤902包括但不限于：通过光刻工艺在第二区域2102覆盖光阻201；对第一区域2101进行第一类型的离子注入；去除光阻201。
步骤903，对第二区域进行第二类型的离子注入，第一类型的离子注入和第二类型的离子注入的掺杂类型不同。
参考图11，其示出了对第二区域进行第二类型的离子注入的剖面示意图。示例性的，如图11所示，步骤903包括但不限于：通过光刻工艺在第一区域2101覆盖光阻201；对第二区域2102进行第二类型的离子注入；去除光阻201。
本申请实施例中，当第一类型的离子注入的掺杂类型为P型时，第二类型的离子注入的掺杂类型为N型；当第一类型的离子注入的掺杂类型为N型时，第二类型的离子注入的掺杂类型为P型。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种NORD闪存器件的制作方法，其特征在于，包括：
在衬底和STI结构上形成衬垫氧化层，所述衬底所在的平面包括第一有源区和第二有源区，所述第一有源区和第二有源区之间形成有所述STI结构，所述第一有源区和所述第二有源区分别用于形成不同掺杂类型的器件；
对所述第一区域进行第一类型的离子注入；
对所述第二区域进行第二类型的离子注入，所述第一类型的离子注入和所述第二类型的离子注入的掺杂类型不同；
对所述衬底上的衬垫氧化层进行刻蚀去除；
在所述衬底上形成第一栅氧层；
通过干法刻蚀工艺和湿法刻蚀工艺对所述第一栅氧层进行刻蚀去除；
在所述衬底上形成第二栅氧层，所述第二栅氧层的厚度小于所述第一栅氧层的厚度；
在所述第二栅氧层和所述STI结构上形成多晶硅层；
对所述多晶硅层进行刻蚀，剩余的多晶硅层在所述第一有源区形成第一栅极，剩余的多晶硅层在所述第一有源区形成第二栅极。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成第一栅氧层之后，所述第一栅氧层的厚度为120埃至250埃。
3.根据权利要求2所述的方法，其特征在于，所述通过干法刻蚀工艺进行刻蚀时的偏置电压为30伏特至70伏特。
4.根据权利要求3所述的方法，其特征在于，所述通过干法刻蚀工艺进行刻蚀的刻蚀厚度为80埃至150埃。
5.根据权利要求4所述的方法，其特征在于，所述通过湿法刻蚀工艺进行刻蚀的刻蚀厚度为40埃至100埃。
6.根据权利要求1至5任一所述的方法，其特征在于，所述在所述衬底和所述STI结构上形成所述衬垫氧化层之后，所述衬垫氧化层的厚度小于120埃。
7.根据权利要求6所述的方法，其特征在于，所述在所述衬底上形成第一栅氧层，包括：
在所述衬底上形成高压氧化层；
在所述高压氧化层上形成厚栅氧层，所述高压氧化层和所述厚栅氧层形成所述第一栅氧层。
8.根据权利要求7所述的方法，其特征在于，所述在所述衬底上形成高压氧化层，包括：
通过炉管工艺在所述衬底上形成所述高压氧化层。
9.根据权利要求8所述的方法，其特征在于，所述在所述高压氧化层上形成厚栅氧层，包括：
通过炉管内化学反应沉积工艺在所述高压氧化层上形成所述厚栅氧层。
CN202011007241.0A 2020-09-23 2020-09-23 Nord闪存器件的制作方法 Active CN112185972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011007241.0A CN112185972B (zh) 2020-09-23 2020-09-23 Nord闪存器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011007241.0A CN112185972B (zh) 2020-09-23 2020-09-23 Nord闪存器件的制作方法

Publications (2)

Publication Number Publication Date
CN112185972A CN112185972A (zh) 2021-01-05
CN112185972B true CN112185972B (zh) 2022-10-04

Family

ID=73956259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011007241.0A Active CN112185972B (zh) 2020-09-23 2020-09-23 Nord闪存器件的制作方法

Country Status (1)

Country Link
CN (1) CN112185972B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128713A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种改善NORD flash单元边界字线多晶硅残留的方法
CN111653481A (zh) * 2020-05-09 2020-09-11 华虹半导体(无锡)有限公司 存储器件的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128713A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 一种改善NORD flash单元边界字线多晶硅残留的方法
CN111653481A (zh) * 2020-05-09 2020-09-11 华虹半导体(无锡)有限公司 存储器件的制备方法

Also Published As

Publication number Publication date
CN112185972A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US7709347B2 (en) Semiconductor device and method of fabricating the same
US7271056B2 (en) Method of fabricating a trench capacitor DRAM device
US6562673B2 (en) Method of fabricating a self-aligned split gate flash memory cell
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
CN109786384B (zh) 半导体结构及其制造方法
US8325516B2 (en) Semiconductor device with split gate memory cell and fabrication method thereof
KR19990082939A (ko) 에피 매립형 층을 가진 트렌치 커패시터
CN112670290A (zh) 存储器件的形成方法
US6682977B2 (en) Method for fabricating a gate structure of a flash memory
CN111341653B (zh) 浮栅层的形成方法
CN112185972B (zh) Nord闪存器件的制作方法
US7923327B2 (en) Method of fabricating non-volatile memory device with concavely depressed electron injection region
CN113206097B (zh) 存储器件的制作方法
CN111653482B (zh) 半导体器件的制造方法
US7842570B2 (en) Semiconductor memory devices and methods of manufacturing the same
US6417048B1 (en) Method for fabricating flash memory with recessed floating gates
US7517811B2 (en) Method for fabricating a floating gate of flash rom
CN110838437B (zh) 光阻残留物的去除方法及逻辑器件
CN113241349B (zh) 存储器件的制作方法
US20100171165A1 (en) Non-volatile memory
CN115172375A (zh) 存储器件的制作方法
CN111653479B (zh) 半导体器件的制造方法
CN116568037A (zh) 存储器件的制作方法
US7968407B2 (en) Methods of manufacturing semiconductor memory devices
KR100648797B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant