CN112670290A - 存储器件的形成方法 - Google Patents
存储器件的形成方法 Download PDFInfo
- Publication number
- CN112670290A CN112670290A CN202011536786.0A CN202011536786A CN112670290A CN 112670290 A CN112670290 A CN 112670290A CN 202011536786 A CN202011536786 A CN 202011536786A CN 112670290 A CN112670290 A CN 112670290A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- trench
- word line
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本申请公开了一种存储器件的形成方法,包括:提供一衬底,字线带状接触区的衬底中形成有STI结构,存储单元区和逻辑区的衬底上依次形成有栅氧层和浮栅多晶硅层,浮栅多晶硅层和STI结构上依次形成有第一隔离层和控制栅多晶硅层;对第一目标区域进行刻蚀,直至存储单元区和逻辑区的栅氧层暴露,字线带状接触区的STI结构暴露;依次沉积第一氧化层和第一硬掩模层;对第二目标区域进行刻蚀,在存储单元区形成第一沟槽,在字线带状接触区形成第二沟槽;在第一沟槽和第二沟槽内形成第二氧化层;依次沉积第二隔离层和第三氧化层,刻蚀打开第一沟槽和第二沟槽的中心区域;依次沉积字线多晶硅层、第四氧化层和第二硬掩模层;去除第一硬掩模层和第二硬掩模层。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种存储器件的形成方法。
背景技术
采用非易失性存储(non-volatile memory,NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk,USB闪存盘,简称“U盘”)等具有存储功能的电子产品中。
NVM存储器中,NORD闪存(flash)具有传输效率高,其具有在1MB至4MB的容量范围下成本较低的特点,其通常包括在衬底上形成的存储器件阵列(cell array)和位于存储器件阵列周围的逻辑(logic)器件。
参考图1,其示出了相关技术中提供的一种NORD闪存器件的剖面示意图,如图1所示,衬底110上形成有栅氧120,栅氧120上形成有字线(word line,WL)多晶硅131,字线多晶硅131的两侧形成有控制栅(control gate,CG)132以及位于控制栅132上方的浮栅(floatgate,FG)133,字线多晶硅131、控制栅132和浮栅133之间形成有隔离层140。
由于相关技术中提供的NORD闪存器件的形成过程中,是在形成字线多晶硅的结构后,以隔离层为掩模,进行刻蚀打开器件的有源区(active area,AA),形成控制栅和浮栅,然而在刻蚀打开的过程中,由于从字线多晶硅的顶部至浮栅底部的高度较高,以隔离层为掩模进行刻蚀字线多晶硅的顶部会有一定程度造成形貌损伤,从而降低了器件的可靠性。
发明内容
本申请提供了一种存储器件的形成方法,可以解决相关技术中提供的存储器件的形成方法会有一定程度造成字线顶部的形貌损伤,从而降低了器件的可靠性的问题。
一方面,本申请实施例提供了一种存储器件的形成方法,包括:
提供一衬底,所述衬底包括存储单元区、字线带状接触区和逻辑区,所述字线带状接触区的衬底中形成有浅槽隔离(shallow trench isolation,STI)结构,所述存储单元区和所述逻辑区的衬底上依次形成有栅氧层和浮栅多晶硅层,所述浮栅多晶硅层和所述STI结构上依次形成有第一隔离层和控制栅多晶硅层;
对第一目标区域进行刻蚀,直至所述存储单元区的栅氧层暴露,所述字线带状接触区的STI结构暴露,以及所述逻辑区的栅氧层暴露;
依次沉积第一氧化层和第一硬掩模层;
对第二目标区域进行刻蚀,直至所述第二目标区域的第一氧化层暴露,在所述存储单元区形成第一沟槽,在所述字线带状接触区形成第二沟槽,所述第二目标区域是存储单元区和所述字线带状接触区中所述控制栅多晶硅层和所述浮栅多晶硅层上方的区域;
在所述第一沟槽和所述第二沟槽内形成第二氧化层;
依次沉积第二隔离层和第三氧化层,刻蚀打开所述第一沟槽和第二沟槽的中心区域,使所述第一沟槽的栅氧层暴露,第二沟槽的中心区域的STI结构暴露;
依次沉积字线多晶硅层、第四氧化层和第二硬掩模层;
去除剩余的第一硬掩模层和第二硬掩模层。
可选的,所述第一硬掩模层包括氮化硅(SiN)。
可选的,所述第一氧化层包括二氧化硅(SiO2)。
可选的,所述依次沉积第一氧化层和第一硬掩模层,包括:
采用化学气相沉积(chemical vapor deposition,CVD)工艺沉积二氧化硅形成所述第一氧化层;
采用CVD工艺在所述第一氧化层上沉积氮化硅形成所述第一硬掩模层。
可选的,所述对第二目标区域进行刻蚀,包括:
在所述第一硬掩模层上形成底部抗反射涂层(bottom anti-reflectivecoating,BARC);
采用光刻工艺在所述BARC上覆盖光阻,使所述第二目标区域暴露;
进行所述刻蚀。
可选的,所述第二氧化层、所述第三氧化层和所述第四氧化层包括二氧化硅。
可选的,所述第二隔离层包括氮化硅。
可选的,所述第一隔离层从下而上依次包括二氧化硅层、氮化硅层和二氧化硅层。
本申请技术方案,至少包括如下优点:
通过在形成控制栅多晶硅层后,进行控制栅和浮栅的刻断刻蚀,在后续的工序中,在形成字线多晶硅后对第一硬掩模层进行刻蚀去除的过程中,由于控制栅和浮栅的刻断刻蚀已经完成,不需要在对其进行刻断,因此总体刻蚀高度较低,从而降低了字线多晶硅的顶部损伤,提高了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种NORD闪存器件的剖面示意图;
图2是本申请一个示例性实施例提供的存储器件的形成方法的流程图;
图3至图11是本申请一个示例性实施例提供的存储器件的形成过程图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2,其示出了本申请一个示例性实施例提供的存储器件的形成方法的流程图,该存储器件可以是NORD闪存器件,该方法包括:
步骤201,提供一衬底,衬底包括存储单元区、字线带状接触区和逻辑区,字线带状接触区的衬底中形成有STI结构,存储单元区和逻辑区的衬底上依次形成有栅氧层和浮栅多晶硅层,浮栅多晶硅层和STI结构上依次形成有第一隔离层和控制栅多晶硅层。
步骤202,对第一目标区域进行刻蚀,直至存储单元区的栅氧层暴露,字线带状接触区的STI结构暴露,以及逻辑区的栅氧层暴露。
参考图3,其示出了采用光刻工艺在控制栅多晶硅层上覆盖光阻的剖面示意图;参考图4,其示出了对第一目标区域进行刻蚀后的剖面示意图。、
如图3和图4所示,衬底210包括存储单元区201、字线带状接触区202和逻辑区203,字线带状接触区202的衬底中形成有STI结构221,存储单元区201和逻辑区203的衬底210上依次形成有栅氧层222和浮栅多晶硅层231,浮栅多晶硅层231和STI结构221上依次形成有第一隔离层240和控制栅多晶硅层232。其中,第一隔离层240从下而上依次包括二氧化硅层、氮化硅层和二氧化硅层。
示例性的,步骤202中,“对第一目标区域进行刻蚀”包括但不限于:采用光刻工艺在控制栅多晶硅层232上覆盖光阻200,暴露出第一目标区域;进行刻蚀,直至存储单元区201的栅氧层222暴露,字线带状接触区202的STI结构221暴露,以及逻辑区203的栅氧层222暴露;去除光阻200。该刻蚀步骤可称为控制栅和浮栅的刻断刻蚀。
步骤203,依次沉积第一氧化层和第一硬掩模层。
步骤204,对第二目标区域进行刻蚀,直至第二目标区域的第一氧化层暴露,在存储单元区形成第一沟槽,在字线带状接触区形成第二沟槽,第二目标区域是存储单元区和字线带状接触区中控制栅多晶硅层和浮栅多晶硅层上方的区域。
可选的,第一氧化层包括二氧化硅;可选的,第一硬掩模层包括氮化硅。
可选的,在步骤203之后,步骤204之前,还包括:在第一硬掩模层上形成BARC。由于进行步骤202中的刻蚀工序后,衬底上形成的结构具有台阶差,因此沉积第一氧化层后再沉积形成的第一硬掩模层的表面具有一定的坡度,通过在第一硬掩模层上形成BARC,能够对第一硬掩模层进行平坦化,改善光刻工艺的形貌。
参考图5,其示出了沉积第一氧化层的剖面示意图;参考图6,其示出了沉积第一硬掩模层后,采用光刻工艺在BARC上覆盖光阻的剖面示意图;参考图7,其示出了对第二目标区域进行刻蚀后的剖面示意图。
示例性的,如图5所示,可采用CVD工艺沉积二氧化硅形成第一氧化层223;采用CVD工艺在第一氧化层223上沉积氮化硅形成第一硬掩模层251;采用悬涂的方式在第一硬掩模层251上形成BARC260;采用光刻工艺在BARC260上覆盖光阻,暴露出第二目标区域;进行刻蚀,直至第二目标区域的第一氧化层223暴露;去除光阻200。经过刻蚀后,在存储单元区201形成第一沟槽2011,在字线带状接触区202形成第二沟槽2012。
该刻蚀步骤打开了存储单元区201和字线带状接触区202的字线所在的区域。
步骤205,在第一沟槽和第二沟槽内形成第二氧化层。
参考图8,其示出了在第一沟槽和第二沟槽内形成第二氧化层的剖面示意图。示例性的,如图8所示,可通过CVD工艺沉积二氧化硅,在第一沟槽2011和第二沟槽2012内形成第二氧化层224。
步骤206,依次沉积第二隔离层和第三氧化层,刻蚀打开第一沟槽和第二沟槽的中心区域,使第一沟槽和第二沟槽的中心区域的栅氧层暴露。
可选的,第二隔离层包括氮化硅;可选的,第三氧化层包括二氧化硅。
参考图9,其示出了依次沉积第二隔离层和第三氧化层后,刻蚀打开第一沟槽和第二沟槽的中心区域的剖面示意图。示例性的,如图9所示,可采用CVD工艺沉积氮化硅形成第二隔离层252,采用CVD工艺沉积二氧化硅形成第三氧化层225,进行刻蚀,刻蚀打开第一沟槽2011和第二沟槽2012的中心区域(第一沟槽2011的中心区域为以第一沟槽2011的底面的中心线为中心,宽度为第一预定距离的区域,第二沟槽2012的中心区域为以第二沟槽2012的底面的中心线为中心,宽度为第二预定距离的区域),使第一沟槽2011的栅氧层222暴露,第二沟槽2012的中心区域的STI结构221暴露。
步骤207,依次沉积字线多晶硅层、第四氧化层和第二硬掩模层。
可选的,步骤207之后,还包括:进行刻蚀,去除逻辑区的栅氧层、浮栅多晶硅层、第一隔离层、控制栅多晶硅层和第一氧化层。
可选的,第四氧化层包括二氧化硅;可选的,第二硬掩模层包括氮化硅。
参考图10,其示出了依次沉积字线多晶硅层、第四氧化层和第二硬掩模层后进行刻蚀的剖面示意图。示例性的,如图10所示,可采用CVD工艺沉积字线多晶硅层233,采用CVD工艺沉积二氧化硅形成第四氧化层226,采用CVD工艺沉积氮化硅形成第二硬掩模层253,刻蚀去除逻辑区203的栅氧层222、浮栅多晶硅层231、第一隔离层240、控制栅多晶硅层232和第一氧化层223。
步骤208,去除剩余的第一硬掩模层和第二硬掩模层。
可选的,步骤208之后,还包括:在逻辑区形成STI结构和逻辑多晶硅层。
参考图11,其示出了去除剩余的第一硬掩模层和第二硬掩模层后,在逻辑区形成STI结构和逻辑多晶硅层的剖面示意图。如图11所示,去除剩余的第一硬掩模层251和第二硬掩模层253后,在存储单元区201和字线带状接触区202形成有存储器件,在逻辑区203形成STI结构223和逻辑多晶硅层234。
综上所述,本申请实施例中,通过在形成控制栅多晶硅层后,进行控制栅和浮栅的刻断刻蚀,在后续的工序中,在形成字线多晶硅后对第一硬掩模层进行刻蚀去除的过程中,由于控制栅和浮栅的刻断刻蚀已经完成,不需要在对其进行刻断,因此总体刻蚀高度较低,从而降低了字线多晶硅的顶部损伤,提高了器件的可靠性。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (8)
1.一种存储器件的形成方法,其特征在于,包括:
提供一衬底,所述衬底包括存储单元区、字线带状接触区和逻辑区,所述字线带状接触区的衬底中形成有STI结构,所述存储单元区和所述逻辑区的衬底上依次形成有栅氧层和浮栅多晶硅层,所述浮栅多晶硅层和所述STI结构上依次形成有第一隔离层和控制栅多晶硅层;
对第一目标区域进行刻蚀,直至所述存储单元区的栅氧层暴露,所述字线带状接触区的STI结构暴露,以及所述逻辑区的栅氧层暴露;
依次沉积第一氧化层和第一硬掩模层;
对第二目标区域进行刻蚀,直至所述第二目标区域的第一氧化层暴露,在所述存储单元区形成第一沟槽,在所述字线带状接触区形成第二沟槽,所述第二目标区域是存储单元区和所述字线带状接触区中所述控制栅多晶硅层和所述浮栅多晶硅层上方的区域;
在所述第一沟槽和所述第二沟槽内形成第二氧化层;
依次沉积第二隔离层和第三氧化层,刻蚀打开所述第一沟槽和第二沟槽的中心区域,使所述第一沟槽的栅氧层暴露,第二沟槽的中心区域的STI结构暴露;
依次沉积字线多晶硅层、第四氧化层和第二硬掩模层;
去除剩余的第一硬掩模层和第二硬掩模层。
2.根据权利要求1所述的方法,其特征在于,所述第一硬掩模层包括氮化硅。
3.根据权利要求2所述的方法,其特征在于,所述第一氧化层包括二氧化硅。
4.根据权利要求3所述的方法,其特征在于,所述依次沉积第一氧化层和第一硬掩模层,包括:
采用CVD工艺沉积二氧化硅形成所述第一氧化层;
采用CVD工艺在所述第一氧化层上沉积氮化硅形成所述第一硬掩模层。
5.根据权利要求4所述的方法,其特征在于,所述对第二目标区域进行刻蚀,包括:
在所述第一硬掩模层上形成BARC;
采用光刻工艺在所述BARC上覆盖光阻,使所述第二目标区域暴露;
进行所述刻蚀。
6.根据权利要求1至5任一所述的方法,其特征在于,所述第二氧化层、所述第三氧化层和所述第四氧化层包括二氧化硅。
7.根据权利要求6所述的方法,其特征在于,所述第二隔离层包括氮化硅。
8.根据权利要求7所述的方法,其特征在于,所述第一隔离层从下而上依次包括二氧化硅层、氮化硅层和二氧化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011536786.0A CN112670290B (zh) | 2020-12-23 | 2020-12-23 | 存储器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011536786.0A CN112670290B (zh) | 2020-12-23 | 2020-12-23 | 存储器件的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112670290A true CN112670290A (zh) | 2021-04-16 |
CN112670290B CN112670290B (zh) | 2022-07-19 |
Family
ID=75408109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011536786.0A Active CN112670290B (zh) | 2020-12-23 | 2020-12-23 | 存储器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112670290B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113206097A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
CN113224072A (zh) * | 2021-04-25 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 |
CN113611745A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129020A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
CN111129023A (zh) * | 2019-12-10 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制造方法 |
CN111653481A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 存储器件的制备方法 |
-
2020
- 2020-12-23 CN CN202011536786.0A patent/CN112670290B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129023A (zh) * | 2019-12-10 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制造方法 |
CN111129020A (zh) * | 2019-12-27 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
CN111653481A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 存储器件的制备方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113206097A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
CN113224072A (zh) * | 2021-04-25 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 |
CN113206097B (zh) * | 2021-04-25 | 2022-06-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
CN113611745A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112670290B (zh) | 2022-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112670290B (zh) | 存储器件的形成方法 | |
JP4956500B2 (ja) | 半導体記憶装置及びその製造方法 | |
US8415732B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
CN111129020A (zh) | 闪存器件的制作方法 | |
CN110797342B (zh) | 存储器件的制造方法及该存储器件 | |
CN111129023B (zh) | 闪存器件的制造方法 | |
CN111987105B (zh) | 一种分栅式存储器的制造方法 | |
CN111653481B (zh) | 存储器件的制备方法 | |
US6284597B1 (en) | Method of fabricating flash memory | |
CN113206097B (zh) | 存储器件的制作方法 | |
CN101989566A (zh) | 半导体器件和闪存器件的制作方法 | |
US6492227B1 (en) | Method for fabricating flash memory device using dual damascene process | |
CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
CN111653482B (zh) | 半导体器件的制造方法 | |
CN112635473B (zh) | 存储器件的制作方法 | |
CN115734605A (zh) | 存储器件的制作方法 | |
CN111653479B (zh) | 半导体器件的制造方法 | |
US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
CN115666134A (zh) | 闪存器件的制作方法 | |
CN115172375A (zh) | 存储器件的制作方法 | |
CN112185972B (zh) | Nord闪存器件的制作方法 | |
US20020063275A1 (en) | Method of forming transistor gate | |
CN112397391B (zh) | 半导体器件结构、闪存器件的制作方法 | |
CN114023747A (zh) | 闪存器件的制备方法 | |
CN113224064A (zh) | 闪存器件的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |