CN111129023B - 闪存器件的制造方法 - Google Patents
闪存器件的制造方法 Download PDFInfo
- Publication number
- CN111129023B CN111129023B CN201911255745.1A CN201911255745A CN111129023B CN 111129023 B CN111129023 B CN 111129023B CN 201911255745 A CN201911255745 A CN 201911255745A CN 111129023 B CN111129023 B CN 111129023B
- Authority
- CN
- China
- Prior art keywords
- grid
- gate
- barc
- hard mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 230000003313 weakening effect Effects 0.000 abstract description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种闪存器件的制造方法,包括:提供一衬底,该衬底包括存储单元区域和外围区域,存储单元区域形成有第一栅极,外围区域形成有第二栅极,第一栅极的顶端形成有硬掩模层,第一栅极的高度大于第二栅极的高度;在衬底上涂布BARC,使BARC覆盖第一栅极和第二栅极;对BARC进行刻蚀,使第一栅极暴露在外,使第二栅极被BARC覆盖;对硬掩模层进行去除处理;对BARC进行去除处理。本申请通过对BARC进行刻蚀,使存储单元区域的第一栅极暴露在外,外围区域的第二栅极覆盖在BARC中,对硬掩模层进行去除处理,由于在对硬掩模层进行去除处理时,BARC覆盖第一栅极顶端以下的部分以及第二栅极,因此能够生成较厚的硬掩模层的同时,避免了逻辑隔离层底部的削弱现象。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种闪存器件的制造方法。
背景技术
快闪存储器(Nand-flash,以下简称“闪存”)是一种采用非易失性存储(Non-volatile Memory,NVM)技术的存储器,目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(Universal Serial Bus Flash Disk,USB闪存盘,简称“U盘”)等具有存储功能的电子产品中。闪存的主要特点在于:容量相对较大,改写速度快,适用于大量数据的存储,断电后仍能保存数据,因此其得到了越来越广泛的应用。
闪存器件包括字线(Word Line,WL)和位线(Bit Line,BL),在闪存器件的制造过程中,字线的栅极表面会形成硬掩模层,通过该硬掩模层在控制栅(Control Grid,CG)和通孔(Contact,CT)刻蚀过程中保护栅极。
然而,相关技术中提供的闪存器件的制造方法,当硬掩模层的厚度较薄时,对栅极的保护力度不足,容易造成栅极的损坏;当硬掩模层的厚度较厚时,会导致逻辑隔离层(Logic Spacer,即栅极底部的氧化物层)底部的削弱(undercut),进而影响闪存器件的良率。
发明内容
本申请提供了一种闪存器件的制造方法,可以解决相关技术中提供的闪存器件的制造方法的良率较低问题。
一方面,本申请实施例提供了一种闪存器件的制造方法,包括:
提供一衬底,所述衬底包括存储单元区域和外围区域,所述存储单元区域形成有第一栅极,所述外围区域形成有第二栅极,所述第一栅极的顶端形成有硬掩模层,所述第一栅极的高度大于所述第二栅极的高度;
在所述衬底上涂布底部防反射涂料(Bottom Anti Reflective Coating,BARC),使所述BARC覆盖所述第一栅极和所述第二栅极;
对所述BARC进行刻蚀,使所述第一栅极暴露在外,使所述第二栅极被所述BARC覆盖;
对所述硬掩模层进行去除处理;
对所述BARC进行去除处理。
可选的,所述对所述BARC进行刻蚀,包括:
通过干法刻蚀工艺对所述BARC进行刻蚀。
可选的,所述干法刻蚀工艺为灰化工艺。
可选的,所述硬掩模层包括氧化硅硬掩模层。
可选的,所述对所述硬掩模层进行去除处理,包括:
通过湿法刻蚀工艺对所述氧化硅硬掩模层进行去除处理。
可选的,所述湿法刻蚀工艺的反应溶液包括氢氟酸,或者,BOE。
可选的,所述第一栅极包括字线,形成于所述字线底部周侧的控制栅和浮栅,形成于所述控制栅和所述浮栅之间的第一氧化层,以及形成于所述字线周侧的第二氧化层。
可选的,所述字线和所述第二氧化层之间形成有氮化硅层,所述控制栅和所述浮栅之间形成有氮化硅层。
可选的,所述衬底和所述第二栅极之间形成有STI结构。
可选的,所述对所述BARC进行去除处理之后,还包括:
在所述第一栅极和所述第二栅极的周侧依次形成字线侧墙和字线。
可选的,所述在所述第一栅极和所述第二栅极的周侧依次形成字线侧墙和字线之后,还包括:
在所述第一栅极和所述第二栅极的两侧的衬底上形成金属硅化物层。
可选的,所述在所述第一栅极和所述第二栅极的两侧的衬底上形成金属硅化物层,包括:
在所述第一栅极和所述第二栅极的两侧的衬底上形成金属层;
进行退火处理,使所述金属层与所述衬底反应生成所述金属硅化物层;
去除所述金属层。
可选的,所述退火处理的温度范围为400摄氏度至600摄氏度。
本申请技术方案,至少包括如下优点:
通过在衬底上涂布BARC,对BARC进行刻蚀,使存储单元区域的第一栅极暴露在外,外围区域的第二栅极覆盖在BARC中,对第一栅极顶端的硬掩模层进行去除处理,再对衬底上剩余的BARC进行处理,由于在对第一栅极顶端的硬掩模层进行去除处理时,通过BARC覆盖第一栅极顶端以下的部分以及第二栅极,因此能够生成较厚的硬掩模层的同时,避免了逻辑隔离层底部的削弱现象,提高了闪存元件的良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的闪存器件的制造方法的流程图;
图2至图6是本申请一个示例性实施例提供的闪存器件的制造流程图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1:
图1是本申请一个示例性实施例提供的闪存器件的制造方法的流程图,图2至图6是本申请一个示例性实施例提供的闪存器件的制造流程图。如图1所示,该方法包括:
步骤101,提供一衬底,该衬底包括存储单元区域和外围区域,存储单元区域形成有第一栅极,外围区域形成有第二栅极,第一栅极的顶端形成有硬掩模层,第一栅极的高度大于第二栅极的高度。
参考图2,衬底210包括存储单元区域211和外围区域212,存储单元区域211形成有第一栅极221,外围区域212形成有第二栅极222,第一栅极221的顶端形成有硬掩模层230,第一栅极221的高度大于第二栅极222的高度。
其中,衬底210的材料包括硅(Si)、锗(Ge)、硅锗(SiGe)以及碳化硅(SiC)中的至少一种;也可以是绝缘体上覆硅(Silicon-On-Insulator,SOI),或者绝缘体上覆锗(Germanium-On-Insulator,SOG);也可以是其它的材料,例如砷化镓(GaAs)等Ⅲ、Ⅴ族化合物。
可选的,第一栅极221包括字线2211,形成于字线2211底部周侧的控制栅2213和浮栅2214,形成于控制栅2213和浮栅2214之间第一氧化层201以及形成于字线2211周侧的第二氧化层202;可选的,字线2211和第二氧化层202之间形成有氮化硅层203,控制栅2213和浮栅2214之间形成有氮化硅层203;可选的,衬底210和第二栅极222之间形成有浅槽隔离(Shallow Trench Isolation,STI)结构204。其中,字线2211、控制栅2213和浮栅2214包括多晶硅。
可选的,第一栅极221的高度的取值范围为2500埃至3500埃,第二栅极222的高度的取值范围为1300埃至2300埃。
步骤102,在衬底上涂布BARC,使BARC覆盖第一栅极和第二栅极。
参考图3,在衬底210上涂布覆盖第一栅极221和第二栅极222的BARC205。
步骤103,对BARC进行刻蚀,使第一栅极暴露在外,使第二栅极被BARC覆盖。
可选的,参考图4,可对BARC205进行刻蚀,使第一栅极221的顶端暴露在外,使第二栅极222依然被BARC205覆盖。可选的,步骤103中“对BARC进行刻蚀”包括但不限于:通过干法刻蚀工艺对BARC205进行刻蚀;可选的,该干法刻蚀工艺为干法刻蚀工艺为灰化(Ashering)工艺。
步骤104,对硬掩模层进行去除处理。
可选的,硬掩模230包括氧化硅硬掩模层;可选的,该氧化硅硬掩模层的厚度的取值范围为400埃至600埃。参考图5,可通过湿法刻蚀对氧化硅硬掩模层进行去除;可选的,该湿法刻蚀工艺的反应溶液包括氢氟酸,或者,缓冲氧化物刻蚀液(Buffered Oxide Etch,BOE)。
步骤105,对BARC进行去除处理。
可选的,参考图6,可通过干法刻蚀工艺对剩余的BARC205进行去除。可选的,该干法刻蚀工艺为灰化工艺。
综上所述,本实施例中,通过在衬底上涂布BARC,对BARC进行刻蚀,使存储单元区域的第一栅极暴露在外,外围区域的第二栅极覆盖在BARC中,对第一栅极顶端的硬掩模层进行去除处理,再对衬底上剩余的BARC进行处理,由于在对第一栅极顶端的硬掩模层进行去除处理时,通过BARC覆盖第一栅极顶端以下的部分以及第二栅极,因此能够生成较厚的硬掩模层的同时,避免了逻辑隔离层底部的削弱现象,提高了闪存元件的良率。
实施例2:
参考实施例1,实施例2和实施例1的区别在于:在步骤105“对BARC进行去除处理”之后,还包括:在第一栅极和第二栅极的周侧形成字线侧墙。其中,字线侧墙包括氮化硅。
实施例3:
参考实施例2,实施例3和实施例2的区别在于:在“在第一栅极和第二栅极的周侧依次形成字线侧墙”之后,还包括:在第一栅极和第二栅极的两侧的衬底上形成金属硅化物层。
示例性的,可在第一栅极和第二栅极的两侧的衬底上形成金属层;进行退火处理,使金属层与衬底反应生成金属硅化物层;去除金属层;可选的,退火处理的温度范围为400摄氏度至600摄氏度。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (12)
1.一种闪存器件的制造方法,其特征在于,包括:
提供一衬底,所述衬底包括存储单元区域和外围区域,所述存储单元区域形成有第一栅极,所述外围区域形成有第二栅极,所述第一栅极的顶端形成有硬掩模层,所述第一栅极的高度大于所述第二栅极的高度,所述硬掩模层包括氧化硅硬掩模层;
在所述衬底上涂布BARC,使所述BARC覆盖所述第一栅极和所述第二栅极;
对所述BARC进行刻蚀,使所述第一栅极暴露在外,使所述第二栅极被所述BARC覆盖;
对所述硬掩模层进行去除处理;
对所述BARC进行去除处理。
2.根据权利要求1所述的方法,其特征在于,所述对所述BARC进行刻蚀,包括:
通过干法刻蚀工艺对所述BARC进行刻蚀。
3.根据权利要求2所述的方法,其特征在于,所述干法刻蚀工艺为灰化工艺。
4.根据权利要求1所述的方法,其特征在于,所述对所述硬掩模层进行去除处理,包括:
通过湿法刻蚀工艺对所述氧化硅硬掩模层进行去除处理。
5.根据权利要求4所述的方法,其特征在于,所述湿法刻蚀工艺的反应溶液包括氢氟酸,或者,BOE。
6.根据权利要求1所述的方法,其特征在于,所述第一栅极包括字线,形成于所述字线底部周侧的控制栅和浮栅,形成于所述控制栅和所述浮栅之间的第一氧化层,以及形成于所述字线周侧的第二氧化层。
7.根据权利要求6所述的方法,其特征在于,所述字线和所述第二氧化层之间形成有氮化硅层,所述控制栅和所述浮栅之间形成有氮化硅层。
8.根据权利要求7所述的方法,其特征在于,所述衬底和所述第二栅极之间形成有STI结构。
9.根据权利要求6至8任一所述的方法,其特征在于,所述对所述BARC进行去除处理之后,还包括:
在所述第一栅极和所述第二栅极的周侧依次形成字线侧墙。
10.根据权利要求9所述的方法,其特征在于,所述在所述第一栅极和所述第二栅极的周侧依次形成字线侧墙和字线之后,还包括:
在所述第一栅极和所述第二栅极的两侧的衬底上形成金属硅化物层。
11.根据权利要求10所述的方法,其特征在于,所述在所述第一栅极和所述第二栅极的两侧的衬底上形成金属硅化物层,包括:
在所述第一栅极和所述第二栅极的两侧的衬底上形成金属层;
进行退火处理,使所述金属层与所述衬底反应生成所述金属硅化物层;
去除所述金属层。
12.根据权利要求11所述的方法,其特征在于,所述退火处理的温度范围为400摄氏度至600摄氏度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911255745.1A CN111129023B (zh) | 2019-12-10 | 2019-12-10 | 闪存器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911255745.1A CN111129023B (zh) | 2019-12-10 | 2019-12-10 | 闪存器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111129023A CN111129023A (zh) | 2020-05-08 |
CN111129023B true CN111129023B (zh) | 2022-09-20 |
Family
ID=70497858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911255745.1A Active CN111129023B (zh) | 2019-12-10 | 2019-12-10 | 闪存器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111129023B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653570B (zh) * | 2020-06-11 | 2022-10-04 | 华虹半导体(无锡)有限公司 | 闪存器件的制造方法 |
CN112635473B (zh) * | 2020-12-02 | 2022-10-28 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
CN112670290B (zh) * | 2020-12-23 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 存储器件的形成方法 |
CN113206097B (zh) * | 2021-04-25 | 2022-06-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312159A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件的制造方法 |
CN101853814A (zh) * | 2009-03-31 | 2010-10-06 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
CN103456691A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos的制造方法 |
CN104576342A (zh) * | 2013-10-22 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入分离栅极式闪存栅极的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9716097B2 (en) * | 2015-01-14 | 2017-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques to avoid or limit implant punch through in split gate flash memory devices |
-
2019
- 2019-12-10 CN CN201911255745.1A patent/CN111129023B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312159A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件的制造方法 |
CN101853814A (zh) * | 2009-03-31 | 2010-10-06 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
CN103456691A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos的制造方法 |
CN104576342A (zh) * | 2013-10-22 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入分离栅极式闪存栅极的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111129023A (zh) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111129023B (zh) | 闪存器件的制造方法 | |
KR20150134995A (ko) | 반도체 소자의 제조 방법 | |
CN111129020A (zh) | 闪存器件的制作方法 | |
US7682902B2 (en) | Memory structure and method of making the same | |
CN109742076B (zh) | 快闪存储器及其形成方法 | |
CN112670290B (zh) | 存储器件的形成方法 | |
CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
US20090014773A1 (en) | Two bit memory structure and method of making the same | |
CN111653481B (zh) | 存储器件的制备方法 | |
CN109659237B (zh) | 闪存器件的形成方法 | |
CN113206097B (zh) | 存储器件的制作方法 | |
US10868022B2 (en) | Flash memory device and fabrication method thereof | |
CN110752213A (zh) | 半导体结构的制作方法 | |
US7535050B2 (en) | Memory structure with high coupling ratio | |
CN107437547B (zh) | 一种半导体器件的制作方法 | |
CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
CN113078099B (zh) | Nand闪存器件及其形成方法 | |
CN112635473B (zh) | 存储器件的制作方法 | |
CN107305891A (zh) | 一种半导体器件及其制作方法、电子装置 | |
KR100869232B1 (ko) | 메모리 장치 및 그 제조 방법 | |
US9466605B2 (en) | Manufacturing method of non-volatile memory | |
CN105140176A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN105097463A (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN113192957B (zh) | 闪存存储器的制造方法 | |
US20170250188A1 (en) | Manufacturing method of non-volatile memory and non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |