CN103456691A - Cmos的制造方法 - Google Patents

Cmos的制造方法 Download PDF

Info

Publication number
CN103456691A
CN103456691A CN2012101718640A CN201210171864A CN103456691A CN 103456691 A CN103456691 A CN 103456691A CN 2012101718640 A CN2012101718640 A CN 2012101718640A CN 201210171864 A CN201210171864 A CN 201210171864A CN 103456691 A CN103456691 A CN 103456691A
Authority
CN
China
Prior art keywords
grid structure
pmos
nmos
hard mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101718640A
Other languages
English (en)
Other versions
CN103456691B (zh
Inventor
鲍宇
肖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210171864.0A priority Critical patent/CN103456691B/zh
Publication of CN103456691A publication Critical patent/CN103456691A/zh
Application granted granted Critical
Publication of CN103456691B publication Critical patent/CN103456691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种CMOS的制造方法，通过去除定义NMOS栅极结构的硬掩膜层，保留PMOS栅极结构上的硬掩膜后通过一次刻蚀在NMOS栅极结构两侧形成低于NMOS栅极结构的第一侧壁，以及在PMOS栅极结构两侧形成高于PMOS栅极结构的第二侧壁，在为形成NMOS栅极金属硅化物提供了更多位置的同时，避免了PMOS栅极形成金属硅化物时多晶硅侧扩散的问题，且简化了工艺流程。

Description

CMOS的制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种CMOS（ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体）的制造方法。
背景技术
随着半导体技术的发展，为实现高密度、高性能的大规模集成电路,半导体器件尺寸也持续的缩小。伴随器件尺寸的减小，以CMOS为例，源极、漏极以及栅极的电阻值亦相对提高。为了降低电阻值，现有技术中广泛采用低电阻值的金属硅化物用于CMOS的栅极、源极和漏极上，其中，较为常见的制造方法为自对准金属硅化物（Self-Aligned Silicide，Salicide）技术。
图1a~图1c是典型自对准金属硅化物工艺流程的结构示意图，如图1a所示，提供半导体衬底10，如单晶硅衬底，衬底10上预定义有NMOS和PMOS区域，在半导体衬底10上形成隔离结构11，接着依次沉积氧化层12和多晶硅层13经过刻蚀，以在NMOS和PMOS区域形成栅极结构14和15，再于栅极结构14和15的两侧形成侧壁16，并进行离子注入形成源/漏极区17；参照图1b，在半导体衬底10上形成金属层18，金属层18覆盖半导体衬底10表面、栅极结构14和15以及侧壁16，执行快速热退火，使得金属层18与栅极结构14和15、源/漏极区17的硅反应生成金属硅化物19；如图1c所示，生成金属硅化物19后，去除未反应的残余金属层18，仅保留栅极结构14和15以及源/漏极区17上的金属硅化物19。
但是以现有的自对准金属硅化物技术制造CMOS时，对于NMOS而言，其栅极的杂质会影响金属硅化物的形成，当进行快速退火时，若温度较低则难以在NMOS栅极上形成金属硅化物；对于PMOS而言，若快速退火温度过高，又会使其栅极的多晶硅渗出，造成侧扩散，导致位于PMOS栅极侧壁的表面上亦生成硅化钛，进而导致将使得源/漏极区、栅极侧壁与栅极之间形成桥接的金属硅化物，造成PMOS的短路，使得CMOS失效。
发明内容
有鉴于此，本发明提供一种CMOS的制造方法，以解决NMOS栅极不能有效地形成金属硅化物，且PMOS栅极多晶硅在形成金属硅化物时产生的侧扩散的问题。
本发明采用的技术手段如下：一种CMOS的制造方法，包括：
提供预定义有NMOS区域及PMOS区域的衬底，并在NMOS区域及PMOS区域之间形成隔离结构；
在所述衬底上依次形成氧化层、多晶硅层和硬掩膜层，图案化所述硬掩膜层并对所述多晶硅层及氧化层进行刻蚀，以分别形成NMOS及PMOS的栅极结构；
形成覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的阻挡层，暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层，并刻蚀去除所述NMOS栅极结构上的硬掩膜层；
去除所述阻挡层，并形成覆盖所述NMOS栅极结构表面、PMOS栅极结构表面、PMOS栅极结构上的硬掩膜层表面的绝缘层；
干法刻蚀所述绝缘层，以在所述NMOS栅极结构两侧形成第一侧壁，在所述PMOS栅极结构及PMOS栅极结构上的硬掩膜层两侧形成第二侧壁，其中，所述第一侧壁的高度低于所述NMOS栅极结构高度，所述第二侧壁的高度高于所述PMOS栅极结构的高度；
刻蚀去除所述PMOS栅极结构上的硬掩膜层；
以所述NMOS栅极结构、第一侧壁、PMOS栅极结构和第二侧壁作为阻挡，对所述衬底进行离子注入以形成NMOS和PMOS的源/漏极区；
沉积金属层，以覆盖所述衬底表面、NMOS栅极结构表面、第一侧壁表面、PMOS栅极结构表面和第二侧壁表面，并退火以形成金属硅化物；
刻蚀去除剩余的所述金属层。
进一步，所述阻挡层为光刻胶，其中，形成覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的阻挡层，暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层的步骤包括：
在所述衬底表面、NMOS栅极结构及NMOS栅极结构上的硬掩膜层表面、PMOS栅极结构和PMOS栅极结构上的硬掩膜层表面涂覆光刻胶；
图案化所述光刻胶，以暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层；
去除所述阻挡层的步骤包括灰化去除覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的光刻胶。
进一步，所述硬掩膜层和绝缘层的材料为氮化硅、二氧化硅、氮氧化硅、无定形碳其中的一种或组合。
进一步，所述硬掩膜的厚度为100至1000埃。
依据本发明提供的CMOS的制造方法，通过去除定义NMOS栅极结构的硬掩膜层，保留PMOS栅极结构上的硬掩膜后通过一次刻蚀在NMOS栅极结构两侧形成低于NMOS栅极结构的第一侧壁，以及在PMOS栅极结构两侧形成高于PMOS栅极结构的第二侧壁，在为形成NMOS栅极金属硅化物提供了更多位置的同时，避免了PMOS栅极形成金属硅化物时多晶硅侧扩散的问题，且简化了工艺流程。
附图说明
图1a~1c为现有自对准金属硅化物工艺流程结构示意图；
图2为本发明CMOS制造方法流程图；
图3a~图3e为本发明CMOS制造方法一种实施例的流程结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2所示，本发明提供了一种CMOS的制造方法，包括：
提供衬底，并形成NMOS及PMOS的栅极结构的步骤，包括：
提供预定义有NMOS区域及PMOS区域的衬底，并在NMOS区域及PMOS区域之间形成隔离结构；
在所述衬底上依次形成氧化层、多晶硅层和硬掩膜层，图案化所述硬掩膜层并对所述多晶硅层及氧化层进行刻蚀，以分别形成NMOS及PMOS的栅极结构。
通过阻挡层遮蔽PMOS栅极结构及其上的硬掩膜层，刻蚀去除NMOS栅极结构上的硬掩膜层,保留PMOS栅极结构上的硬掩膜层的步骤，包括：
形成覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的阻挡层，暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层，并刻蚀去除所述NMOS栅极结构上的硬掩膜层；
去除阻挡层，并形成第一及第二侧壁的步骤包括：
去除所述阻挡层，并形成覆盖所述NMOS栅极结构表面、PMOS栅极结构表面、PMOS栅极结构上的硬掩膜层表面的绝缘层；
干法刻蚀所述绝缘层，以在所述NMOS栅极结构两侧形成第一侧壁，在所述PMOS栅极结构及PMOS栅极结构上的硬掩膜层两侧形成第二侧壁，其中，所述第一侧壁的高度低于所述NMOS栅极结构高度，所述第二侧壁的高度高于所述PMOS栅极结构的高度。
刻蚀去除所述PMOS栅极结构上的硬掩膜层。
形成NMOS和PMOS的源/漏极区的步骤包括：以所述NMOS栅极结构、第一侧壁、PMOS栅极结构和第二侧壁作为阻挡，对所述衬底进行离子注入以形成NMOS和PMOS的源/漏极区；
形成金属硅化物的步骤，包括：
沉积金属层，以覆盖所述衬底表面、NMOS栅极结构表面、第一侧壁表面、PMOS栅极结构表面和第二侧壁表面，并退火以形成金属硅化物；
刻蚀去除剩余的所述金属层。
作为该方法的一典型实施例，如图3a~图3e所示：
参照图3a，提供衬底20，衬底20上预定义有NMOS区域和PMOS区域，且在NMOS区域和PMOS区域之间形成有隔离结构21，隔离结构21可以为浅沟槽隔离（STI）或区域氧化隔离（LOCOS）,在衬底20上依次沉积形成氧化物层22、多晶硅层23和硬掩膜层，并图案化硬掩膜层，形成分别对应PMOS和NMOS栅极结构位置的硬掩膜24a和24b，以硬掩膜24a和24b为屏蔽，对多晶硅层23及氧化层22进行刻蚀形成PMOS栅极结构25a和NMOS栅极结构25b；在本实施例中，硬掩膜层的材料为氮化硅、二氧化硅、氮氧化硅、无定形碳中的一种或多种组合的堆叠，硬掩膜层的厚度可以为100至1000埃；
在所衬底20表面、NMOS栅极结构25b及NMOS栅极结构25b上的硬掩膜层24b表面、PMOS栅极结构25a和PMOS栅极结构25a上的硬掩膜层24a表面涂覆光刻胶26，图案化光刻胶26，以暴露NMOS栅极结构25b及NMOS栅极结构上的硬掩膜层24b，图案化的光刻胶26仍覆盖PMOS栅极结构25a和PMOS栅极结构25a上的硬掩膜层24a；
参照图3b，通过干法刻蚀或湿法刻蚀去除NMOS栅极结构25b上的硬掩膜层24b，并形成覆盖NMOS栅极结构25b表面、PMOS栅极结构25a表面、PMOS栅极结构25a上的硬掩膜层24a表面的绝缘层26，其中绝缘层26的材料为氮化硅、二氧化硅、氮氧化硅、无定形碳中的一种或多种组合的堆叠；
如图3c所示，利用干法刻蚀去除绝缘层26，以在NMOS栅极结构25b两侧形成第一侧壁26b，在PMOS栅极结构25a及PMOS栅极结构25a上的硬掩膜层24a两侧形成第二侧壁26a，其中，第一侧壁26b的高度低于NMOS栅极结构25b高度，第二侧壁26a的高度高于PMOS栅极结构25a的高度，并如图3d所示，刻蚀去除PMOS栅极结构25a之上的硬掩膜层24a，是以由此形成的第一侧壁26b为NMOS栅极25b在后续形成金属硅化物的过程中为金属硅化物提供了较现有技术更大的反应面积，有利用NMOS栅极25b上金属硅化物的形成，且如此形成第二侧壁26a由于高于PMOS栅极结构25a，所以阻挡了在后续形成PMOS栅极25a上的金属硅化物过程中多晶硅的侧扩散，避免了器件的失效；
再如图3d所示，以NMOS栅极结构25b、第一侧壁26b、PMOS栅极结构25a和第二侧壁24a作为阻挡，对衬底20进行离子注入以形成NMOS和PMOS的源/漏极区27；
参照图3e，沉积金属层28，以覆盖衬底20表面、NMOS栅极结构25b表面、第一侧壁26b表面、PMOS栅极结构25a表面和第二侧壁26a表面，并退火以形成金属硅化物29；
最后刻蚀去除剩余的金属层28。
需要说明的是，本发明中的栅极结构高度、硬掩膜层厚度、绝缘层厚度以及第一侧壁和第二侧壁的高度本领域人员可结合具体器件的大小及工艺参数自行选取，因此再次不做具体的限定。
综上所述，本发明提供的CMOS制造方法，通过去除定义NMOS栅极结构的硬掩膜层，保留PMOS栅极结构上的硬掩膜后通过一次刻蚀在NMOS栅极结构两侧形成低于NMOS栅极结构的第一侧壁，以及在PMOS栅极结构两侧形成高于PMOS栅极结构的第二侧壁，在为形成NMOS栅极金属硅化物提供了更多位置的同时，避免了PMOS栅极形成金属硅化物时多晶硅侧扩散的问题，且简化了工艺流程。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (4)

1.一种CMOS的制造方法，包括：
提供预定义有NMOS区域及PMOS区域的衬底，并在NMOS区域及PMOS区域之间形成隔离结构；
在所述衬底上依次形成氧化层、多晶硅层和硬掩膜层，图案化所述硬掩膜层并对所述多晶硅层及氧化层进行刻蚀，以分别形成NMOS及PMOS的栅极结构；
形成覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的阻挡层，暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层，并刻蚀去除所述NMOS栅极结构上的硬掩膜层；
去除所述阻挡层，并形成覆盖所述NMOS栅极结构表面、PMOS栅极结构表面、PMOS栅极结构上的硬掩膜层表面的绝缘层；
干法刻蚀所述绝缘层，以在所述NMOS栅极结构两侧形成第一侧壁，在所述PMOS栅极结构及PMOS栅极结构上的硬掩膜层两侧形成第二侧壁，其中，所述第一侧壁的高度低于所述NMOS栅极结构高度，所述第二侧壁的高度高于所述PMOS栅极结构的高度；
刻蚀去除所述PMOS栅极结构上的硬掩膜层；
以所述NMOS栅极结构、第一侧壁、PMOS栅极结构和第二侧壁作为阻挡，对所述衬底进行离子注入以形成NMOS和PMOS的源/漏极区；
沉积金属层，以覆盖所述衬底表面、NMOS栅极结构表面、第一侧壁表面、PMOS栅极结构表面和第二侧壁表面，并退火以形成金属硅化物；
刻蚀去除剩余的所述金属层。
2.根据权利要求1所述的方法，其特征在于，所述阻挡层为光刻胶，其中，形成覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的阻挡层，暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层的步骤包括：
在所述衬底表面、NMOS栅极结构及NMOS栅极结构上的硬掩膜层表面、PMOS栅极结构和PMOS栅极结构上的硬掩膜层表面涂覆光刻胶；
图案化所述光刻胶，以暴露NMOS栅极结构及NMOS栅极结构上的硬掩膜层；
去除所述阻挡层的步骤包括灰化去除覆盖PMOS栅极结构和PMOS栅极结构上硬掩膜层的光刻胶。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层和绝缘层的材料为氮化硅、二氧化硅、氮氧化硅、无定形碳其中的一种或多种组合的堆叠。
4.根据权利要求1所述的方法，其特征在于，所述硬掩膜的厚度为100至1000埃。
CN201210171864.0A 2012-05-29 2012-05-29 Cmos的制造方法 Active CN103456691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210171864.0A CN103456691B (zh) 2012-05-29 2012-05-29 Cmos的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210171864.0A CN103456691B (zh) 2012-05-29 2012-05-29 Cmos的制造方法

Publications (2)

Publication Number Publication Date
CN103456691A true CN103456691A (zh) 2013-12-18
CN103456691B CN103456691B (zh) 2015-07-29

Family

ID=49738914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210171864.0A Active CN103456691B (zh) 2012-05-29 2012-05-29 Cmos的制造方法

Country Status (1)

Country Link
CN (1) CN103456691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162349A1 (en) * 2002-02-28 2003-08-28 Karsten Wieczorek Semiconductor device having increased metal silicide portions and method of forming the semiconductor
CN101069281A (zh) * 2004-12-02 2007-11-07 国际商业机器公司 在cmos技术中形成自对准双重硅化物的方法
US20080164529A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
CN101243556A (zh) * 2005-08-22 2008-08-13 国际商业机器公司 包括受应力的栅极金属硅化物层的高性能mosfet及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162349A1 (en) * 2002-02-28 2003-08-28 Karsten Wieczorek Semiconductor device having increased metal silicide portions and method of forming the semiconductor
CN101069281A (zh) * 2004-12-02 2007-11-07 国际商业机器公司 在cmos技术中形成自对准双重硅化物的方法
CN101243556A (zh) * 2005-08-22 2008-08-13 国际商业机器公司 包括受应力的栅极金属硅化物层的高性能mosfet及其制作方法
US20080164529A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法
CN111129023B (zh) * 2019-12-10 2022-09-20 华虹半导体(无锡)有限公司 闪存器件的制造方法

Also Published As

Publication number Publication date
CN103456691B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN103515321B (zh) 半导体器件的侧墙形成方法
JP5630185B2 (ja) 半導体装置及びその製造方法
KR101466846B1 (ko) Ｍｏｓ 트랜지스터 및 그 형성 방법
CN102646599A (zh) 一种大规模集成电路中FinFET的制备方法
CN102024761A (zh) 用于形成半导体集成电路器件的方法
JP2012079746A (ja) 半導体装置及びその製造方法
TW201426880A (zh) 半導體裝置及其製造方法
JP2007300084A (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
JP2007027348A (ja) 半導体装置及びその製造方法
JP5821174B2 (ja) 半導体装置の製造方法
US20080268589A1 (en) Shallow trench divot control post
CN103456691B (zh) Cmos的制造方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
KR100906557B1 (ko) 반도체소자 및 그 제조방법
TW200725713A (en) Method to define a patern having shrunk critical dimension
CN103367133B (zh) 高介电常数金属栅极制造方法
CN109786331B (zh) 半导体结构及其形成方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN107170704A (zh) 半导体结构及其形成方法
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
JP5341122B2 (ja) 半導体装置の製造方法
CN107799421A (zh) 半导体器件的形成方法
CN107919368A (zh) 一种半导体器件及其制造方法、电子装置
KR20080029266A (ko) 반도체 소자의 제조방법
JP5854104B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant