CN111653570B - 闪存器件的制造方法 - Google Patents

闪存器件的制造方法 Download PDF

Info

Publication number
CN111653570B
CN111653570B CN202010528276.2A CN202010528276A CN111653570B CN 111653570 B CN111653570 B CN 111653570B CN 202010528276 A CN202010528276 A CN 202010528276A CN 111653570 B CN111653570 B CN 111653570B
Authority
CN
China
Prior art keywords
memory device
flash memory
word line
barc
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010528276.2A
Other languages
English (en)
Other versions
CN111653570A (zh
Inventor
徐晓俊
张剑
熊伟
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010528276.2A priority Critical patent/CN111653570B/zh
Publication of CN111653570A publication Critical patent/CN111653570A/zh
Application granted granted Critical
Publication of CN111653570B publication Critical patent/CN111653570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种闪存器件的制造方法，涉及半导体制造领域。该方法包括在半导体衬底上的存储区域形成闪存器件的栅极结构；在所述闪存器件的栅极结构中的字线顶部形成氧化层；在所述存储区域进行源漏自对准刻蚀工艺；涂布BARC，所述字线顶部的凹洞被所述BARC填充；刻蚀所述半导体衬底，直到所述字线顶部平整；去除残余的BARC；形成所述闪存器件的源区和漏区；解决了目前闪存器件制造过程中的字线顶部的凹洞影响后续金属硅化物形成的问题；达到了在不调整其他工艺过程的情况下调平闪存器件的字线顶部，优化闪存器件的制造过程的效果。

Description

闪存器件的制造方法
技术领域
本申请涉及半导体制造领域，具体涉及一种闪存器件的制造方法。
背景技术
闪存器件作为一种非易失性半导体存储器件，由于具有高速、高密度、断电后仍能保持数据的特点，被广泛应用于手机、笔记本电脑、U盘等各类电子产品中。
在闪存器件的制造过程中，可以采用自对准刻蚀工艺栅极结构两侧的介质层，露出有源区，然后再形成闪存器件的源区和漏区。在对字线多晶硅进行CMP(ChemicalMechanical Planarization，化学机械平坦化)处理后，通过炉管热氧化在字线顶部形成氧化层，该氧化层作为硬掩膜。在热氧化形成字线顶部的氧化层时，热过程使得字线多晶硅重新结晶出现隆起现象，隆起的多晶硅令上方的氧化层厚度显著偏薄。在后续进行自对准刻蚀工艺时，由于字线顶部的氧化层厚度不均匀，偏薄的氧化层无法在刻蚀过程中保护下方的多晶硅字线，致使多晶硅字线11顶部的局部位置出现凹洞12，如图1所示。
发明内容
为了解决相关技术的问题，本申请提供了一种闪存器件的制造方法。该技术方案如下：
一方面，本申请实施例提供了一种闪存器件的制造方法，该方法包括：
在半导体衬底上的存储区域形成闪存器件的栅极结构；
在闪存器件的栅极结构中的字线顶部形成氧化层；
在存储区域进行源漏自对准刻蚀工艺；
涂布BARC，字线顶部的凹洞被BARC填充；
刻蚀半导体衬底，直到字线顶部平整；
去除残余的BARC；
形成闪存器件的源区和漏区。
可选的，字线的材料为多晶硅。
可选的，闪存器件的栅极结构至少包括浮栅、控制栅、字线、位于浮栅和控制栅之间的栅间介质层。
可选的，形成闪存器件的源区和漏区，包括：
通过自对准工艺进行轻掺杂漏注入；
在闪存器件的栅极结构的外侧形成侧墙；
通过离子注入工艺形成闪存器件的源区和漏区。
可选的，在闪存器件的栅极结构中的字线顶部形成氧化层，包括：
通过热氧化在闪存器件的栅极结构中的字线顶部形成氧化层。
可选的，去除残余的BARC，包括：
通过灰化工艺去除残余的BARC。
可选的，在存储区域进行源漏自对准刻蚀工艺，包括：
以氧化层为掩膜，通过刻蚀工艺去除存储区域中未被氧化层覆盖的控制栅层、栅间介质层、浮栅层，露出存储区域的有源区。
可选的，刻蚀半导体衬底，直到字线的顶部平整，包括：
通过刻蚀工艺去除字线顶部的凹洞，令字线的顶部平整。
本申请技术方案，至少包括如下优点：
通过在半导体衬底上的存储区域形成闪存器件的栅极结构，在闪存器件的栅极结构中的字线顶部形成氧化层，在存储区域进行源漏自对准刻蚀工艺，涂布BARC，字线顶部的凹洞被BARC填充，刻蚀半导体衬底，直到字线顶部平整；去除残余的BARC，形成闪存器件的源区和漏区；解决了目前闪存器件制造过程中的字线顶部的凹洞影响后续金属硅化物形成的问题；达到了在不调整其他工艺过程的情况下调平闪存器件的字线顶部，优化闪存器件的制造过程的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是多晶硅字线顶部出现凹洞的示意图；
图2是本申请一实施例提供的一种闪存器件的制造方法的流程图；
图3是本申请实施例提供的闪存器件的制栅极结构的示意图；
图4是本申请另一实施例提供的一种闪存器件的制造方法的流程图；
图5是本申请实施例提供的一种闪存器件的制造方法的实施示意图；
图6是本申请实施例提供的一种闪存器件的制造方法的实施示意图；
图7是本申请实施例提供的一种闪存器件的制造方法的实施示意图；
图8是本申请实施例提供的一种闪存器件的制造方法的实施示意图；
图9是本申请实施例提供的一种闪存器件的制造方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请一实施例提供的闪存器件的制造方法的流程图，该方法至少包括如下步骤：
步骤201，在半导体衬底上的存储区域形成闪存器件的栅极结构。
可选的，提供半导体衬底，在半导体衬底上形成存储区域和逻辑区域，存储区域用于形成闪存器件，逻辑区域用于形成逻辑器件。
在存储区域形成闪存器件的栅极结构。
如图3所示，衬底21上形成的闪存器件的栅极结构至少包括浮栅23、控制栅25、位于浮栅23和控制栅25之间的栅间介质层24、字线30；浮栅23与衬底21之间设置有氧化层22，字线30的周侧设置有氧化层31；浮栅23、控制栅25、栅间介质层24均位于字线30的外侧，控制栅23的上方还设置有氧化层26，此时氧化层26的外侧还有氮化硅层29，氮化硅层29将在后续步骤中被去除。
如图3所示，闪存器件的栅极结构还包括氮化硅层28和氧化层27，这里不再赘述。
步骤202，在闪存器件的栅极结构中的字线顶部形成氧化层。
在字线顶部形成氧化层的过程中，字线顶部会出现隆起，导致隆起部分上方的氧化层偏薄。
字线顶部的氧化层形成后，去除闪存器件的栅极结构以外的氮化硅层，露出氮化硅层下方的控制栅层。
步骤203，在存储区域进行源漏自对准刻蚀工艺。
在进行刻蚀工艺时，存储器件的栅极结构被氧化层保护，以氧化层为掩膜刻蚀去除暴露的控制栅、控制栅与浮栅之间的栅间介质层、浮栅，露出存储区域的有源区。
由于字线顶部的隆起部分上方的氧化层比其他位置处的氧化层薄，在自对准刻蚀过程中无法有效地保护字线顶部，经过自对准刻蚀后，字线上的隆起部分被刻蚀，并形成凹洞。
凹洞令字线顶部存在高低差，在后续的介质层(spacer)形成工艺中，凹洞内会留下未被完全刻蚀去除的微小介质层残留，影响后续金属硅化物(silicide)的形成。
步骤204，涂布BARC，字线顶部的凹洞被BARC填充。
在衬底上涂布BARC(Bottom Anti-Reflective Coating，底部抗反射涂层)，字线顶部的凹洞被BARC填充。涂布的BARC覆盖存储区域。
衬底上的逻辑区域也涂布有BARC，逻辑区域中逻辑器件的栅极也被BRAC覆盖。
步骤205，刻蚀半导体衬底，直到字线顶部平整。
不利用光阻作为刻蚀阻挡层，对晶圆的整个上表面一同向下刻蚀，通过刻蚀降低字线的高度，去除字线顶部的凹洞，令字线的顶部平整。
步骤206，去除残余的BARC。
由于刻蚀后衬底上还有BARC残留，因此需要去除残留的BARC。
步骤207，形成闪存器件的源区和漏区。
去除残余的BARC后，存储区域内有源区露出，在闪存器件的栅极结构的外侧形成闪存器件的源区和漏区。
可选的，在形成闪存器件的源区和漏区时，同时形成逻辑器件的源区和漏区。
可选的，在闪存器件的栅极结构的外侧进行轻掺杂漏离子注入，然后沉积介质层并刻蚀形成侧墙，然后进行自对准源漏的高剂量离子注入，形成闪存器件的源区和漏区。
在一个例子中，介质层是氧化物和氮化物的介质层。
综上所述，本申请实施例提供的闪存器件的制作方法，通过在半导体衬底上的存储区域形成闪存器件的栅极结构，在闪存器件的栅极结构中的字线顶部形成氧化层，在存储区域进行源漏自对准刻蚀工艺，涂布BARC，字线顶部的凹洞被BARC填充，刻蚀半导体衬底，直到字线顶部平整；去除残余的BARC，形成闪存器件的源区和漏区；解决了目前闪存器件制造过程中的字线顶部的凹洞影响后续金属硅化物形成的问题；达到了在不调整其他工艺过程的情况下调平闪存器件的字线顶部，优化闪存器件的制造过程的效果。
请参考图4，其示出了本申请另一实施例提供的闪存器件的制作方法的流程图。
步骤501，在半导体衬底上的存储区域形成闪存器件的栅极结构。
如图3所示，衬底21上形成闪存器件的栅极结构，栅极结构至少包括浮栅23、控制栅25、位于浮栅23和控制栅25之间的栅间介质层24、字线30。
字线的材料为多晶硅。
该步骤在上述步骤201中进行了阐述，这里不再赘述。
步骤502，通过热氧化在闪存器件的栅极结构中的字线顶部形成氧化层。
此时，闪存器件的栅极结构的外侧还存在氮化硅层，该栅极结构外侧的氮化硅层作为硬掩膜层，该氮化硅层在后续制程中去除。采用自对准氧化工艺，通过炉管热氧化在字线顶部露出的多晶硅上方形成氧化层；热氧化的热过程令字线多晶硅重新结晶出现隆起现象，隆起位置上方的氧化层相较于其他位置偏薄。
如图5所示，衬底51上方形成浮栅层52、控制栅层53、氧化层54、氮化硅层55、氮化硅硬掩膜层56、多晶硅字线57；由于热氧化形成字线顶部的氧化层，多晶硅字线57的顶部出现隆起58，隆起58位置上方的氧化层偏薄。
字线顶部形成氧化层后，通过湿法腐蚀工艺去除氮化硅硬掩膜层56。如图6所示，氮化硅硬掩膜层被去除。
步骤503，以氧化层为掩膜，通过刻蚀工艺去除存储区域中未被氧化层覆盖的控制栅层、栅间介质层、浮栅层，露出存储区域的有源区。
通过自对准刻蚀工艺，未被氧化层覆盖的区域的控制栅层、栅间介质层、浮栅层被依次去除，露出存储区域的有源区，如图7所示，闪存器件的栅极结构外侧的衬底51表面露出。
由于隆起位置上方的氧化层无法有效保护字线多晶硅57，经过刻蚀后，多晶硅字线57顶部出现凹洞59。
步骤504，涂布BARC，字线顶部的凹洞被BARC填充。
如图8所示，在衬底表面涂布BARC60，利用BARC60填充多晶硅字线顶部的凹洞。
衬底上的逻辑区域也涂布有BARC，逻辑区域中逻辑器件的栅极也被BRAC覆盖，在后续刻蚀过程中，利用BARC保护逻辑器件的栅极。
步骤505，刻蚀半导体衬底，直到字线顶部平整。
不利用光阻作为刻蚀阻挡层，对晶圆的整个上表面一同向下刻蚀，降低字线的高度，通过刻蚀工艺去除字线顶部的凹洞，令字线的顶部平整。
如图9所示，多晶硅字线57顶部的凹洞被去除，多晶硅字线57的顶部被调平。
步骤506，通过灰化工艺去除残余的BARC。
如图9所示，衬底51表面还有BARC60残余，通过灰化工艺剥除衬底表面残余的BARC。
步骤507，通过自对准工艺进行轻掺杂漏注入。
通过自对准工艺在闪存器件的栅极结构的侧面进行轻掺杂漏注入。
步骤508，在闪存器件的栅极结构的外侧形成侧墙。
可选的，在衬底表面沉积介质层，然后通过干法刻蚀工艺回刻沉积的介质层，在闪存器件的栅极结构的外侧形成侧墙。
步骤509，通过离子注入工艺形成闪存器件的源区和漏区。
通过离子注入工艺，在闪存器件的栅极结构的外侧形成闪存器件的源区和漏区。
综上所述，本申请实施例提供的闪存器件的制作方法，解决了目前闪存器件制造过程中的字线顶部的凹洞影响后续金属硅化物形成的问题；达到了在不调整其他工艺过程的情况下调平闪存器件的字线顶部，优化闪存器件的制造过程的效果。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种闪存器件的制造方法，其特征在于，所述方法包括：
在半导体衬底上的存储区域形成闪存器件的栅极结构；
在所述闪存器件的栅极结构中的字线顶部形成氧化层；
在所述存储区域进行源漏自对准刻蚀工艺；
涂布BARC，所述字线顶部的凹洞被所述BARC填充；
刻蚀所述半导体衬底，直到所述字线顶部平整；
去除残余的BARC；
形成所述闪存器件的源区和漏区。
2.根据权利要求1所述的方法，其特征在于，所述字线的材料为多晶硅。
3.根据权利要求1所述的方法，其特征在于，所述闪存器件的栅极结构至少包括浮栅、控制栅、字线、位于所述浮栅和所述控制栅之间的栅间介质层。
4.根据权利要求1至3任一所述的方法，其特征在于，所述形成所述闪存器件的源区和漏区，包括：
通过自对准工艺进行轻掺杂漏注入；
在所述闪存器件的栅极结构的外侧形成侧墙；
通过离子注入工艺形成所述闪存器件的源区和漏区。
5.根据权利要求1至3任一所述的方法，其特征在于，所述在所述闪存器件的栅极结构中的字线顶部形成氧化层，包括：
通过热氧化在所述闪存器件的栅极结构中的字线顶部形成氧化层。
6.根据权利要求1至3任一所述的方法，其特征在于，所述去除残余的BARC，包括：
通过灰化工艺去除所述残余的BARC。
7.根据权利要求1至3任一所述的方法，其特征在于，所述在所述存储区域进行源漏自对准刻蚀工艺，包括：
以氧化层为掩膜，通过刻蚀工艺去除所述存储区域中未被氧化层覆盖的控制栅层、栅间介质层、浮栅层，露出所述存储区域的有源区。
8.根据权利要求1至3任一所述的方法，其特征在于，所述刻蚀所述半导体衬底，直到所述字线的顶部平整，包括：
通过刻蚀工艺去除所述字线顶部的凹洞，令所述字线的顶部平整。
CN202010528276.2A 2020-06-11 2020-06-11 闪存器件的制造方法 Active CN111653570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010528276.2A CN111653570B (zh) 2020-06-11 2020-06-11 闪存器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010528276.2A CN111653570B (zh) 2020-06-11 2020-06-11 闪存器件的制造方法

Publications (2)

Publication Number Publication Date
CN111653570A CN111653570A (zh) 2020-09-11
CN111653570B true CN111653570B (zh) 2022-10-04

Family

ID=72348910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010528276.2A Active CN111653570B (zh) 2020-06-11 2020-06-11 闪存器件的制造方法

Country Status (1)

Country Link
CN (1) CN111653570B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934427A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 闪存单元及其制造方法
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934427A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 闪存单元及其制造方法
CN111129023A (zh) * 2019-12-10 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制造方法

Also Published As

Publication number Publication date
CN111653570A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US6383878B1 (en) Method of integrating a salicide process and a self-aligned contact process
US7262093B2 (en) Structure of a non-volatile memory cell and method of forming the same
US7659179B2 (en) Method of forming transistor using step STI profile in memory device
US6870212B2 (en) Trench flash memory device and method of fabricating thereof
JP2002110828A (ja) 望ましいゲートプロファイルを有する半導体装置及びその製造方法
CN1832134B (zh) 于半导体装置中形成栅电极图案的方法
CN111653570B (zh) 闪存器件的制造方法
US7279381B2 (en) Method for fabricating cell transistor of flash memory
US7041555B2 (en) Method for manufacturing flash memory device
KR20100076225A (ko) 비휘발성 메모리 소자 제조 방법
US9595588B1 (en) Semiconductor device with embedded cell and method of manufacturing the same
KR100536045B1 (ko) 불휘발성 메모리 장치의 제조방법
US20070032006A1 (en) Fabrication method of flash memory
US6576515B2 (en) Method of forming transistor gate
KR101034407B1 (ko) 불휘발성 메모리 소자 및 그 제조방법
US7268055B2 (en) Method of fabricating semiconductor device
KR100835426B1 (ko) 노아 형 로직 컴패터블 플랫 셀 마스크 롬의 제작 방법
US20080254584A1 (en) Method of manufacturing flash memory device
US20120153374A1 (en) Semiconductor device and method of manufacturing the same
US6713349B2 (en) Method for fabricating a split gate flash memory cell
TW202018916A (zh) 半導體結構及其形成方法
CN112397391B (zh) 半导体器件结构、闪存器件的制作方法
US20240138144A1 (en) Flash memory and manufacturing method thereof
US20240237335A9 (en) Flash memory and manufacturing method thereof
US11195841B2 (en) Integrated circuit and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant